JPS63229758A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63229758A JPS63229758A JP62062652A JP6265287A JPS63229758A JP S63229758 A JPS63229758 A JP S63229758A JP 62062652 A JP62062652 A JP 62062652A JP 6265287 A JP6265287 A JP 6265287A JP S63229758 A JPS63229758 A JP S63229758A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor element
- semiconductor
- state
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 238000001514 detection method Methods 0.000 claims description 26
- 238000013021 overheating Methods 0.000 abstract description 11
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、加熱状態からの保護機能を備え、動作時に
発熱するようになる能動機能を有する半導体素子を含む
、例えば電力用の半導体装置に関する。
発熱するようになる能動機能を有する半導体素子を含む
、例えば電力用の半導体装置に関する。
[従来の技術]
例えば電力用の半導体装置にあっては、負荷電流を制御
する能動機能を有する半導体素子を含み構成されるもの
で、この半導体素子の接合部で発熱するようになる。し
たがって、この半導体素子の接合部の温度が、例えば負
荷の短絡時等の過電流が流れる状態で異常に上昇される
ことがあり、この異常温度状態で半導体素子が破壊され
るおそれがある。
する能動機能を有する半導体素子を含み構成されるもの
で、この半導体素子の接合部で発熱するようになる。し
たがって、この半導体素子の接合部の温度が、例えば負
荷の短絡時等の過電流が流れる状態で異常に上昇される
ことがあり、この異常温度状態で半導体素子が破壊され
るおそれがある。
したかって、このような半導体装置にあっては、異常温
度上昇状態で上記のような破壊を避けるために、過熱保
護機能を設定することが要求されている。この過熱保護
機能としては、例えば半導体基板上に絶縁膜を形成し、
この絶縁膜上に例えば多結晶シリコンによって構成され
るダイオードによる温度検出素子を形成し、この温度検
出素子の検出信号に基づき上記半導体素子を制御し、熱
破壊から保護するようにしている。
度上昇状態で上記のような破壊を避けるために、過熱保
護機能を設定することが要求されている。この過熱保護
機能としては、例えば半導体基板上に絶縁膜を形成し、
この絶縁膜上に例えば多結晶シリコンによって構成され
るダイオードによる温度検出素子を形成し、この温度検
出素子の検出信号に基づき上記半導体素子を制御し、熱
破壊から保護するようにしている。
具体的には、温度検出素子で半導体基板の温度が特定さ
れる保護動作温度まで上昇したことを検知し、この保護
動作温度状態に基板温度が設定されるように、半導体素
子の制御信号を小刻みに断続制御するようにしている。
れる保護動作温度まで上昇したことを検知し、この保護
動作温度状態に基板温度が設定されるように、半導体素
子の制御信号を小刻みに断続制御するようにしている。
このような保護動作にあっては、例えば半導体素子がパ
ワーMO8で構成された場合には、そのドレイン電流が
小刻みに流されるように制御される。このため、このド
レイン電流の発振動作がノイズの発生原因となるもので
あり、また電源電圧の変動等に伴う外来ノイズによって
上記発振ノイズが増幅され、正常な温度保護機能が損わ
れるおそれがある。
ワーMO8で構成された場合には、そのドレイン電流が
小刻みに流されるように制御される。このため、このド
レイン電流の発振動作がノイズの発生原因となるもので
あり、また電源電圧の変動等に伴う外来ノイズによって
上記発振ノイズが増幅され、正常な温度保護機能が損わ
れるおそれがある。
[発明が解決しようとする問題点]
この発明は上記のような点に鑑みなされたもので、能動
機能を有する半導体素子が発熱して、半導体基板温度が
上昇されたような場合でも確実に上記半導体素子の過熱
からの保護動作が実行されるようにし、特にこの保護動
作に関連した発振ノイズ等が無く、外来ノイズが存在し
たような場合でも確実に温度保護動作が実行され、信頼
性が確実に向上されるようにする過熱からの保護機能を
備えた半導体装置を提供しようとするものである。
機能を有する半導体素子が発熱して、半導体基板温度が
上昇されたような場合でも確実に上記半導体素子の過熱
からの保護動作が実行されるようにし、特にこの保護動
作に関連した発振ノイズ等が無く、外来ノイズが存在し
たような場合でも確実に温度保護動作が実行され、信頼
性が確実に向上されるようにする過熱からの保護機能を
備えた半導体装置を提供しようとするものである。
[問題点を解決するための手段]
すなわち、この発明に係る半導体装置にあっては、能動
機能を有する半導体素子の形成された半導体基板上の少
なくとも一部に絶縁膜を形成し、この絶縁膜上に多結晶
シリコン内に形成されたダイオードによって構成される
温度検出素子を形成し、同じく上記半導体基板に形成さ
れる制御手段によって、上記温度検出素子で温度上昇状
態が検出されたときに、上記半導体素子を制御させるよ
うにする。ここで、この制御手段にあっては、温度検出
素子が基板温度が特定される温度まで上昇されたときに
、上記半導体素子をオフ制御するものであり、また上記
基板温度が上記特定される温度よりも低い他の特定温度
まで下降したときに、上記半導体素子をオン制御するも
のである。
機能を有する半導体素子の形成された半導体基板上の少
なくとも一部に絶縁膜を形成し、この絶縁膜上に多結晶
シリコン内に形成されたダイオードによって構成される
温度検出素子を形成し、同じく上記半導体基板に形成さ
れる制御手段によって、上記温度検出素子で温度上昇状
態が検出されたときに、上記半導体素子を制御させるよ
うにする。ここで、この制御手段にあっては、温度検出
素子が基板温度が特定される温度まで上昇されたときに
、上記半導体素子をオフ制御するものであり、また上記
基板温度が上記特定される温度よりも低い他の特定温度
まで下降したときに、上記半導体素子をオン制御するも
のである。
[作用コ
このように構成される半導体装置にあっては、例えば上
記半導体素子に過電流が流れるような状態となって、こ
の半導体素子が発熱し、半導体基板温度が特定される温
度状態まで上昇されたとすると、同じく半導体基板に形
成された制御手段によって上記半導体素子がオフされて
その発熱が阻止されるようになる。そして、基板温度が
上記他の特定温度まで下降したときに上記半導体素子が
オン制御されるもので、この半導体素子が確実に過熱か
ら保護されるようになる。この場合、上記温度保護動作
にあってはヒステリシスを持っているものであり、例え
ばこの保護動作に伴なう発振動作が存在せず、不要なノ
イズが増幅されることがなく、安定した過熱からの保護
動作が実行されるようになる。
記半導体素子に過電流が流れるような状態となって、こ
の半導体素子が発熱し、半導体基板温度が特定される温
度状態まで上昇されたとすると、同じく半導体基板に形
成された制御手段によって上記半導体素子がオフされて
その発熱が阻止されるようになる。そして、基板温度が
上記他の特定温度まで下降したときに上記半導体素子が
オン制御されるもので、この半導体素子が確実に過熱か
ら保護されるようになる。この場合、上記温度保護動作
にあってはヒステリシスを持っているものであり、例え
ばこの保護動作に伴なう発振動作が存在せず、不要なノ
イズが増幅されることがなく、安定した過熱からの保護
動作が実行されるようになる。
[発明の実施例]
以下、図面を参照してこの発明の一実施例を説明する。
第1図はそ回路構成を示すもので、この半導体装置は自
己過熱保護機能を有する縦型パワーMOSトランジスタ
に応用した例を示している。
己過熱保護機能を有する縦型パワーMOSトランジスタ
に応用した例を示している。
すなわち、能動機能を有する半導体索子11は縦型MO
Sトランジスタによって構成され、この半導体素子11
は負荷12に供給される電源13からの電力を制御する
ものである。
Sトランジスタによって構成され、この半導体素子11
は負荷12に供給される電源13からの電力を制御する
ものである。
この半導体素子11のゲート電極には、入力端子信号V
inが供給されるようになっているもので、このゲート
電極に対応する点aは例えば横型にしたパワーMOSト
ランジスタによって構成される第1のトランジスタ14
を介して接地Eされるようになっている。また上記電圧
V1nの供給される端子部には、抵抗R2を介して複数
の多結晶シリコンダイオードを直列接続して構成される
温度検出素子15が接続されるもので、この温度検出素
子15は抵抗R3およびR4を直列に介して接地点Eに
接続される。そして、抵抗R2と温度検出素子15との
接続点すと接地点Eとの間に、温度検出索子15と並列
にされるようにツェナーダイオードIBを接続し、温度
検出索子15と抵抗R3、R4の直列回路に設定される
電圧が一定値に保たれるようにしている。そして、上記
温度検出素子15と抵抗R3との接続点Cは、抵抗R5
を介して上記第1のトランジスタ14のゲート電極に接
続し、さらに抵抗R4に並列にしてパワーMO3でなる
第2のトランジスタ17を接続するもので、このトラン
ジスタ17のゲート電極は上記点aに接続されるように
する。
inが供給されるようになっているもので、このゲート
電極に対応する点aは例えば横型にしたパワーMOSト
ランジスタによって構成される第1のトランジスタ14
を介して接地Eされるようになっている。また上記電圧
V1nの供給される端子部には、抵抗R2を介して複数
の多結晶シリコンダイオードを直列接続して構成される
温度検出素子15が接続されるもので、この温度検出素
子15は抵抗R3およびR4を直列に介して接地点Eに
接続される。そして、抵抗R2と温度検出素子15との
接続点すと接地点Eとの間に、温度検出索子15と並列
にされるようにツェナーダイオードIBを接続し、温度
検出索子15と抵抗R3、R4の直列回路に設定される
電圧が一定値に保たれるようにしている。そして、上記
温度検出素子15と抵抗R3との接続点Cは、抵抗R5
を介して上記第1のトランジスタ14のゲート電極に接
続し、さらに抵抗R4に並列にしてパワーMO3でなる
第2のトランジスタ17を接続するもので、このトラン
ジスタ17のゲート電極は上記点aに接続されるように
する。
第2図は上記のような回路が構成される半導体基板2゛
1部の状態を示しているもので、この基板21の中央部
分に相当する位置に制御領域22が設定され、この制御
領域22を取囲むようにしてパワー領域23が設定され
るようにする。そして、このパワー領域23には、上記
半導体素子11を含む能動機能部が形成されるものであ
り、制御領域22には上記第1および第2のトランジス
タ14および17、温度検出素子15、抵抗R1−R5
等からなる制御部18が形成されるようになる。24は
ボンディングヘッド部である。
1部の状態を示しているもので、この基板21の中央部
分に相当する位置に制御領域22が設定され、この制御
領域22を取囲むようにしてパワー領域23が設定され
るようにする。そして、このパワー領域23には、上記
半導体素子11を含む能動機能部が形成されるものであ
り、制御領域22には上記第1および第2のトランジス
タ14および17、温度検出素子15、抵抗R1−R5
等からなる制御部18が形成されるようになる。24は
ボンディングヘッド部である。
そして、上記半導体基板21の制御領域部分には、第3
図で示すように少なくともその一部分に対応して酸化シ
リコン等による絶縁膜25が形成され、この絶縁膜25
上に多結晶シリコン層を形成し、この多結晶シリコン内
に複数のダイオードを形成して温度検出素子15が構成
されるようにする。またこの絶縁膜25上には多結晶シ
リコンによる抵抗体を形成し、この抵抗体によって抵抗
R1−R5が構成されるようにする。すなわち、この制
御領域22内には横型MOSFETによるトランジスタ
14等が形成され、またツェナーダイオード16が形成
されている。そして、半導体基板21上のパワー領域2
3に能動機能を有する縦型パワーMOSトランジスタに
よる半導体素子11が形成されるようになるものである
。
図で示すように少なくともその一部分に対応して酸化シ
リコン等による絶縁膜25が形成され、この絶縁膜25
上に多結晶シリコン層を形成し、この多結晶シリコン内
に複数のダイオードを形成して温度検出素子15が構成
されるようにする。またこの絶縁膜25上には多結晶シ
リコンによる抵抗体を形成し、この抵抗体によって抵抗
R1−R5が構成されるようにする。すなわち、この制
御領域22内には横型MOSFETによるトランジスタ
14等が形成され、またツェナーダイオード16が形成
されている。そして、半導体基板21上のパワー領域2
3に能動機能を有する縦型パワーMOSトランジスタに
よる半導体素子11が形成されるようになるものである
。
このように構成される半導体装置において、シリコンで
構成される半導体基板21が通常の温度状態であるとき
、すなわち半導体素子11の接合温度が正常温度状態の
ときには、電圧信号Vinによって半導体素子11がオ
ン状態喝、設定され、負荷12に動作電流が供給される
ようになる。
構成される半導体基板21が通常の温度状態であるとき
、すなわち半導体素子11の接合温度が正常温度状態の
ときには、電圧信号Vinによって半導体素子11がオ
ン状態喝、設定され、負荷12に動作電流が供給される
ようになる。
このような通常の状態にあっては、第2のトランジスタ
17のゲート電極に動作電圧が印加されており、このト
ランジスタ17はオン状態とされ、その・抵抗値Ron
は抵抗R4に比較して無視できる程小さいものであるた
め、抵抗R3とR4との接続点dと接地点Eとの間の抵
抗値は上記トランジスタ17のオン抵抗Ronによって
決定される。また抵抗R3の抵抗値は、トランジスタ1
7のオン抵抗ROnに対してはるかに大きな値とされる
もので、したがって第1のトランジスタ14のゲート電
圧である点Cの電圧Vcは、抵抗R3の抵抗値とこの抵
抗R3に流れる電流値によって決定される。
17のゲート電極に動作電圧が印加されており、このト
ランジスタ17はオン状態とされ、その・抵抗値Ron
は抵抗R4に比較して無視できる程小さいものであるた
め、抵抗R3とR4との接続点dと接地点Eとの間の抵
抗値は上記トランジスタ17のオン抵抗Ronによって
決定される。また抵抗R3の抵抗値は、トランジスタ1
7のオン抵抗ROnに対してはるかに大きな値とされる
もので、したがって第1のトランジスタ14のゲート電
圧である点Cの電圧Vcは、抵抗R3の抵抗値とこの抵
抗R3に流れる電流値によって決定される。
このような通常の動作状態において、何等からの理由に
よって半導体素子11に大きな電流が流れ、その接合温
度が上昇されて半導体基板21の温度が上昇されるよう
になると、これが温度検出索子15で検出されるように
なる。すなわち、温度検出索子15を構成する多結晶シ
リコンダイオードの順方向電圧は一定の負の温度係数を
有するものであるため、温度上昇と共にその抵抗値が低
下する。
よって半導体素子11に大きな電流が流れ、その接合温
度が上昇されて半導体基板21の温度が上昇されるよう
になると、これが温度検出索子15で検出されるように
なる。すなわち、温度検出索子15を構成する多結晶シ
リコンダイオードの順方向電圧は一定の負の温度係数を
有するものであるため、温度上昇と共にその抵抗値が低
下する。
そして、抵抗R3の端子間電圧、すなわち第1のトラン
ジスタ14のゲート争ソース間電圧が上昇するようにな
り、トランジスタ14のゲート・ソース間電圧が一定の
電圧以上となると、この第1のトランジスタ14がオン
状態とされる。ここで、抵抗R1の抵抗値を充分に大き
な値としておけば、a点の電位Vaは第1のトランジス
タ14のオンと共に低下するようになる。例えば第4図
で示すように接合温度150℃近辺(保護動作温度)で
、a点の電位VaがほぼOVまで急激に低下するように
なる。
ジスタ14のゲート争ソース間電圧が上昇するようにな
り、トランジスタ14のゲート・ソース間電圧が一定の
電圧以上となると、この第1のトランジスタ14がオン
状態とされる。ここで、抵抗R1の抵抗値を充分に大き
な値としておけば、a点の電位Vaは第1のトランジス
タ14のオンと共に低下するようになる。例えば第4図
で示すように接合温度150℃近辺(保護動作温度)で
、a点の電位VaがほぼOVまで急激に低下するように
なる。
このようにa点の電位が低下すると第2のトランジスタ
17がオフ状態となり、点Cと接地点Eとの間の抵抗値
は、抵抗R3の抵抗値増加分る。
17がオフ状態となり、点Cと接地点Eとの間の抵抗値
は、抵抗R3の抵抗値増加分る。
このため0点の電位Vcがこの抵抗値増加分に対応して
上昇されるようになり、第1のトランジスタ14の動作
は、飽和領域から活性領域に移るようになり、そのオン
抵抗Ronがより小さくなる。したがって、半導体素子
11は完全なオフ状態となって、ドレイン電流の発振は
無くなるものである。
上昇されるようになり、第1のトランジスタ14の動作
は、飽和領域から活性領域に移るようになり、そのオン
抵抗Ronがより小さくなる。したがって、半導体素子
11は完全なオフ状態となって、ドレイン電流の発振は
無くなるものである。
上記のように抵抗R4が挿入されることによって点Cの
電位Vcが上昇されると、この電位の上昇した分だけ保
護動作温度が低下されるようになる。すなわち、半導体
素子11の接合温度に対応する半導体基板21の温度が
、上記のように半導体素子11がオフ状態とされて低下
するようになると、温度が上昇したときに比較して約3
0°C低下した状態で第1のトランジスタ14がオフ制
御されるようになる。すなわち、ヒステリシスを持った
温度からの保護動作が実行されるようになる。
電位Vcが上昇されると、この電位の上昇した分だけ保
護動作温度が低下されるようになる。すなわち、半導体
素子11の接合温度に対応する半導体基板21の温度が
、上記のように半導体素子11がオフ状態とされて低下
するようになると、温度が上昇したときに比較して約3
0°C低下した状態で第1のトランジスタ14がオフ制
御されるようになる。すなわち、ヒステリシスを持った
温度からの保護動作が実行されるようになる。
第5図はこの半導体装置における過熱からの保護動作の
状態を示しているもので、その保護動作の過程において
ドレイン電流の発振は存在していないものである。
状態を示しているもので、その保護動作の過程において
ドレイン電流の発振は存在していないものである。
尚、上記実施例において抵抗R4はレベルシフトダイオ
ードで構成するようにしてもよい。さらに抵抗R4とレ
ベルシフトダイオードとの直列回路でこの部分を構成す
るようにしてもよい。
ードで構成するようにしてもよい。さらに抵抗R4とレ
ベルシフトダイオードとの直列回路でこの部分を構成す
るようにしてもよい。
第6図は自己過熱保護特性を改良した他の実施例を示す
もので、第1図で示した実施例回路に対して、さらに抵
抗R6とトランジスタ18、および抵抗R7とトランジ
スタ19によって構成されるインバータ回路を追加する
ように構成したもので、0点の電位VCの変動に対して
点aの電位Vaの応答が急俊にすることができるように
したもので、自己過熱保護動作に際して急俊に半導体素
子11がオフされるようになるものである。
もので、第1図で示した実施例回路に対して、さらに抵
抗R6とトランジスタ18、および抵抗R7とトランジ
スタ19によって構成されるインバータ回路を追加する
ように構成したもので、0点の電位VCの変動に対して
点aの電位Vaの応答が急俊にすることができるように
したもので、自己過熱保護動作に際して急俊に半導体素
子11がオフされるようになるものである。
さらに第1図で示した実施例にあっては、トランジスタ
17のスイッチング速度は、小さな容量を有するトラン
ジスタ17のゲートが数千PFの非常に大きなゲート容
量を有する半導体素子11のゲートと共通となるもので
あるため、小さなゲート容量を有するトランジスタ18
に比べて常に遅くなる。
17のスイッチング速度は、小さな容量を有するトラン
ジスタ17のゲートが数千PFの非常に大きなゲート容
量を有する半導体素子11のゲートと共通となるもので
あるため、小さなゲート容量を有するトランジスタ18
に比べて常に遅くなる。
したがって、ヒステリシス領域内で入力電圧V1nがあ
ったときにトランジスタ17はオンとなり、自己過熱保
護動作温度以下で、半導体素子11は遮断され1、ヒス
テリシス特性が得られなくなる。
ったときにトランジスタ17はオンとなり、自己過熱保
護動作温度以下で、半導体素子11は遮断され1、ヒス
テリシス特性が得られなくなる。
しかし、上記第6図で示した実施例にあっては、トラン
ジスタ19のゲート容量は非常に小さなものであり、抵
抗R5およびR6、さらにトランジスタ17〜19の定
数を適当に選定することによって、トランジスタ18に
比べてトランジスタ17のスイッチング速度を早く設定
することができ、本来のヒステレシス特性が得られるよ
うになるものである。
ジスタ19のゲート容量は非常に小さなものであり、抵
抗R5およびR6、さらにトランジスタ17〜19の定
数を適当に選定することによって、トランジスタ18に
比べてトランジスタ17のスイッチング速度を早く設定
することができ、本来のヒステレシス特性が得られるよ
うになるものである。
これまでの実施例ではMoSトランジスタをNチャンネ
ル素子で示しているものであるが、これはもちろんPチ
ャンネル素子で構成しても同様の効果が発揮されるもの
である。その他抵抗R5は第1のトランジスタ14の発
振防止用として使用されるものであり、これは無くても
本来の機能は発揮されるものであるが、この抵抗R5を
設定した方が効果的である。
ル素子で示しているものであるが、これはもちろんPチ
ャンネル素子で構成しても同様の効果が発揮されるもの
である。その他抵抗R5は第1のトランジスタ14の発
振防止用として使用されるものであり、これは無くても
本来の機能は発揮されるものであるが、この抵抗R5を
設定した方が効果的である。
[発明の効果コ
以上のようにこの発明に係る半導体装置にあっては、大
きな負荷電流等が流れた場合に能動機能を有する半導体
素子が発熱したような場合でも、確実にこの半導体素子
を破壊から保護することができる。この場合、じをうき
半導体素子はその保護状態で完全にオフ制御されるよう
にしているものであるため、発振電流によるノイズが発
生することがなく、確実な過熱からの保護動作が実行さ
れる。そして、その保護動作もヒステリシスな特性を有
するものであり、信頼性の高い保護動作が実行されるも
のである。
きな負荷電流等が流れた場合に能動機能を有する半導体
素子が発熱したような場合でも、確実にこの半導体素子
を破壊から保護することができる。この場合、じをうき
半導体素子はその保護状態で完全にオフ制御されるよう
にしているものであるため、発振電流によるノイズが発
生することがなく、確実な過熱からの保護動作が実行さ
れる。そして、その保護動作もヒステリシスな特性を有
するものであり、信頼性の高い保護動作が実行されるも
のである。
第1図はこの発明の一実施例に係る半導体装置を説明す
る回路構成図、第2図は上記回路を形成する半導体基板
の平面部の構成を説明する図、第3図は第2図のα−α
線に対応する断面構成図、第4図は上記半導体装置の温
度保護動作の特性を示す図、第5図は同じく温度保護動
作の状態を示す図、第6図はさらにこの発明の他の実施
例を説明する回路構成図である。 11・・・能動機能を有する半導体素子(縦型パワーM
OS)、12・・・負荷、14.17〜19・・・第1
および第2のトランジスタ(横型MOSFET) 、1
5・・・温度検出素子(多結晶シリコンに形成されたダ
イオード)、20・・・レベルシフトダイオード、R1
−R7・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第4図 −Fj’l(拐〜 第5図
る回路構成図、第2図は上記回路を形成する半導体基板
の平面部の構成を説明する図、第3図は第2図のα−α
線に対応する断面構成図、第4図は上記半導体装置の温
度保護動作の特性を示す図、第5図は同じく温度保護動
作の状態を示す図、第6図はさらにこの発明の他の実施
例を説明する回路構成図である。 11・・・能動機能を有する半導体素子(縦型パワーM
OS)、12・・・負荷、14.17〜19・・・第1
および第2のトランジスタ(横型MOSFET) 、1
5・・・温度検出素子(多結晶シリコンに形成されたダ
イオード)、20・・・レベルシフトダイオード、R1
−R7・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第4図 −Fj’l(拐〜 第5図
Claims (4)
- (1)能動機能を有する半導体素子が形成された半導体
基板と、 この半導体基板の少なくとも一部に形成された絶縁膜と
、 この絶縁膜上に形成され、上記半導体基板の温度状態を
検出する温度検出素子と、 上記半導体基板上あるいは上記絶縁膜上に形成され、上
記温度検出素子からの温度検出信号が供給されて、上記
温度が特定される温度状態に上昇された状態で上記半導
体素子の負荷電流を遮断制御する手段を含み構成される
制御手段とを具備し、 この制御手段では、さらに上記特定される温度より低い
温度状態で上記半導体素子を動作状態に復帰制御させる
ようにしたことを特徴とする半導体装置。 - (2)上記温度検出素子は、上記絶縁膜上に形成された
多結晶シリコン内に形成された少なくとも1個のダイオ
ードによって構成されるようにした特許請求の範囲第1
項記載の半導体装置。 - (3)上記温度検出素子は、上記半導体基板のほぼ中央
部分に配置設定されるようにした特許請求の範囲第1項
記載の半導体装置。 - (4)上記制御手段は、上記温度検出素子が上記半導体
基板の温度が特定される温度を越えて上昇した状態で設
定される電圧信号に基づき、上記半導体素子の制御信号
レベルをこの半導体素子がオフ状態に設定されるように
制御する第1のトランジスタと、上記半導体素子がオフ
状態とされるときの制御信号に基づき制御され、上記温
度検出素子温度検出状態に対応して設定される電圧信号
レベルを変更設定する第2のトランジスタとを備え、上
記半導体素子は、上記半導体基板の第1の温度状態でオ
フ制御され、この第1の温度より低い第2の温度状態で
オン制御されるようにした特許請求の範囲第1項記載の
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62062652A JP2522208B2 (ja) | 1987-03-19 | 1987-03-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62062652A JP2522208B2 (ja) | 1987-03-19 | 1987-03-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63229758A true JPS63229758A (ja) | 1988-09-26 |
JP2522208B2 JP2522208B2 (ja) | 1996-08-07 |
Family
ID=13206468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62062652A Expired - Lifetime JP2522208B2 (ja) | 1987-03-19 | 1987-03-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2522208B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03116964A (ja) * | 1989-08-22 | 1991-05-17 | Motorola Inc | 半導体装置およびそれを形成する方法 |
US5237194A (en) * | 1990-04-27 | 1993-08-17 | Nec Corporation | Power semiconductor device |
JPH08213441A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | ダイオードの順電圧を利用した温度検知方法 |
US5642252A (en) * | 1993-08-18 | 1997-06-24 | Hitachi, Ltd. | Insulated gate semiconductor device and driving circuit device and electronic system both using the same |
US6323518B1 (en) | 1998-09-16 | 2001-11-27 | Hitachi, Ltd. | Insulated gate type semiconductor device and method of manufacturing thereof |
JP2007312529A (ja) * | 2006-05-19 | 2007-11-29 | Ricoh Co Ltd | 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器 |
JP2008244487A (ja) * | 2008-04-21 | 2008-10-09 | Renesas Technology Corp | 複合型mosfet |
US7880225B2 (en) | 2006-10-31 | 2011-02-01 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP2011155289A (ja) * | 2011-03-25 | 2011-08-11 | Renesas Electronics Corp | トレンチ型絶縁ゲート半導体装置及びその製造方法 |
JP2012155760A (ja) * | 2012-05-11 | 2012-08-16 | Toshiba Corp | 記憶装置及び情報処理装置 |
US8441065B2 (en) | 2005-12-16 | 2013-05-14 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
WO2014091545A1 (ja) * | 2012-12-10 | 2014-06-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
WO2015098379A1 (ja) * | 2013-12-26 | 2015-07-02 | ローム株式会社 | 半導体装置およびその設計方法 |
JP2016134455A (ja) * | 2015-01-16 | 2016-07-25 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
JP2018129557A (ja) * | 2018-05-24 | 2018-08-16 | ローム株式会社 | 半導体チップ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55117267A (en) * | 1979-02-27 | 1980-09-09 | Ates Componenti Elettron | Electron semiconductor element |
JPS60100469A (ja) * | 1983-11-05 | 1985-06-04 | Nissan Motor Co Ltd | 半導体装置 |
-
1987
- 1987-03-19 JP JP62062652A patent/JP2522208B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55117267A (en) * | 1979-02-27 | 1980-09-09 | Ates Componenti Elettron | Electron semiconductor element |
JPS60100469A (ja) * | 1983-11-05 | 1985-06-04 | Nissan Motor Co Ltd | 半導体装置 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03116964A (ja) * | 1989-08-22 | 1991-05-17 | Motorola Inc | 半導体装置およびそれを形成する方法 |
US5237194A (en) * | 1990-04-27 | 1993-08-17 | Nec Corporation | Power semiconductor device |
US5642252A (en) * | 1993-08-18 | 1997-06-24 | Hitachi, Ltd. | Insulated gate semiconductor device and driving circuit device and electronic system both using the same |
JPH08213441A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | ダイオードの順電圧を利用した温度検知方法 |
US5869878A (en) * | 1995-01-31 | 1999-02-09 | Nec Corporation | Semiconductor device with temperature detecting diode, method of forming the device and temperature detecting method using the device |
US6323518B1 (en) | 1998-09-16 | 2001-11-27 | Hitachi, Ltd. | Insulated gate type semiconductor device and method of manufacturing thereof |
US8441065B2 (en) | 2005-12-16 | 2013-05-14 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP2007312529A (ja) * | 2006-05-19 | 2007-11-29 | Ricoh Co Ltd | 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器 |
US8232161B2 (en) | 2006-10-31 | 2012-07-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
US7880225B2 (en) | 2006-10-31 | 2011-02-01 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
US8471333B2 (en) | 2006-10-31 | 2013-06-25 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP2008244487A (ja) * | 2008-04-21 | 2008-10-09 | Renesas Technology Corp | 複合型mosfet |
JP2011155289A (ja) * | 2011-03-25 | 2011-08-11 | Renesas Electronics Corp | トレンチ型絶縁ゲート半導体装置及びその製造方法 |
JP2012155760A (ja) * | 2012-05-11 | 2012-08-16 | Toshiba Corp | 記憶装置及び情報処理装置 |
WO2014091545A1 (ja) * | 2012-12-10 | 2014-06-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
WO2015098379A1 (ja) * | 2013-12-26 | 2015-07-02 | ローム株式会社 | 半導体装置およびその設計方法 |
JP2015126113A (ja) * | 2013-12-26 | 2015-07-06 | ローム株式会社 | 半導体装置およびその設計方法 |
JP2016134455A (ja) * | 2015-01-16 | 2016-07-25 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
KR20160088807A (ko) * | 2015-01-16 | 2016-07-26 | 에스아이아이 세미컨덕터 가부시키가이샤 | 반도체 장치 |
CN105810678A (zh) * | 2015-01-16 | 2016-07-27 | 精工半导体有限公司 | 半导体装置 |
CN105810678B (zh) * | 2015-01-16 | 2020-09-01 | 艾普凌科有限公司 | 半导体装置 |
JP2018129557A (ja) * | 2018-05-24 | 2018-08-16 | ローム株式会社 | 半導体チップ |
Also Published As
Publication number | Publication date |
---|---|
JP2522208B2 (ja) | 1996-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5642252A (en) | Insulated gate semiconductor device and driving circuit device and electronic system both using the same | |
US4937697A (en) | Semiconductor device protection circuit | |
JP2522208B2 (ja) | 半導体装置 | |
JP3302193B2 (ja) | 電流検出回路 | |
US4896199A (en) | Semiconductor device with protective means against overheating | |
US8780517B2 (en) | Semiconductor apparatus and temperature detection circuit | |
JP4981267B2 (ja) | 過熱検出回路 | |
US5355123A (en) | Overheating detection circuit for detecting overheating of a power device | |
JP3164065B2 (ja) | 半導体装置 | |
WO1996012346A2 (en) | A protected switch | |
KR100873253B1 (ko) | 전압 레귤레이터 | |
US4669026A (en) | Power transistor thermal shutdown circuit | |
US6816351B1 (en) | Thermal shutdown circuit | |
US8493097B2 (en) | Current-sensing circuit | |
JPH0834222B2 (ja) | 半導体装置 | |
US7368784B2 (en) | Thermal protection device for an integrated power MOS | |
JP2007315836A (ja) | 過熱検知装置 | |
JPH0832361A (ja) | 保護装置付き増幅回路 | |
JP2001119853A (ja) | 電流制限回路およびその方法 | |
JP3983754B2 (ja) | 過熱保護回路を備えた半導体装置およびそれを用いた電子回路 | |
JP3850925B2 (ja) | 集積回路の補償装置及び方法 | |
JPS6025910B2 (ja) | 入力保護回路 | |
JPH11340459A (ja) | 温度検出回路 | |
JP5293083B2 (ja) | 半導体装置 | |
KR100397617B1 (ko) | 온도 변화에 따른 영향을 최소화하는 기판 전압 레벨 감지기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |