JPS63229594A - 物品識別システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は工作機の工具や工場における部品、製品の管理
又は物流システム等に用いられる物品の識別システムに
関し、特にそのデータ伝送時の信号形態に特徴を有する
識別システムに関するものである。

〔従来技術とその問題点〕

（従来技術） 従来工作機の工具の管理や工場における組立搬送ライン
での部品、製品の識別等を機械化するためには、工具１
部品、製品等の種々の物品を識別して管理するシステム
が必要となる。従来のこのような管理システムとしては
、検知対象物にバーコード等から成るラベルを張り付け
て管理する方法や、データを二値で表すマグネット群を
識別対象に取付は所定のマグネットの極性を外部より反
転させることによってデータを保持するようにした管理
システムが知られている。しかしこのような管理システ
ムではデータの書き換えに手間ががかり、又データの信
頼性が低く保持できる情報量が少ないという問題点があ
った。そこで識別対象物にメモリを設は接触式やベース
バンド方式のデータ伝送によってこのようなメモリに必
要な情報を書込んでおき、必要に応じてその情報を読出
すようにした物品識別システムも提案されている。

（発明が解決しようとする問題点） しかしながらこのような従来の識別システムに　′よれ
ば、メモリの内容を保持しておくためにバックアップ用
の電池を必要とし、管理に手間がかがると共に耐衝撃性
、耐振動性に劣るという欠点があった。

又データ伝送方式として接触式、非接触式のシステムが
考えられるが、接触式の場合には位置合わせを正確に行
う必要があり、又接点部分で接触不良の問題が生じ易く
、データを確実に書込むことができないという問題点が
あった。又非接触式の場合には従来ベースバンド方式に
よってデジタル信号を直接電磁波等を断続して信号とし
て物品に取付けられるメモリユニットに与えるようにし
ているが、信頼性が低いという問題点があった。

又ベースバンド方式での伝送ではデータによって信号が
断続するためキャリアによって電力を伝送することが困
難であり、伝送装置本体とメモリユニットとの距離が短
い場合には電力伝送が困難になるという問題点があった
。

そこでこのような問題を解決するためキャリアを連続さ
せその周波数をデータに対応して変化させる、いわゆる
周波数シフトキーイング（ＦＳＫ）方式によってデータ
伝送をすることも考えられる。しかしＦＳＫ方式によれ
ばメモリユニットに設けられる同調回路の共振回路をこ
れらの異なる周波数の中央付近に選択する必要があり、
いずれの周波数の信号を出力する場合にも電力効率がピ
ーク値より低くなる。従って電力伝送効率が悪（、制御
装置本体とメモリユニット間との距離が大きい場合には
データ伝送が確実でなくなるという欠点がある。

〔発明の目的〕

本発明はこのような従来の物品識別システムの問題点に
鑑みてなされたものであって、電力及びデータを高い効
率で伝送することができ、本体とＩＤユニット間との距
離を太き（した場合にも確実にデータ伝送できるように
することを技術的課題とする。

〔発明の構成と効果〕

（問題点を解決するための手段） 本発明は識別対象である物品に取付けられるＩＤユニッ
トと、該ＩＤユニットにデータを書込み及びデータを読
出す書込／読出制御ユニットと、を具備する物品識別シ
ステムであって、第１図。

第２図及び第４図に示すように、ＩＤユニットは、コイ
ルを含む共振回路と、共振回路より得られる一定振幅の
信号に重畳された正のパルスを検出する電圧検知器と、
電圧検知器より所定周期毎に得られるタイミングパルス
及びその間に得られるパルス信号に基づいて送出された
データ信号を復調する復調器と、ＩＤユニットが取付け
られる物品の識別データを記憶する不揮発性メモリと、
復調された信号に基づいてメモリへのデータの書込み、
データの読出しを制御するメモリ制御手段と、共振回路
より得られる出力を整流し平滑することによってＩＤユ
ニットの各部に直流電源を供給する整流・平滑回路と、
を有するものであり、書込／読出制御ユニットは、一定
の周波数の信号を発振する発振器と、発振器の出力を夫
々分周しの同−所定周期毎に夫々交互に発振信号の正の
位相でゲート信号を与える第１．第２のカウンタと、送
出すべきシリアルデータを発生するデータ処理手段と、
データ処理手段より与えられる送出すべきデータに基づ
いて第２のカウンタより得られるゲート信号を断続する
ことによって送出データを符号化する符号化回路と、発
振器の出力及びその反転出力を夫々一定の増幅率で増幅
すると共に、発振器の出力を第１のカウンタ及び符号化
回路の出力に基づいて一方の増幅率を上昇させて増幅す
る一対の増幅器と、両端に増幅器の夫々の出力が与えら
れるコイルと、を具備することを特徴とするものである
。

（作用） このような特徴を有する本発明によれば、書込／読出制
御ユニットの発振回路は常に同一の周波数で発振を継続
しており、信号はこの発振振幅を所定期間毎に正方向に
大きくしたジャイアン；・パルスを用いてクロックを伝
送し、その間の所定のタイミングで送出すべきデジタル
データによって更にジャイアントパルスを重畳してデー
タ伝送を行っている。又ＩＤユニットはコイルに得られ
る信号を整流して平滑し各部に電力を供給すると共に、
ジャイアントパルスが印加されたときにはそのパルスを
検出するようにしている。そしてその出力に基づいてク
ロックと元のデータ信号を復調し必要なデータをメモリ
に書込むようにしている。

（発明の効果） このように本発明によれば、ベースバンド方式やＦＳＫ
方式と異なり常に同一の周波数で発振を連続させており
、電磁結合を利用してＩＤユニットに電力を供給してい
る。従ってＩＤユニットにその周波数に同調する共振回
路を設けることによって高い能率で安定的にＩＤユニッ
トに電源を供給することができる。従って電力効率が向
上し書込／読出制御ユニットとＩＤユニットの距離が離
れている場合にもデータ伝送を行うことが可能となる。

又書込／読出制御ユニット側から信号をジャイアントパ
ルス方式によって伝達しているため、ＩＤユニット側で
容易にその信号を復元することができ伝送誤り率が少な
く、データ伝送の信頼性を向上させることができる。

〔実施例の説明〕

第１図は本発明の一実施例による物品識別システムの構
造を示すブロック図である０本図において物品識別シス
テムは識別の対象となる工具や部品、製品等の物品１に
直接取付けられるＩＤユニット２とＩＤユニット２にデ
ータを書込み及び読出す書込／読出制御ユニット３を有
している。書込／読出制御ユニット３は書込／読出制御
装置本体４及びＩＤユニット２と近接する位置に設けら
れ、ＩＤユニット２にデータを書込み及び読出すヘッド
部５から成り立っている。そしてＩＤユニット２と書込
／読出制御ユニット３によって物品識別システムが構成
される。書込／読出制御ユニット３は例えば更に上位の
制御機器６に接続され、上位の制御機器６より書込／読
出制御ユニット３を介してＩＤユニット２にデータを書
込み及び読出すように構成している。

（書込／読出制御ユニットの構成） さて書込／読出制御ユニット３は第２図に詳細なブロッ
ク図を示すように、ＩＤユニット２へのデータの書込み
及び読取りを制御するマイクロプロセッサ（ＭＰＵ）１
１とそのシステムプログラムを記憶するリードオンリメ
モリ　（ＲＯＭ）１２゜データを一時保持するランダム
アクセスメモリ（ＲＡＭ）１３が設けられ、更にＩＤユ
ニット２とのシリアルデータ伝送を行うシリアルインタ
ーフェース１４．上位制御機器６とのインターフェース
を行う外部インターフェース１５及び表示部ｌ６を有し
ている。ＭＰＵＩＩは所定の処理プログラムに従ってシ
リアルインターフェース１４を介してＩＤユニット２に
データやコマンドを送出するものであって、そのデジタ
ルデータはＮＲＺのシリアル信号として符号化回路１７
に与えられる。さてヘッド部５には図示のように一定周
波数の高周波を発振する発振器１８を有しており、その
発振出力は書込／読出制御装置本体４のカウンタ１９．
２０に与えられる。カウンタ１９．２０は高周波信号を
整形し計数することにより所定周期、例えばＩＯ周期毎
に発振器の正の半周期間に相当するパルスを出力するも
のであり、夫々交互にその出力を発生するようにしてい
る。カウンタ１９の出力はオア回路２１に与えられる。

又カウンタ２０の出力は符号化回路１７とシリアルイン
ターフェース１４に与えられる。符号化回路１７はこの
信号に基づいてＮＲＺ信号を断続的なパルス信号に変換
するものであって、その出力はオア回路２１に与えられ
る。発振器１８の出力は増幅器２２及び反転回路２３を
介して増幅器２４に与えられている。オア回路２１は符
号化回路１７及びカウンタ２０の出力の論理和によって
増幅器２２の増幅率を変化させるものである。増幅器２
２゜２４の出力は夫々コイルＬ１の両端及びコンデンサ
Ｃ１，Ｃ２を介してコイルＬ２の両端に与えられている
。

さてコイルＬ２の中点は加算器２５の一方の入力端に接
続される。そして発振器１８の出力は位相シフト回路２
６に与えられる。位相シフト回路２６はＩＤユニット２
が接近していない場合に加算器２５の一方の入力端と同
一の位相を有する信号となるように発振器１８の出力の
位相をｌ調整するものであり、その出力はレベル調整器
２７を介してコイルＬ２から得られる振幅と同一の振幅
なるように調整され加算器２５に与えられる。加算器２
５はこれらの信号を加算するものでありその出力は位相
検出器２８に与えられる。又発振器１８の出力は位相ゲ
ート２９にも与えられる。位相ゲート２９は発振器１８
の出力の各周期の所定位相、例えば０又は９０″の位相
時に微小時間ゲート信号を発生するものであって、その
出力は位相検出器２８に与えられる。位相検出器２８は
加算器２５の出力をこのゲート信号のタイミングで判別
することによってその出力の有無を検出するものであり
、その出力を増幅器３０を介して符号変換器３１に伝え
る。符号変換器３１はカウンタ１９からの出力に基づい
てＩＤユニット２から送られてくるデータをＮＲＺ信号
に変換してシリアルインターフェース１４に与えるもの
である。ここでＭＰＵＩＩ、ＲＯＭ１２．ＲＡＭ１３及
びシリアルインターフェース１４はＩＤユニット２に伝
送すべきシリアルデータを送出し、［Ｄユニットから得
られたシリアルデータを受は取って処理するデータ処理
手段３２を構成している。

次にヘッド部５の詳細な構成を第３図を参照しつつ説明
する。前述のように増幅器２２．２４にはコイルＬ１及
びコンデンサＣＩ、Ｃ２を介してコイルＬ２の両端が接
続される。コイルＬ２はＩＤユニット２に対向して設け
られＩＤユニット２に電力を供給すると共に、データ伝
送を行う伝送用コイルＬ２ａ及びそれと同一のインダク
タンスを有し、ヘッド部５に内蔵された比較コイルＬ２
ｂから成り立っている。そしてコイルＬ１には図示のよ
うにコンデンサＣ３が並列に接続されている。

コンデンサＣ１，Ｃ２は直流成分を遮断するものであり
、コンデンサＣ３に比べて十分大きく発振周波数に対し
て低いインピーダンスを持つコンデンサであり、これら
のコイルＬｌ、Ｌ２とコンデンサＣ３とによって共振回
路が構成される。前述した発振器１８はこの共振回路の
共振周波数に実質的に等しい周波数の信号を発生するも
のである。

そして発振器１８からの出力はコンデンサＣ４を介して
増幅器２２に与えられ、更に反転回路２３゜コンデンサ
Ｃ５を介して増幅器２４に与えられる。

増幅器２２には発振器１８から与えられる信号を増幅す
るトランジスタＴｒｉとオア回路２１よりゲイン変換信
号が加えられたときに導通して共振回路の励磁電流を増
加させるトランジスタＴｒ２を有しており、それによっ
て増幅率を不連続に変化させて発振器１８の出力を増幅
するものである。又増幅器２４もトランジスタＴｒ３を
有しており、反転回路２３を介して与えられる信号を増
幅するものである。

（ＩＤユニットの構成） ＩＤユニット２は第４図に示すようにコイルを含む共振
回路、例えばコイルＬ３とコンデンサＣ６から成るＬＣ
共振回路４１を有している。ＬＣ共振回路４１はコイル
Ｌ３．コンデンサＣ６によって書込／読出制御ユニット
３の発振器１８と同一の共振周波数を有し、その共振回
路に並列に接続されるコンデンサＣ７を断続することに
よって共振周波数を異ならせることができるように構成
されており、その両端は整流・平滑回路４２に接続され
ている。整流・平滑回路４２は検出コイルＬ３に得られ
る高周波信号を全波整流しＩＤユニット２の各ブロック
に一定の直流電圧を供給するものである。又コイルＬ３
には電圧検知器４３とキャリア抽出回路４４が接続され
る。電圧検知器４３はキャリアに重畳される正方向の大
きな振幅のパルス（ジャイアントパルス）を検出するも
のであって、その検出出力は復調器４５に与えられる。

又キャリア抽出回路４４はシュミットトリガ回路と分周
器等により構成され、クロック信号をメモリ制御部４６
と復調器４５に与える。復３１１器４５はキャリア抽出
部の信号を計数するカウンタを有し、所定周期毎に与え
られるタイミングパルスを抽出するタイミングパルス抽
出回路４５ａ及びその出力を一定時間遅延させるパルス
遅延回路４５ｂを有している。そして電圧検知器４３の
出力をＤフリップフロップ４５ｃのＤ入力端に、パルス
遅延回路４５ｂの出力をそのクロック入力端に与えるこ
とによって与えられたＮＲＺの信号を復調するものであ
る。復調器４５の出力はメモリ制御部４６に与えられる
。メモリ制御部４６は復調器４５より得られる直列デジ
タル信号を並列信号に変換し、そのデータに含まれるコ
マンドを判別して不揮発性のメモリ４７、例えば電気的
書込消去可能なプログラマブルＲＯＭ　（ＥＥＰＲＯＭ
）へのデータの書込み、メモリ４７からのデータ読出し
を制御するものである。又メモリ制御部４６より読出さ
れたデータ及びクロック信号はＬＣ共振回路４１の共振
周波数を変化させる制御信号としてＬＣ共振回路４１に
与えられる。

第５図はＩＤユニット２内のＬＣ共振回路４１及び整流
・平滑回路４２の詳細な構成を示す回路図である。本図
に示すようにＬＣ共振回路４１はコイルＬ３．コンデン
サＣ６の並列回路に、更に並列にコンデンサＣ７がアナ
ログスイッチ４８と共に接続されている。そしてＬＣ共
振回路４１の両端には抵抗Ｒ１，Ｒ２を介してダイオー
ドＤ１〜Ｄ４から成る全波整流回路とコンデンサＣＢ。

Ｃ９から成る整流回路が接続される。そしてその両端の
電圧が更に抵抗Ｒ３，Ｒ４を介して共通に接続されＩＤ
ユニット２内の各ブロックに直流電圧が供給されている
。そして平滑コンデンサＣ８の一端は電圧検知器４３の
トランジスタＴｒ４のベースに接続され、検出コイルＬ
３の一端がトランジスタＴｒ４のエミンタ端に接続され
る。トランジスタＴｒ４はＰＮＰ型トランジスタであっ
て、そのコレクタよりキャリアに重畳される正方向のジ
ャイアントパルスを検出するようにしている。

（メモリ制御部の構成） 第６図はメモリ制御部４６の詳細な構成を示すブロック
図である。本図においてメモリ制御部４６は復調器４５
より得られる直列デジタル信号を並列信号に変換するＳ
／Ｐ変換器５１と、その出力である並列信号のコマンド
をデコードするコマンドデコーダ５２を有している。Ｓ
／Ｐ変換器５１にはシリアル入力制御部５３が接続され
る。シリアル入力制御部５３は所定のタイミングでクロ
ック信号をＳ／Ｐ変換器５１に与えることによって必要
な時点で与えられた直列信号をパラレルデータに変換さ
せるものである。コマンドデコーダ５２内には書込／読
出制御ユニット３から与えられるコマンドを一時保持す
るコマンドレジスタ５２ａ、アドレスを一時保持するア
ドレスレジスタ５２ｂ、データを一時保持するデータレ
ジスタ５２ｃ及び続出データのバイト数を保持するバイ
ト数カウンタ５２ｄが設けられている。コマンドデコー
ダ５２にはコマンドの実行を制御するステータス制御部
５４．メモリ制御回路５５が接続され、更にアドレスバ
ス５６を介してアドレス発生回路５７が接続されている
。ステータス制御部５４はキャリア抽出回路４４から与
えられるクロック信号に基づいて与えられたコマンドを
実行すべく各ブロックを制御するものである。又メモリ
制御回路５５はステータス制御部５４の書込み及び読出
し信号に基づいてメモリ４７、即ちＥＥＰＲＯＭのデー
タの書込／読出の制御を行うものである。

又コマンドデコーダ５２のデータレジスタ５２ｃの出力
はデータバス５８を介してメモリ４７に与えられている
。データバス５８にはメモリ４７から読出されたデータ
を一時保持するデータバッファ５９が接続されている。

アドレス発生回路５７はコマンドデコーダ５２のアドレ
スレジスタ５２ｂからのアドレス値に基づいてステータ
ス制御部５４より与えられる歩進信号に基づいて順次ア
ドレスを発生するものであって、アドレス信号はメモリ
４７とステータスレジスタ６０に与えられる。

ステータスレジスタ６０は送受信のコマンドや実行完了
及びエラー情報を保持するレジスタであって、メモリ４
７と同一のアドレス空間の一部に配置されるものとする
。又データバッファ５９のパラレル出力はＰ／Ｓ変換器
６１に接続されている。

又ステータス制御部５４は所定の条件が成立したときに
各部の制御を歩進する順序回路であって、データの出力
時にはシリアル出力制御部６２に出力の開始信号を与え
る。シリアル出力制御部６２はＰ／Ｓ変換器６１に送出
のタイミングに対応したクロック信号を与えると共に、
スタート、ストップビットを付加するものである。Ｐ／
Ｓ変換器６１はデータの読出し時にデータバッファに保
持されるデータを直列信号に変換して前述したＬＣ共振
回路４１に与えるものである。

（実施例の動作） 次に本実施例の動作について波形図を参照しつつ説明す
る。第７図、第８図は本実施例の各部の波形を示す波形
図である。さて書込／読出制御ユニット３の発振器１８
は第７図（ａ）に示すように一定の周波数で発振を継続
している。この発振波形は図中では簡略化して示してい
るが、実際には単一周波数成分を有するものとし、その
信号は増幅器２２及び反転回路２３を介して増幅器２４
に伝えられ、共振回路の伝送用コイルＬ２ａよりＩＤユ
ニット２に伝わる。従って物品１に取付けられたＩＤユ
ニット２が書込／読出制御ユニット３のヘッド部５に近
接すると、書込／読出制御ユニット３の伝送用コイルＬ
２ａよりＬＣ共振回路４１に高周波信号が伝わる。発振
器１８は断続することなく発振を継続しているので、Ｌ
Ｃ共振回路４１に得られた高周波信号は整流・平滑回路
４２によって直流電圧に変換され、ＩＤユニット２の各
ブロックに電源が供給される。そのためＩＤユニット２
は動作を開始し、書込／読出制御ユニット３との間でデ
ータ伝送が可能な状態となる。ここで発振器１８の出力
はカウンタ１９，２０に与えられ、夫々１０周期毎に第
７図（ｂ）、　（Ｃ）に示すように交互にカウンタ１９
．２０が立上るパルス波形を出力している。カウンタ１
９の出力はそのままオア回路２１に伝えられ、カウンタ
２０の出力はシリアルインターフェース１４及び符号化
回路１７に加えられるため、第７図（ｄｌに示すように
シリアルインターフェース１４から与えられるＮＲＺ信
号、例えば図示のようにｒｌ　０１０Ｊによってこの信
号が符号化回路１７により符号化され、第７図（ｅ）に
示すような出力が得られる。従ってこの出力及びカウン
タ１９の出力の論理和がゲイン変換信号としてオア回路
２１より増幅器２２に与えられる。

従ってこの信号によって第７図（ａ）に示した発振出力
が断続的に高い増幅率で増幅され、第７図（ｆ）に示す
ようなジャイアントパルスを含む波形がＩＤユニット２
に伝わることとなる。ＩＤユニット２は電圧検知器４３
によって通常のキャリアに重畳されているパルス波形を
検出して復調器４５に与える。復調器４５のタイミング
パルス抽出回路４５ａはキャリア抽出回路４４からの信
号に基づいてこの信号を分周するため、第７図（ｈ）に
示すようにタイミングパルスのみが抽出される。そして
遅延回路４５ｂでその信号を所定周期遅延することによ
って信号が含まれる時点でのクロック信号を得ることが
できる。そしてこの信号をＤフリップ７ｏッ７”４５ｃ
のクロック入力端に与えることによって第７図（ｊ）に
示すように復調器４５より第７図（ｄ）と同様のＮＲＺ
信号を出力することができる。

この信号はメモリ制御部４６に直列信号として与えられ
る。

一部ＩＤユニット２から書込／読出制御ユニット３に信
号を伝送する場合には、カウンタ１９より出力のみを増
幅器２２にゲイン変換信号として与え、第８図（ａ）に
示すような信号をＩＤユニット２に与える。ＩＤユニッ
ト２ではクロックの所定周期毎に第８図（ｂ）に示すよ
うにメモリ制御部４６より読出された信号が共振回路４
１に与えられ、その間にアナログスイッチ４８が導通す
る。そうすればＩＤユニット２からの続出信号によって
ＬＣ共振回路４１の共振周波数が異なり、ヘッド部５の
伝送用コイルＬ２ａに生ずる電圧と比較コイルＬ２ｂに
生ずる電圧が異なってくる。第８図（Ｃ）は時刻ｔ、〜
ｔ２の時間軸を拡大して示すものであって、ＩＤユニッ
ト２がヘッド部５に近接する場合の加算器２５の出力を
示している。ＩＤユニット２がヘッド部５に近接すると
、伝送用コイルＬ２ａに生ずる電圧は比較コイルＬ２ｂ
に生ずる電圧とは異なるため、第８図（ｄ）に示すよう
に加算器２５の入力は完全には一致せず一定の振幅の信
号が出力される。しかしコイルＬ２ａのインダクタンス
が変化しなければ第８図（ｆ）に示す位相ゲート２９の
出力であるゲート信号が加えられる時点では、加算器２
５の出力は零レベルとなっている。しかし第８図（ｄｌ
〜（ｆｌに示すようにアナログスイッチ４８が導通する
時点（Ｌｌ〜１１）では伝送用コイルＬ２ａのイン　（
ダクタンスが異なるため、位相ゲート２９のゲート信号
の印加時に加算器２５より得られる出力は零レベルでは
なくなる。従ってこの信号が増幅器３０に加えられて第
８図（ｇ）に示すように増幅される。、この信号は符号
変換器３１に加えられＮＲＺ信号に変換されてシリアル
インターフェース１４に伝えられ、更にパラレル信号に
変換されてＭＰＵ１ｌに与えられる。このようにして書
込／読出制御ユニット３とＩＤユニット２間で半二重の
データ伝送を行うことができる。

尚本実施例ではメモリとして電気的書込消去可能なＥＥ
ＰＲＯＭを用いているが、電気的に書込消去可能な種々
の不揮発性メモリを用いることができる。

【図面の簡単な説明】

第１図は本発明の一実施例による物品識別システムの全
体構成を示すブロック図、第２図は本実施例の書込／読
出制御ユニットの構成を示すブロック図、第３図は書込
／読出制御ユニットのヘッド部５の詳細な構成を示す回
路図、″第４図はＩＤユニットの構成を示すブロック図
、第５図は■Ｄユニット内のＬＣ共振回路、整流・平滑
回路及び電圧検知器の構成を示す回路図、第６図はメモ
リ制御部の詳細な構成を示すブロック図、第７図は本実
施例の物品識別システムにおいて書込／読出制御ユニッ
トよりＩＤユニットにデータを伝送する場合の各部の波
形を示す波形図、第８図はＩＤユニットより書込／読出
制御ユニットにデータを伝送する場合の各部の波形を示
す波形図である。 １−・−・−物品　　２−−−−−・−ＩＤユニット　
　３−・−・・−書込／読出制御ユニット　　４−・・
−・書込／読出制御装置本体　　５−・・−・−ヘッド
部　　１１・−・−Ｍ　Ｐ　Ｕ１４・−・−・−シリア
ルインターフェース　　１７・・−・−符号化回路　　
１８・−・・・発振器　　１９．２０−・−・・−カウ
ンタ　　２１・−・・・−オア回路　　２２．２４−・
−・・−・増幅器　　２３・・・−反転回路　　２６・
・・−・・・位相シフト回路　　２７−−−−−−−レ
ベル調整器　　２９−・−・−位相ゲート　　３２−・
−・・・データ処理手段４１・−・−・−共振回路　　
４２−・−・・・整流・平滑回路４３−・−・−電圧検
知器　　４５・−・・・−・復調器　　４６−・−・−
・メモリ制御部　　４７−・−−−−・メモリ特許出願
人　　　立石電機株式会社 代理人　弁理士　開本宜喜（他１名） ｉ　１　図 ３−−−−−・を込／“罠１３智に−、ト第　３　図

Claims (1)

【特許請求の範囲】
1. （１）識別対象である物品に取付けられるＩＤユニット
   と、該ＩＤユニットにデータを書込み及びデータを読出
   す書込／読出制御ユニットと、を具備する物品識別シス
   テムであって、 前記ＩＤユニットは、 コイルを含む共振回路と、 前記共振回路より得られる一定振幅の信号に重畳された
   正のパルスを検出する電圧検知器と、前記電圧検知器よ
   り所定周期毎に得られるタイミングパルス及びその間に
   得られるパルス信号に基づいて送出されたデータ信号を
   復調する復調器と、 ＩＤユニットが取付けられる物品の識別データを記憶す
   る不揮発性メモリと、 前記復調された信号に基づいて前記メモリへのデータの
   書込み、データの読出しを制御するメモリ制御手段と、 前記共振回路より得られる出力を整流し平滑することに
   よってＩＤユニットの各部に直流電源を供給する整流・
   平滑回路と、を有するものであり、 前記書込／読出制御ユニットは、 一定の周波数の信号を発振する発振器と、 前記発振器の出力を夫々分周しの同一所定周期毎に夫々
   交互に発振信号の正の位相でゲート信号を与える第１、
   第２のカウンタと、 送出すべきシリアルデータを発生するデータ処理手段と
   、 前記データ処理手段より与えられる送出すべきデータに
   基づいて前記第２のカウンタより得られるゲート信号を
   断続することによって送出データを符号化する符号化回
   路と、 前記発振器の出力及びその反転出力を夫々一定の増幅率
   で増幅すると共に、前記発振器の出力を前記第１のカウ
   ンタ及び前記符号化回路の出力に基づいて一方の増幅率
   を上昇させて増幅する一対の増幅器と、 両端に前記増幅器の夫々の出力が与えられるコイルと、
   を具備することを特徴とする物品識別システム。