JP2560660B2 - 物品識別システム - Google Patents

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は工作機の工具や工場における物品，製品の管
理又は物流システム等に用いられる物品の識別システム
に関するものである。

〔従来技術とその問題点〕

（従来技術） 従来工作機の工具の管理や工場における組立搬送ライ
ンでの部品，製品の識別等を機械化するためには、工
具，部品，製品等の種々の物品を識別して管理するシス
テムが必要となる。従来のこのような管理システムとし
ては、検知対象物にバーコード等から成るラベルを張り
付けて管理する方法や、データを二値で表すマグネット
群を識別対象に取付け所定のマグネットの極性を外部よ
り反転させることによってデータを保持するようにした
管理システムが知られている。しかしこのような管理シ
ステムではデータの書き換えに手間がかかり、又データ
の信頼性が低く保持できる情報量が少ないという問題点
があった。そこで識別対象物にメモリを設け接触式やベ
ースバンド方式のデータ伝送によってこのようなメモリ
に必要な情報を書込んでおき、必要に応じでその情報を
読出すようにした物品識別システムも提案されている。

（発明が解決しようとする問題点） しかしながらこのような従来の識別システムによれ
ば、管理に手間がかかると共に耐衝撃性，耐振動性に劣
るという欠点があった。又従来の識別システムでは、本
体側から所定のコードを送出しそれに対する応答の有無
によって物品に付けられたメモリユニットとのデータ伝
送が可能な位置に達したかどうかを判別している。この
ような判別は容易ではなく、又時間がかかるという欠点
があった。

又データ伝送方式として接触式，非接触式のシステム
が考えられるが、接触式の場合には位置合わせを正確に
行う必要があり、又接点部分で接触不良の問題が生じ易
く、データを確実に書込むことができないという問題点
があった。

〔発明の目的〕

本発明はこのような従来の物品識別システムの問題点
に鑑みてなされたものであって、メモリユニットが近接
した場合にデータ伝送が可能である旨を示すステータス
コードを送出すると共に、データ伝送と信号伝送とを同
時に行うようにして非接触でデータ伝送を行い、且つそ
の信頼性を向上させることを技術的課題とする。

〔発明の構成と効果〕

（問題点を解決するための手段） 本発明は識別対象である物品に取付けられるIDユニッ
トと、該IDユニットにデータを書込み及びデータを読出
す書込／読出制御ユニットと、を具備する物品識別シス
テムであって、第１図，第２図及び第４図に示すよう
に、IDユニットは、電力伝送とデータ伝送の機能を共用
するコイルを含み、書込／読出制御ユニットと非接触で
双方向のデータ伝送を行うデータ伝送手段と、IDユニッ
トが取付けられる物品の識別データを記憶するメモリ
と、書込／読出制御ユニットより与えられる書込／読出
制御コマンドをデコードしてメモリへのデータの書込
み、データの読出しを制御するメモリ制御手段と、デー
タ伝送手段のコイルに得られる出力を整流し平滑するこ
とによってIDユニットの各部に直流電源を供給する整流
・平滑回路と、整流・平滑回路の出力が与えられ、デー
タの送信及び受信が可能な状態にあるときに所定のステ
ータスコードの読出信号をメモリ制御手段に与えるステ
ータスコード送出手段と、を有するものであり、書込／
読出制御ユニットは、電力伝送とデータ伝送の機能を共
用するコイルを含み、IDユニットと非接触で双方向のデ
ータ伝送を行うデータ伝送手段と、IDユニットより所定
のステータスコードを受信したときに送出すべきシリア
ルデータをデータ伝送手段に与えると共に、データ伝送
手段より与えられたデータを並列信号に変換するデータ
処理手段と、を有することを特徴とするものである。

（作用） このような特徴を有する本発明によれば、IDユニット
を識別すべき物品に取付けている。そして書込／読出制
御ユニットのデータ伝送手段は常に電力を伝送し続けて
おり、IDユニットが所定の位置に達したときにコイルに
得られる交流電力を整流し平滑することによってIDユニ
ットの各部に直流電源を供給するようにしている。そし
てIDユニットは直流電源が所定レベルに達したときに送
受信可能であることを示すステータスコードを書込／読
出制御ユニットに送出し、これによってデータ伝送が開
始される。データ伝送時にはIDユニットは書込／読出制
御ユニットから与えられる信号を識別し必要なデータを
メモリに書込み、又はメモリの所定アドレスから必要な
データを読出して書込／読出制御ユニット側に与えてい
る。

（発明の効果） このように本発明によれば、電磁結合を利用してIDユ
ニットに電力を供給しているので、IDユニットに直流電
源を要することなく非接触でIDユニットと書込／読出制
御ユニット間との半二重のデータ伝送を行うことができ
る。又IDユニットはデータ伝送が開始できる状態となれ
ばステータスコードを送出している。従って書込／読出
制御ユニットから特別のコードを送出してデータ伝送の
可否を確認することなく、ユニットとの間で直ちにデー
タ伝送を開始することができるという効果が得られる。

〔実施例の説明〕

第１図は本発明の一実施例による物品識別システムの
構造を示すブロック図である。本図において物品識別シ
ステムは識別の対象となる工具や部品，製品等の物品１
に直接取付けられるIDユニット２とIDユニット２にデー
タを書込み及び読出す書込／読出制御ユニット３を有し
ている。書込／読出制御ユニット３は書込／読出制御装
置本体４及びIDユニット２と近接する位置に設けられ、
IDユニット２にデータを書込み及び読出すヘッド部５か
ら成り立っている。そしてIDユニット２と書込／読出制
御ユニット３によって物品識別システムが構成される。
書込／読出制御ユニット３は例えば更に上位の制御機器
６に接続され、上位の制御機器６より書込／読出制御ユ
ニット３を介してIDユニット２にデータを書込み及び読
出すように構成している。

（書込／読出制御ユニットの構成） さて書込／読出制御ユニット３は第２図に詳細なブロ
ック図を示すように、IDユニット２へのデータの書込み
及び読取りを制御するマイクロプロセッサ（MPU）11と
そのシステムプログラムを記憶するリードオンリメモリ
（ROM）12,データを一時保持するランダムアクセスメモ
リ（RAM）13が設けられ、更にIDユニット２とのシリア
ルデータ伝送を行うシリアルインターフェース14,上位
制御機器６とのインターフェースを行う外部インターフ
ェース15及び表示部16を有している。MPU11は所定の処
理プログラムに従ってシリアルインターフェース14を介
してIDユニット２にデータやコマンドを送出するもので
あって、そのデジタルデータはNRZのシリアル信号とし
て符号化回路17に与えられる。符号化回路17はシリアル
信号をバイフェーズ信号に変換するものであって、エッ
クスクルーシブオア回路から成り立っておりその出力は
制御信号としてヘッド部５のLC発振器18に与えられる。
LC発振器18は常に発振を継続しており符号化回路17から
の制御信号によってその発振周波数を変化させる発振器
であって、発振コイルL1を介してIDユニット２に信号を
伝達すると共に、その発振出力を分周器19とPLL回路20
に与える。分周器19はLC発振器18の出力を波形整形して
分周することによって符号化回路17及びシリアルインタ
ーフェース14にクロック信号を与えるものである。又PL
L回路20は周知のフェーズロックドループ回路であり、L
C発振器18にIDユニット２の共振回路が近接しその負荷
が異なるときに発振周波数の変化を検出することによっ
て、IDユニット２から信号を受信するものである。PLL
回路20の出力はローパスフィルタ21を介して交流成分を
増幅する増幅器22に与えられる。そして増幅器22の出力
は復号化回路23に与えられる。IDユニット２からの信号
は後述するようにバイフェーズ符号化されているため、
復号化回路23は増幅器22から得られるバイフェーズ符号
をNRZのシリアル信号に変換するものである。即ち復号
化回路23はクロックを抽出するクロック抽出部23a、及
びそのクロック信号とバイフェーズ符号を入力とするエ
クスクルーシブオア回路（以下EOR回路という）による
復号部23bから成り立っており、入力のバイフェーズ符
号をNRZ符号に変換してその出力をシリアルインターフ
ェース14を介してMPU11に与える。ここでMPU11,ROM12,R
AM13及びシリアルインターフェース14はIDユニット２に
伝送すべきシリアルデータを送出し、IDユニットから得
られたシリアルデータを受け取って処理するデータ処理
手段24を構成しており、符号化回路17,LC発振器18,分周
器19,PLL回路20,ローパスフィルタ21,増幅器22と復号化
回路23は電力を伝送すると共に、双方向でのデータ伝送
を行うデータ伝送手段25を構成している。

次に第３図はヘッド部５のLC発振器18の詳細な構成を
示す回路図である。LC発振器18は本図に示すようにトラ
ンジスタTr1に発振コイルL1とコンデンサC1,C2から成る
共振回路が接続された発振器であって、LC共振回路に更
に並列にトランジスタTr2とコイルL2が接続されてい
る。トランジスタTr2のベースには符号化回路17により
制御されるトランジスタTr3が接続される。スイッチン
グトランジスタTr2,Tr3はその開閉によってコイルL2が
共振回路に並列に接続されるので、発振周波数を断続的
に変化させることができる。又コイルL2のホットエンド
側にはコンデンサC3を介して分周器19,PLL回路20が接続
されている。

（IDユニットの構成） IDユニット２は第４図に示すようにコイルを含む共振
回路、例えばコイルL3とコンデンサC4から成るLC共振回
路31を有している。LC共振回路31は例えばコンデンサC5
を断続することによってその発振周波数を異ならせるこ
とができるように構成されており、その一端はレベル変
換器32及び整流・平滑回路33に与えられる。レベル変換
器32はLC共振回路31から得られる高周波信号の直流レベ
ルを変換するものであって、その出力はPLL回路34に与
えられる。PLL回路34はレベル変換器32から与えられる
周波数シフトキーイング（FSK変調）された信号を復調
して元の直列デジタル信号（バイフェーズ符号化信号）
に変換するものである。PLL回路34の出力はローパスフ
ィルタ35を介して増幅器36に与えられる。増幅器36の出
力は復号化回路37に与えられる。復号化回路37は増幅器
36の出力よりクロックを抽出するクロック抽出部37aと
エクスクルーシブオア回路から成る復号部37bとを有し
ており、バイフェーズ符号化されているデジタル信号を
元のNRZのデジタル信号に変換するものである。そして
このNRZのデジタルシリアル信号はメモリ制御部38に与
えられる。メモリ制御部38には電気的書込消去可能な不
揮発性メモリであるプログラマブルリードオンリメモリ
（以下EEPROMという）から成るメモリ39と分周器40が接
続されている。分周器40はLC共振回路31よりレベル変換
器32を介して得られる高周波信号を分周することによっ
てメモリ制御部38にクロック信号を与えるものである。
メモリ制御部38は復号化回路37より得られる直列デジタ
ル信号を並列信号に変換し、そのデータに含まれるコマ
ンドを判別してメモリ39へのデータの書込み，メモリ39
からのデータ読出しを制御するものである。又メモリ制
御部38より読出されたデータ及びクロック信号は符号化
回路41に与えられている。符号化回路41はこのNRZのシ
リアルデジタル信号をバイフェーズ符号化するものであ
って、クロック信号とNRZ信号の排他的論理和をとるEOR
回路から成り立っており、LC共振回路31の共振周波数を
変化させる制御信号として与えられる。ここでLC共振回
路31,PLL回路34,ローパスフィルタ35,増幅器36,復号化
回路37及び符号化回路41は書込／読出制御ユニット３の
ヘッド部５より与えられる高周波信号を復調するデータ
伝送手段42を構成している。そして整流・平滑回路33の
電源出力は更にレベル判別回路43にも与えられる。レベ
ル判別回路43は整流・平滑回路33の電源電圧が所定レベ
ルに達し書込／読出制御ユニット３とのデータ伝送が可
能となったかどうかを判別し、ステータスコードを送出
させるステータスコード送出手段であって、ツェナダイ
オード及びシュミットトリガ回路から構成されており、
電源電圧が所定値以上となればデータ伝送が可能となる
ためその検知信号をメモリ制御部38に与えている。

第５図はIDユニット２内のLC共振回路31及びレベル変
換器32,整流・平滑回路33の詳細な構成を示す回路図で
ある。本図に示すようにLC共振回路31はコイルL3,コン
デンサC4の並列回路に、更に並列にコンデンサC5がスイ
ッチングトランジスタTr4,ツェナダイオードD1を介して
接続されている。そしてLC共振回路31に抵抗R1,ダイオ
ードD2及びコンデンサC6を有する整流・平滑回路33が接
続され、その出力がIDユニットの各部に電源として供給
される。又抵抗R1には抵抗R2,ダイオードD3とツェナダ
イオードD4から成るレベル変換器32が接続され、LC共振
回路31の出力信号の直流レベルが変換されてPLL回路34
に与えられる。前述した符号化回路41はスイッチングト
ランジスタTr4を駆動するものであって、高周波的にコ
ンデンサC5を並列接続するトランジスタTr4の断続によ
って共振周波数を不連続に変化させるものである。

（メモリ制御部の構成） 第６図はメモリ制御部38の詳細な構成を示すブロック
図である。本図においてメモリ制御部38は復号化回路37
より得られる直列デジタル信号を並列信号に変換するS/
P変換器51と、その出力である並列信号のコマンドをデ
コードするコマンドデコーダ52を有している。S/P変換
器51にはシリアル入力制御部53が接続される。シリアル
入力制御部53は所定のタイミングでクロック信号をS/P
変換器51に与えることによって必要な時点で与えられた
直列信号をパラレルデータに変換させるものである。コ
マンドデコーダ52内には書込／読出制御ユニット３から
与えられるコマンドを一時保持するコマンドレジスタ52
a,アドレスを一時保持するアドレスレジスタ52b,データ
を一時保持するデータレジスタ52c及び読出データのバ
イト数を保持するバイト数カウンタ52dが設けられてい
る。コマンドデコーダ52にはコマンドの実行を制御する
ステータス制御部54,メモリ制御回路55が接続され、更
にアドレスバス56を介してアドレス発生回路57が接続さ
れている。ステータス制御部54は分周器40から与えられ
るクロック信号に基づいて与えられたコイルを実行すべ
く各ブロックを制御するものであり、又レベル判別回路
43からの出力に基づいて後述するように伝送開始ステー
タス信号ｓを送出すべく各部を制御するものである。又
メモリ制御回路55はステータス制御部54の書込み及び読
出し信号に基づいてメモリ39のデータの書込／読出の制
御を行うものである。又コマンドデコーダ52のデータレ
ジスタ52cの出力はデータバス58を介してメモリ39に与
えられている。データバス58にはメモリ39から読出され
たデータを一時保持するデータバッファ59が接続されて
いる。アドレス発生回路57はコマンドデコーダ52のアド
レスレジスタ52bからのアドレス値に基づいてステータ
ス制御部54より与えられる歩進信号に基づいて順次アド
レスを発生するものであって、アドレス信号はメモリ39
とステータスレジスタ60に与えられる。ステータスレジ
スタ60は送信受信のコマンドや実行完了及びエラー情報
を保持するレジスタであって、メモリ39と同一のアドレ
ス空間の一部に配置されるものとする。又データバッフ
ァ59のパラレル出力はP/S変換器61に接続されている。
又ステータス制御部54は所定の条件が成立したときに各
部の制御を歩進する順次回路であって、データの出力時
にはシリアル出力制御部62に出力の開始信号を与える。
シリアル出力制御部62はP/S変換器61に送出のタイミン
グに対応したクロック信号を与えると共に、スタート，
ストップビットを付加するものである。P/S変換器61は
データの読出し時にデータバッファに保持されるデータ
を直列信号に変換してパリティビット及びスタート，ス
トップビットを付加して前述した符号化回路41に与える
ものである。

（実施例の動作） 次に第７図のフローチャート及び第８図のタイムチャ
ートを参照しつつ本実施例の動作について説明する。ま
ず検知対象となる物品１に取付けられたIDユニット２が
書込／読出制御ユニット３のヘッド部５に近接すると、
書込／読出制御ユニット３のLC発振器18のコイルL1より
IDユニット２のLC共振回路31に高周波信号が伝わる。LC
発振器18は断続することなく発振を継続しているので、
LC共振回路31に得られた高周波信号は整流・平滑回路33
によって直流電圧に変換され、レベル判別回路43の入力
端及びIDユニット２の各ブロックに電源が供給される。
レベル判別回路43はこのレベルが所定レベル以上となれ
ばメモリ制御部38のステータス制御部54に検知信号を出
力する。そうすればあらかじめメモリ39に保持されてい
るステータスコードがステータスレジスタ60に与えら
れ、ステップ71において第８図（ａ）に示すようにプリ
アンブルが付されてデータ伝送開始ステータスｓを含む
ステータスコードａが送出される。IDユニット２は以後
書込／読出制御ユニット３からのコマンドを待受け待機
状態に入る。書込／読出制御ユニット３はIDユニット３
よりデータを読出す必要がある場合には、第８図に示す
ようにプリアンブルに続いてリードコード,IDユニット
２のデータを読出すべき先頭アドレス及び読取りバイト
数から成る読取コマンドｂを送出する。このコマンドｂ
はシリアルインターフェース14及び符号化回路17を介し
てLC発振器18の発振周波数を変化させることによってFS
K変調されてIDユニット２側に伝わる。そうすればIDユ
ニット２はLC共振回路31より同一の信号が得られ、この
信号がレベル変換器32を介してPLL回路34に伝えられ復
調される。そして復号化回路37を介して復号化されこの
信号がメモリ制御部38に伝えられる。メモリ制御部38は
直列信号を並列信号に変換し与えられたコマンドの第１
バイトをコマンドレジスタ52aに接続し（ステップ7
3）、受信エラーがなければそのコマンドをデコードし
てリードコード，ライトコード又は通信テストコードの
いずれかを判別する。リードコードであればステップ75
を介してステップ76に進み第２バイトをアドレスレジス
タ52bに保持し、受信エラーがなければ第３バイトをバ
イト数カウンタ52dに保持し受信エラーの有無をチェッ
クする。受信エラーがなければ実行されたコードとエラ
ー情報を含むそのときのステータスレジスタ60のステー
タス情報をデータバッファ59に与え、直列信号に変換し
て共振回路31の共振周波数を変化させることによって書
込／読出制御ユニット３側に送出する（ステップ81）。
そしてステップ82a〜82cに進んでメモリ制御回路55をリ
ードモードに設定し、アドレス発生回路57より与えられ
たアドレスを発生させてそのときメモリ39から得られる
データをデータバッファ59に転送する。そしてステップ
83に進んでデータバッファ59の内容を同様にして送出す
る。そしてステップ84に進んでバイト数カウンタ52dを
デクリメントしアドレス発生回路57のアドレスをインク
リメントしてバイト数カウンタ52dが０となるかどうか
をチェックする（ステップ84,85）。これが０となって
いなければステップ82に戻って同様の処理を繰り返し、
必要なデータ１〜４を第８図のIDユニット２からの応答
ｃに示すように順次送出する。そしてバイト数カウンタ
が０となればステップ85より71に戻って同様の処理を繰
り返す。

ここで第８図の応答ｃは夫々スタートビット，パリテ
ィビット及びストップビット付加されて１バイトのデー
タ１〜４が構成されるものとし、それらのデータを例え
ば４バイト送出した例を示している。

次いで第８図に示すように書込／読出制御ユニット３
からの書込コマンドｄが送出されてきた場合にはIDユニ
ット２は同様にしてステップ71において第１バイトをコ
マンドレジスタ52aに保持し、受信エラーがなければス
テップ75においてコマンドをデコードする。そして書込
コードであればステップ86に進んで第２バイトをアドレ
スレジスタ52bに保持し、更に受信エラーがなければ第
３バイトをデータレジスタ52cにセットする（ステップ8
7,88）。そして受信エラーがなければステップ90a,90b,
90cにおいてメモリ制御回路55をライトモードとし、ア
ドレス発生回路57よりアドレスを発生させる。そしてデ
ータレジスタ52cに保持されているデータをメモリ39に
転送する。そしてステップ91に進んでステータスレジス
タ60にそのときに実行されたエラー情報の有無をセット
し、ステップ92に進んでステータスレジスタの内容をデ
ータバッファを介して送出する。一方ステップ74,77,79
又は87,89において受信エラーがあれば夫々の処理を停
止してステップ93に進んでステータスレジスタ60にエラ
ー情報をセットする。そしてステップ92に進んでそのレ
ジスタのデータをデータバッファ59を介して送出して処
理を終了する。このようにすればコマンドの実行内容を
書込／読出制御ユニット３側に伝えることができる。

このように本実施例によれば、IDユニット２が近接し
てデータ伝送が可能になれば直ちにデータ伝送を行うこ
とができる。又IDユニットのメモリとして大容量のメモ
リを用いる場合にもメモリの任意の番地に自由にアクセ
スすることができ、データ伝送の効率を大幅に向上させ
ることができる。

ここでIDユニット２のコイルL3と書込／読出制御ユニ
ット３のコイルL1との距離が一定の範囲内にあるとき通
信が可能である。ここでデータ１バイトから成る１フレ
ームがスタートビット，パリティビット，ストップビッ
トを含め11ビットで構成されるものとし、第８図に示す
プリアンブルとステータス，アドレスが夫々１フレー
ム、コマンドコードとバイト数を合わせて１フレームと
すると、第８図のａ〜ｃの相互のデータ伝送には11フレ
ームの時間を要する。そしてデータ伝送速度を1200bps
とすると、データ伝送可能を示すステータス発信を含め
て100m秒間の通信時間を要するため、IDユニット２の移
動速度が0.2m/秒以下のときには第８図に示すように４
バイトの読取りが可能となる。

尚本実施例では書込／読出制御ユニット３からIDユニ
ット２にデータを伝送するために一旦NRZ信号をバイフ
ェーズ符号に変換し、IDユニット２から書込／読出制御
ユニット３に信号を伝送する場合にも同様にNRZ信号を
バイフェーズ符号に変換して読出しているが、他の伝送
用符号を用いてもよく、又このような符号変換を行うこ
となく直接NRZ信号を用いてそのままFSK変調を行っても
よい。又FSK変調を行うことなくベースバント方式でデ
ータを伝送するようにしてもよい。

更に本実施例ではメモリとして電気的消去可能なEEPR
OMを用いているが、電気的書込消去可能な種々のメモ
リ、例えばバッテリーによってバックアップされたCMOS
型メモリを用いることも可能である。

【図面の簡単な説明】

第１図は本発明の一実施例による物品識別システムの全
体構成を示すブロック図、第２図は本実施例の書込／読
出制御ユニットの構成を示すブロック図、第３図は書込
／読出制御装置のLC発振器18の構成を示す回路図、第４
図はIDユニットの構成を示すブロック図、第５図はIDユ
ニット内のLC共振回路及びレベル変換器の構成を示す回
路図、第６図はメモリ制御部の詳細な構成を示すブロッ
ク図、第７図は本実施例によるIDユニットの動作を示す
フローチャート、第８図は書込／読出制御ユニットとID
ユニット間の半二重データ伝送の状態を示すタイムチャ
ートである。 １……物品、２……IDユニット、３……書込／読出制御
ユニット、４……書込／読出制御装置本体、５……ヘッ
ド部、11……MPU、14……シリアルインターフェース、1
7,41……符号化回路、18……LC発振器、20,34……PLL回
路、21,35……LPF、23,37……復号化回路、24……デー
タ処理手段、25,42……データ復調手段、31……LC共振
回路、33……整流・平滑回路、38……メモリ制御部、39
……メモリ、43……レベル判別回路（ステータスコード
送出手段）

フロントページの続き (56)参考文献 特開 昭60−171475（ＪＰ，Ａ) 特開 昭59−27278（ＪＰ，Ａ) 特開 昭59−63582（ＪＰ，Ａ) 特開 昭58−211680（ＪＰ，Ａ) 特開 昭55−126874（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】識別対象である物品に取付けられるIDユニ
   ットと、該IDユニットにデータを書込み及びデータを読
   出す書込／読出制御ユニットと、を具備する物品識別シ
   ステムであって、 前記IDユニットは、 電力伝送とデータ伝送の機能を共用するコイルを含み、
   前記書込／読出制御ユニットと非接触で双方向のデータ
   伝送を行うデータ伝送手段と、 IDユニットが取付けられる物品の識別データを記憶する
   メモリと、 前記書込／読出制御ユニットより与えられる書込／読出
   制御コマンドをデコードして前記メモリへのデータの書
   込み、データの読出しを制御するメモリ制御手段と、 前記データ伝送手段のコイルに得られる出力を整流し平
   滑することによってIDユニットの各部に直流電源を供給
   する整流・平滑回路と、 前記整流・平滑回路の出力が与えられ、データの送信及
   び受信が可能な状態にあるときに所定のステータスコー
   ドの読出信号を前記メモリ制御手段に与えるステータス
   コード送出手段と、を有するものであり、 前記書込／読出制御ユニットは、 電力伝送とデータ伝送の機能を共有するコイルを含み、
   前記IDユニットと非接触で双方向のデータ伝送を行うデ
   ータ伝送手段と、 前記IDユニットより前記所定のステータスコードを受信
   したときに送出すべきシリアルデータを前記データ伝送
   手段に与えると共に、前記データ伝送手段より与えられ
   たデータを並列信号に変換するデータ処理手段と、を有
   するものであることを特徴とする物品識別システム。