JPS63229485A - 表示制御方式 - Google Patents

表示制御方式

Info

Publication number
JPS63229485A
JPS63229485A JP62062632A JP6263287A JPS63229485A JP S63229485 A JPS63229485 A JP S63229485A JP 62062632 A JP62062632 A JP 62062632A JP 6263287 A JP6263287 A JP 6263287A JP S63229485 A JPS63229485 A JP S63229485A
Authority
JP
Japan
Prior art keywords
display
control
data
synchronization signal
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62062632A
Other languages
English (en)
Inventor
早坂 久義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62062632A priority Critical patent/JPS63229485A/ja
Publication of JPS63229485A publication Critical patent/JPS63229485A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 表示画面上の図形の位置、形状1色等を指定する制御デ
ータを、データ処理部から表示制御部に転送して制御レ
ジスタに書込み、その制御レジスタの内容を同期信号に
よってラッチすることにより、制御レジスタへの書込み
を非同期で行い、その制御データを表示装置の同期信号
に同期して取り込むもので、表示制御部の構成を簡単化
すると共に、データ処理部の処理負担を軽減し、且つ表
示画面の乱れをなくしたものである。
〔産業上の利用分野〕
本発明は、表示装置の表示画面に乱れが生じないように
表示内容を制御できる表示制御方式に関するものである
CRT (陰極線管)等からなる表示装置に於いては、
表示制御部から制御データに従った映像信号が加えられ
て表示が行われるもので、その制御データはプロセッサ
を含むデータ処理部から加えられる。この制御データを
表示のフレーム・タイミングと非同期で書替えると、表
示画面が乱れることになる。従って、このような表示画
面の乱れが生じない間車な手段が要望されている。
〔従来の技術〕
表示装置の表示画面」二の図形位置、形状1色等を指定
する制御データを、データ処理部から表示制御部に転送
し、表示制御部によって表示装置の表示制御を行うシス
テムに於いて、データ処理部から制御データを表示装置
の同期信号とは関係なく占替える非同期型と、データ処
理部からの制御データを表示装置の同ルI信号に同期し
て占替える同期型とがある。
前者の非同期型に於いては、フレームの途中で書替えが
行われることがあるから、表示画面に乱れが生じる場合
がある。従って、常時制御を必要としないようなシステ
ムに適用されている。又後者の同期型は、垂直同期信号
等に同期して垂直帰線期間等に書替えるものであるから
、表示画面の乱れは生じないことになる。
第2図は従来例のブロック図であり、前述の同期型の場
合を示す。同図に於いて、11はデータ処理部、12は
表示制御部、13はCRT等の表示装置、14は制御レ
ジスタ、15は割込発生部、16は同期信号発生器、1
7はビデオメモリやアドレス発生部等を備えた映像信号
発生部、18はプロセッサ、19はメモリである。
表示制御部12ば、同期信号発生器16からの水平、垂
直間!tIj信号を表示装置13に加えると共に、垂直
間1υ1信号を割込発生部15に加える。割込発生部1
5は、垂直向′M1Δ号によって割込信号を発生してプ
ロセッサ18に加える。プロセッサ18は、この割込信
号により占替える制御データの有無を判定し、書替える
制御データがある場合は、垂直帰線期間に制御レジスタ
14にその制御データを書込む。映像信号発生部17は
同期信号発生器16からの同期信号に同期し、且つ制御
レジスタ14の内容に従って映像信号を形成し、その映
像信号を表示装置13に加えて表示させる。
この場合、制御データが垂直帰線期間に書替えられるか
ら、次のフレームから新しい制御データに従った映像信
号が発生され、表示画面の乱れは生じないことになる。
制御データとしては、例えば、映像信号発生部17のビ
デオメモリの先頭アドレスがある。この先頭アドレスを
基に1画面分の続出アドレスが同期信号に同期して形成
され、ビデオメモリの続出制御が行われる。従って、先
頭アドレスを1〜数フレーム毎に順次増加或いは減少す
るように書替えると、スクロールを行うことができる。
〔発明が解決しようとする問題点〕
従来の同期型の表示制御方式は、データ処理部11のプ
ロセッサ18に対して、垂直同期信号毎に割込みをかけ
ることになり、その為の割込発生部15を必要とし、構
成が複雑となる欠点があった。又プロセッサ18は垂直
同期信号の周期毎に割込処理を行って、垂直帰線期間内
に制御データを書込む必要があるから、高速処理を必要
とすると共に処理負担が大きくなる欠点があった。
本発明は、制御データの書替えに於けるプロセッサの処
理負担を軽減することを目的とするものである。
〔問題点を解決するための手段〕
本発明の表示制御方式は、データ処理部から非同期で制
御データを制御レジスタに書込むことができるものであ
り、第1図を参照して説明する。
データ処理部1から表示制御部2の制御レジスタ4に制
御データを書込み、同期信号発生器6からの同期信号に
よって制御レジスタ4の内容をラッチ回路5にラッチし
、このランチ回路5の内容に従って映像信号発生部7か
ら映像信号を発生し、表示装置3に表示させるものであ
り、データ処理部1は、プロセッサ8とメモリ9とを備
えている場合を示す。
〔作用〕
データ処理部1から表示制御部2の制御レジスタ4に制
御データを、同期信号発生器6からの同期信号に関係な
く書込むから、データ処理部1は任意の時間を利用し、
処理負担を増加することなく制御データを書込むことが
できる。又制御レジスタ4の内容を同期信号によってラ
ッチ回路5にラッチし、そのランチ内容に従って映像゛
信号発生部7から映像信号を発生ずるもので、制御デー
タは表示装置3の同期信号に同期して書替えられること
になる。
従って、データ処理部1から非同期で制御デー夕を制御
レジスタ4に書込んでも、ラッチ回路5の内容は同期信
号に同期して書替えられたものとなるから、表示画面の
乱れはなく、データ処理部1の処理負担を増加させるこ
となく、制御データの書替えを可能にして、表示制御を
行・うことができる。
〔実施例〕
以下図面を参照して本発明の実施例について詳細に説明
する。
第1図は本発明の実施例のブロック図であり、データ処
理部1は、プロセッサ8とメモリ9とを備えており、メ
モリ9は、表示データ等を蓄積している。又表示制御部
2は、制御レジスタ4.ラッチ回路5.同期信号発生器
6.映像信号発生部7等を備えており、映像信号発生部
7は、ビデオメモリやアドレス発生部(図示せず)等を
含み、メモリ9から図示を省略した経路で転送された表
示データをビデオメモリに蓄積し、アドレス発生部から
の続出アドレスに従って表示データを読出して映像信号
を形成するものである。
又同期信号発生器6は、水平同期信号及び垂直同期信号
等を発生し、それらの同期信号を、映像信号発生部7か
らの映像信号と共に表示装置3に加える。又垂直同期信
号をランチ回路5に加えて制御レジスタ4の内容をラッ
チする。このラッチ回路5の内容が映像信号発生部7の
制御データとなり、映像信号発生部7は、制御データを
基にビデオメモリの続出アドレスを演算して映像信号を
形成するから、表示装置3の表示画面上の図形の位置、
形状或いはスクロール等の表示制御を、表示装置3の同
期信号に同期して、表示画面に乱れが生じることなく制
?11することができる。
制御データの種類に対応して複数の制御レジスタ4を設
けることになるが、各制御レジスタ4に・対しても、デ
ータ処理部1から非同期で制御データを書込み、垂直同
期信号により各制御レジスタ4対応のランチ回路5にラ
ッチして、垂直同期信号に同期して複数の制御データの
書替えを行うこともできる。
〔発明の効果〕
以上説明したように、本発明は、データ処理部1から表
示制御部2の制御レジスタ4に制御データを書込み、表
示装置3の同期信号によって制御レジスタ4の内容をラ
ッチ回路5にラッチするものであり、同期信号毎に割込
みを行うものではなく、且つデータ処理部1は任意の時
点で制御データの書込みを行うことができるから、デー
タ処理部1の処理負担は軽減されることになる。又割込
発生部等を必要としないので、表示制御部2の構成が簡
単化される利点がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は従来例
のブロック図である。 1はデータ処理部、2は表示制御部、3は表示装置、4
は制御レジスタ、5はラッチ回路、6は同期信号発生器
、7は映像信号発生部、8はプロセッサ、9はメモリで
ある。

Claims (1)

  1. 【特許請求の範囲】 データ処理部(1)からの表示データ及び制御データに
    従って表示装置(3)に映像信号を加えると共に、表示
    用の同期信号を加える表示制御部(2)を備え、 前記データ処理部(1)から前記表示制御部(2)の制
    御レジスタ(4)に前記制御データを書込み、前記同期
    信号によって前記制御レジスタ(4)の内容をラッチ回
    路(5)にラッチし、該ラッチ回路(5)の内容に従っ
    て前記表示装置(3)の表示制御を行う ことを特徴とする表示制御方式。
JP62062632A 1987-03-19 1987-03-19 表示制御方式 Pending JPS63229485A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62062632A JPS63229485A (ja) 1987-03-19 1987-03-19 表示制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62062632A JPS63229485A (ja) 1987-03-19 1987-03-19 表示制御方式

Publications (1)

Publication Number Publication Date
JPS63229485A true JPS63229485A (ja) 1988-09-26

Family

ID=13205890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62062632A Pending JPS63229485A (ja) 1987-03-19 1987-03-19 表示制御方式

Country Status (1)

Country Link
JP (1) JPS63229485A (ja)

Similar Documents

Publication Publication Date Title
US5065346A (en) Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data
KR100196686B1 (ko) 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치
IE53301B1 (en) A crt display device with a picture-rearranging circuit
US4581611A (en) Character display system
JPS63229485A (ja) 表示制御方式
US5239626A (en) Display and drawing control system
JP2506960B2 (ja) ディスプレイ制御装置
JPH0474797B2 (ja)
JP2995902B2 (ja) 映像表示制御回路
JPS6122391A (ja) 表示装置の複写制御方式
JPS6146978A (ja) Crt表示装置
JPS63285591A (ja) 画像表示装置
JPS6143785A (ja) 表示装置
JPS63680A (ja) マルチウインドウ表示装置
JPH0443595B2 (ja)
JPS6323191A (ja) グラフイツク表示装置
KR19980068128A (ko) 화상 메모리장치
JPS60209785A (ja) デイスプレイ装置の画面シフト器
JPS6258297A (ja) 表示装置のフレ−ムメモリ制御回路
JPS59195271A (ja) Crtデイスプレイ用メモリ装置
JPS58154888A (ja) 表示装置の高速処理装置
JPH052156B2 (ja)
JPS6139675B2 (ja)
JPS59155887A (ja) 表示装置
JPS60177391A (ja) Crt表示用大規模集積回路