JPS63223825A - デ−タ型変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ駆動型処理装置におけるデータ型変換
回路に関するものであり、特に整数データを高速に浮動
小数点データに変換するデータ型変換回路に関するもの
である。

〔従来の技術〕

第４図は整数データの浮動小数点データへの変換を従来
方式によって行うデータ駆動型処理装置を示すもので、
’Ｃ０ＭＰＣＯＮ　　５ＰＲＩＮＧ゛８３”の４６４ペ
ージから４６７ページに、右下、天満等により「データ
フローイメージプロセッサ」と題して発表された論文に
記載されているデータ駆動型処理装置のブロック図であ
る。これは、演算を実行するプロセッシングユニット（
ＰＵ）４１と、データの行き先アドレスを貯えておくリ
ンクテーブルメモリ　（ＬＴ）４２と、命令を貯えてお
くファンクションテーブルメモリ　（ＦＴ）４３と、二
項演算の片側の入力データを一時貯えておくデータメモ
リ　（ＤＭ）４４と、データを次のパイプラインステー
ジに流せないときに一時貯えておくキューメモリ　（Ｑ
Ｍ）４５と、外部バスへのデータの出力制御回路（ＱＣ
）４６と、外部バスからのデータの入力制御回路（ＩＣ
）４７により構成される。各ブロック４１〜４７はパイ
プラインクロックに同期してその入力データを一時保持
しておく入力レジスタを含み、全体がパイプラインクロ
ックに同期して動作する。

入力制御回路４７は外部より入力される信号８４０６の
一部であるモジュール番号の値を参照し、リンクテーブ
ルメモリ４２または出力制御回路４６に信号５４０６を
振り分け、出力制御回路４６へは信号５４０７が与えら
れる。リンクテーブルメモリ４２は信号５４０１の一部
であるデータ識別番号をアドレスとしてアクセスされ、
次の行き先の識別番号を読み出して旧識側番号と置き換
えると同時に演算番号を読み出し、信号５４０２を生成
する。ファンクションテーブルメモリ４３は信号Ｓ　４
０２の一部である演算番号をアドレスとしてアクセスさ
れ、演算の種類を示すファンクションコード及び演算に
必要なパラメータを読み出し、信号５４０３を生成する
。

データメモリ４４には二項演算のペアとなるデータのう
ち、先に到着したものが貯えられる。信号５４０３のデ
ータとペアになるデータが既にデータメモリ４４内に貯
えられている場合、それを読み出し信号５４０４を生成
する。ペアとなるデータがまだ到着していない場合はそ
のデータを書き込む。またデータメモリ４４には定数演
算に必要な定数を貯えることもできる。キューメモリ４
５には信号が到着順に貯えられ、出力制御回路４６また
はプロセッシングユニット４１が空き次第、読み出され
て、出力制御回路４６へは信号５４０５がまたプロセッ
シングユニット４１へは信号５４０９が送り込まれる。

プロセッシングユニット４１は２つの入力データ値に対
して、ファンクションコードに従い所定の演算を実行し
、結果をリンクテーブル４２に出力する。

なお、出力制御回路４６からは外部バスへのデータとし
て信号５４０８が送出される。

このデータ駆動型処理装置では整数データの表現形式と
して絶対値表現を用いている。

またプロセッシングユニット４１は単精度の固定小数点
演算回路しか持っていないため、浮動小数点演算はソフ
トウェアにより実行される。このとき仮数部、指数部に
対する処理内容は全く異なるため、仮数部、指数部をそ
れぞれ１ワードとし、処理を個々に記述するという方法
が採られている。

〔発明が解決しようとする問題点〕

しかし、上述のデータ駆動型処理装置において、整数デ
ータの浮動小数点データへの変換を行うのに、従来はソ
フトウェアを用いて変換しなければならず、メモリアク
セスのオーバーヘッドが時間的にも容量的に増大してし
まう。

すなわち、例えば画像データのような整数データに対し
て浮動小数点演算を施す場合、まずこれをユーザがソフ
トウェアにより浮動小数点データに変換しておく必要が
ある。この処理は以下の４演算から構成される。

（１）プライオリティエンコーディングによりシフト数
を求める。

（２）シフト数データをコピー。

（３）データのシフトにより仮数部を求める。

（４）データのビット長から１″を減じた数よりシフト
数を減算し指数部を求める。

第４図のデータ駆動型処理装置において、実際にこれら
各演算を実行するのはプロセッシングユニット４１であ
るから、変換を終了するまでに各データはモジュール４
１〜４７の間のリングを４周しなければならない。よっ
てデータの変換に膨大な処理時間を要するという欠点が
あった。

また、整数データ１ワードは浮動小数点データ２ワード
に相当することから、これを外部メモリ上から入力する
場合、データ量も倍増してしまう。

本発明の目的は、整数データを浮動小数点データへ変換
するという処理を、データ駆動型処理装置において高速
に実行し得ると共に、更に、整数データの表現形式に関
し、与えられた整数データが２の補数で表現されたもの
の場合であっても、その整数データをデータ駆動型処理
装置で扱うことのできる絶対値表現形式に変換して上述
の処理を行えるデータ型変換回路を提供することにある
。

〔問題点を解決するための手段〕

本発明は、データ駆動型処理装置におけるデータ型変換
回路であって、 ２の補数表現の整数データを絶対値表現に変換する第１
の変換回路と、 絶対値表現の整数データの符号を表す信号と、絶対値を
表す信号が入力され、入力信号で表される整数値を浮動
小数点表現に変換し、仮数部の符号と絶対値、指数部の
符号と絶対値を出力する第２の変換回路と、 この第２の変換回路の出力から仮数部の符号及びその絶
対値と、指数部の符号及びその絶対値を選択して外部回
路へ出力する選択手段とを有することを特徴としている
。

〔作用〕

本発明のデータ型変換回路における第１及び第２の変換
回路は、第１の変換回路では２の補数表現の整数データ
の絶対値表現への変換が行われ、第２の変換回路では浮
動小数点表現への変換が行われる。浮動小数点表現への
変換は仮数部の符号。

指数部の符号、仮数部の絶対値及び指数部の絶対値の４
つを用いて行われ、これらが供給される選択手段では、
仮数部の符号及びその絶対値の組と、指数部の符号及び
その絶対値の組を選択的に出力する。これにより、整数
データの浮動小数点データへの変換が行われる。変換は
従来のソフトウェアを用いる場合に比し高速に実行でき
、かつ２の補数表現の場合であっても絶対値表現形式に
変換して処理され、第４図のデータ駆動型処理装置にお
いて、本発明の回路をプロセッシングユニットに含めれ
ば、各整数データはプロセッシングユニットを１回通過
するだけで浮動小数点データへの変換が終了する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例であるデータ型変換回路を示
すブロック図である。これは第４図のデータ駆動型処理
装置のブロック図においては、プロセッシングユニット
４１の中に１モジユールとして含まれるべきものであり
、パイプラインクロックに同期して動作する例である。

本実施例のデータ型変換回路は、第１図に示すように、
フリップフロップ１０と、レジスタ１１と、第１の変換
回路１２と、第２の変換回路１３と、２つのマルチプレ
クサ１４．１５を備えている。

フリップフロップ１０は、パイプラインクロックを入力
信号Ｓ　１００として加えられるフリップフロップで、
その入力毎に値が反転する信号５１０４を出力し、これ
を制御信号としてレジスタ１１と各マルチプレクサ１４
．１５に与えるようになっている。

レジスタ１１には、整数データの表現形式が２の補数表
現か絶対値表現かを識別する表現識別フラグを表す信号
５１０１と、整数データの正負の符号を表す信号５１０
２と、絶対値を表す信号５１０３が供給される。このレ
ジスタ１１は、このような各情報から成る入力信号を取
り込み、保持するレジスタで、その取り込み、保持は、
フリップフロップ１０により制御され、制御信号として
加えられるフリップフロップ１０からの信号５１０４が
、０”か“１″かに応じて行われる。

レジスタ１１からは表現識別フラグを表す信号５１０１
、整数データの符号を表す信号５１０２）絶対値を表す
信号５１０３が、各々の信号５１０５、信号５１０６、
信号５１０７として出力され、これらが第１の変換回路
１２に入力として与えられる。

この変換回路１２は選択的な変換回路であって、整数デ
ータが２の補数表現の場合には絶対値表現に変換して出
力する。入力が絶対値表現のものであるときは、変換は
行う必要はない。表現形式がどちらのものかは、表現識
別フラグが０”か“１″かで識別される。

第１の変換回路１２からの絶対値表現の整数データの符
号を表す信号８１０８と、絶対値を表す信号５１０９は
、第２の変換回路１３に与えられる。この第２の変換回
路１３は、第１の変換回路１２の出力信号で表される整
数値を仮数部と指数部とで表される浮動小数点表現にす
るもので、仮数部の符号を表す信号５１１０と、指数部
の符号を表す信号５１１１と、仮数部の絶対値を表す信
号５１１２と、指数部“の絶対値を表す信号５１１３を
出力し、これらを選択手段としてのマルチプレクサ１４
．１５に与えるようになっている。

ここで、仮数部の符号を表す信号５１１０が選択され信
号５１１４として外部回路へ出力される場合は、その絶
対値を表す信号５１１２が信号５１１５として出力され
るように、一方、指数部の符号を表す信号Ｓ　１１１が
信号５１１４として出力されるときは、その絶対値を表
す信号５１１３が選択され信号５１１５として外部回路
へ出力されるよう、図示の例では、仮数部の符号を表す
信号５１１０と指数部の符号を表す信号５１１１とが第
１のマルチプレクサ１４に対して供給されると共に、仮
数部の絶対値を表す信号５１１２と指数部の絶対値を表
す信号５１１３とが第２のマルチプレクサ１５に対して
供給されており、これら第１及び第２のマルチプレクサ
１４．１５がフリップフロップ１０から制御信号として
加えられる信号５１０４によって制御されるようになっ
ている。

このように、本実施例では、データ駆動型処理装置にお
いて、パイプラインクロックを入力し、その入力毎に値
が反転する制御信号５１０４を出力するフリップフロッ
プ１０と、 このフリップフロップ１０からの信号５１０４により、
整数データの表現形式を識別する表現識別フラグと、絶
対値表現された整数データの正負を表す符号と、整数デ
ータ値とから成る入力信号を取り込み、保持するレジス
タ１１と、 このレジスタ１１の出力値を入力し、もし２の補数表現
の整数データであればこれを絶対値表現に変換する第１
の変換回路１２と、 第１の変換回路１２からの出力信号で表される整数値を
浮動小数点表現に変換し、仮数部の符号と絶対値、指数
部の符号と絶対値を出力する第２の変換回路１３と、 フリップフロップ１０からの信号５１０４により、第２
の変換回路１３より出力される仮数部の符号と指数部の
符号から１つを選択し、外部回路へ出力する第１のマル
チプレクサ１４と、 フリップフロップ１０からの信号Ｓ　１０４により、第
２の変換回路１３より出力される仮数部の絶対値と指数
部の絶対値から１つを選択し、外部回路へ出力する第２
のマルチプレクサ１５を有する。

更に、第２図及び第３図をも参照しつつ本実施例につい
て具体的に説明する。

ここではデータのビット長が１６ビツトの場合を例にと
って説明する。このとき入力となる整数にの値の範囲は
、２の補数表現ならば、 −３２７６８≦に≦３２７６７ 絶対値表現ならば、 −６５５３５≦に≦６５５３５ で４ある。

次に浮動小数ｆは次のように表現されるものとする。

ｆ　＝ｍｘ　２” ｍ、ｅは各々仮数部、指数部を表す整数であり、次の範
囲内の値をとる。

８０００Ｈ≦ＩＩ　ｍ　ＩＩ≦ＦＦＦＦＨ００００Ｔ（
≦ＩＩ　ｅ　ＩＩ≦７　Ｆ　Ｆ　Ｆ　Ｈここで、記号Ｈ
は１６進整数、記号１１）１は絶対値を表す。

ＩＩ　ｍ　ＩＩの最上位ビットが小数点以下第１位を示
す。またｒ＝ｏ、ｏの場合は次のような特殊表現を用い
るものとする。

ｍ−００００Ｈ ｅ＝−７ＦＦＦＨ さて、第１図の回路は信号Ｓ　１００．　Ｓ　１０１．
　Ｓ　１０２゜５１０３を入力とする。既述した如く、
各入力はパイプラインクロック、整数データの表現形式
が２の補数表現か絶対値表現かを識別する表現識別フラ
グ、整数データの符号、絶対値を表す。なお、ここでは
表現識別フラグは“０”のとき絶対値表現入力、“１”
のとき２の補数表現入力を表すものとする。

フリップフロップ１０は信号Ｓ　１００のパイプライン
クロックを入力とし、このクロックが入力される毎に値
が反転する信号Ｓ　１０４を生成し、レジスタ１１．マ
ルチプレクサ１４．マルチプレクサ１５に対して出力す
る。

レジスタ１１は信号５１０４の値が“０”ならば入力信
号Ｓ　１０１．　Ｓ　１０２．　Ｓ　１０３を取り込み
、“１″であれば取り込まずに現在の値を保持する。こ
れは外部回路のバス幅の制約により、第１図の回路の処
理結果を外部回路へ出力するのに２クロツク時間を要す
るため、２クロツクに１回以上の顔度でデータが入力さ
れることを禁するためである。

第１の変換回路１２はレジスタ１１の出力信号５１０５
゜Ｓ　１０６．　Ｓ　１０７を入力とし、絶対値表現さ
れた整数データの符号と絶対値を各々信号３１０８．　
Ｓ　１０９として出力する。

ここで、第２図は第１図の回路にモジュールとして含ま
れている第１の変換回路１２の一具体例を示すブロック
図であり、以下これを説明する。第２図中のＯＨ″、”
７ＦＦＦＨ″’、”８０００Ｈ”は各々１６進定数を表
している。第２図において、この第１の変換回路は信号
Ｓ　２００．　Ｓ　２０１　、　Ｓ　２０２を入力とす
る。各信号は第１図の信号Ｓ　１０５．　Ｓ　１０６゜
５１０７に該当し、各々表現識別フラグ、整数データの
符号、絶対値を表す。既に述べたように、表現識別フラ
グは“０”のとき絶対値表現、“１”のとき２の補数表
現を表すものとする。

プライオリティエンコーダ２０は絶対値に対し、最上位
のビット位置から数えて、何番目のビットが初めて論理
“１”となるかを求め、信号５２０４として出力する。

比較器２１では信号５２０４の値と信号５２０３の“Ｏ
Ｈ”とを比較し、もし両者が一致すれば“１”を、一致
しなければ“０”を信号５２０５として出力する。２の
補数表現の整数が入力されたとき、信号５２０５が“０
″ならば入力は非負の整数、“１”ならば負の整数であ
ることを示している。

論理演算器２４は信号５２０２の値と７ＦＦＦＨ”との
間でビット毎の論理積を求め、信号５２０９として出力
する。

減算器２５は信号５２０９の値を信号５２０８の１８０
００Ｈ”より減じ、信号５２１０として出力する。

信号５２１０の値は２の補数表現で入力された負の整数
の絶対値を表している。

論理演算器２３は比較器２１の出力信号５２０５と表現
識別フラグ信号Ｓ　２００との間で論理積を求め、信号
５２０６として出力する。

マルチプレクサ２２は信号Ｓ　２００により制御され、
信号５２０１と信号５２０５から１つを選択し、信号５
２１１として出力する。

またマルチプレクサ２６は信号５２０６により制御され
、信号５２０２と信号５２１０から１つを選択し、信号
５２１２として出力する。

出力信号５２１１．５２１２は各々絶対値表現された整
数の符号と絶対値を表し、各々第１図の信号５１０８、
　Ｓ　１０９に該当する。信号Ｓ　２００の値が“０”
の場合は入力が絶対値表現であるから、マルチプレクサ
２２．２６は各々入力信号Ｓ　２０１．　Ｓ　２０２を
そのまま信号Ｓ　２１Ｌ　Ｓ　２１２として出力する。

一方、信号５２００の値が“１”の場合は２の補数表現
であるから、マルチプレクサ２２は符号として信号５２
０５を選択し、マルチプレクサ２６は絶対値として、入
力が非負であれば信号５２０２を、負であれば信号５２
１０を選択する。

このようにして、表現識別フラグを参照し、２の補数表
現の整数データであればこれを絶対値表現に変換するこ
とができる。

次に、第１図において、第２の変換回路１３は第１の変
換回路１２の出力信号Ｓ　１０８．　Ｓ　１０９を入力
とし、浮動小数点表現に変換後の仮数部の符号、指数部
の符号、仮数部の絶対値、指数部の絶対値を、各々信号
Ｓ　１１０．　Ｓ　１１１．　Ｓ　１１２．　Ｓ　１１
３として出力する。

この第２の変換回路１３については、−例として次のよ
うに構成することができる。

すなわち、第３図は第１図の回路にモジュールとして含
まれている第２の変換回路１３の一具体例を示すブロッ
ク図であり、以下これを説明する。

第３図において、この第２の変換回路は信号５３１４、
　Ｓ　３００を入力とする。各信号は第１図の信号Ｓ　
１０８．　Ｓ　１０９に該当し、各々絶対値表現された
整数データの符号、絶対値を表す。

プライオリティエンコーダ３０は絶対値に対し、最上位
のビット位置から数えて、何番目のビットが初めて論理
“１”となるかを求め、信号５３０３として出力する。

比較器３１では絶対値と信号５３０１の“ｏｏｏ。

Ｈ”とを比較し、もし両者が一敗すれば１ｌｔｌ＋を、
一致しなければ“０″を信号５３０２として出力する。

信号Ｓ　３０２は、入力整数“±０ＯＯＯＨ″に対して
特殊な浮動小数点表現を与える際の制御信号として用い
ている。

シフト器３２は絶対値を、信号５３０３の値だけ左側に
ビットシフトし、結果を信号５３０７として出力する。

減算１３３には、信号５３０３が与えられると共に、“
ＦＨ”の信号５３０４が加えられており、減算器３３は
、ビット長１６から“１”を減じて得られる定数“ＦＨ
”から信号５３０３の値を滅じ、結果を信号５３０９と
して出力する。

マルチプレクサ３４，３５．３６はいずれも比較器３１
からの信号５３０２により制御され、２つの入力信号か
ら１つを選択し、信号Ｓ　３１１．　Ｓ　３１２．　Ｓ
　３１：ｉとして出力する。すなわち、信号５３０２の
値が“Ｏ”のときは“±０ＯＯＯＨ”以外の整数が入力
されたことを意味し、各マルチプレクサは“０”の信号
Ｓ　３０５．　Ｓ　３０７．　Ｓ　３０９を選択する。

一方、信号５３０２の値が“１″のときは“±０ＯＯＯ
Ｈ”が入力された場合であり、各マルチプレクサは“１
″の信号Ｓ　３０６．“００００Ｈ”の信号３３０８．
“７ＦＦＦＨ”の信号Ｓ　３１０を選択する。

出力信号Ｓ　３１４．　Ｓ　３１１．　Ｓ　３１２．　
Ｓ　３１３は各々浮動小数点表現に変換後の仮数部の符
号、指数部の符号、仮数部の絶対値、指数部の絶対値を
表し、第１図の信号Ｓ　１１０．　Ｓ　１１１．　Ｓ　
１１２．　Ｓ　１１３に該当する。

このようにして、仮数部の符号、指数部の符号。

仮数部の絶対値、指数部の絶対値を各々表すものが得ら
れると、第１図に示すように、これらのうち前２者につ
いては第１のマルチプレクサ１４に、また１１ｔ２者に
ついては第２のマルチプレクサ１５に与えられる。

マルチプレクサ１４．１５はいずれもフリップフロップ
１０からの信号５１０４により制御され、２つの入力信
号から１つを選択し、信号Ｓ　１１４．　Ｓ　１１５と
して外部回路へ出力する。信号Ｓ　１０４の値が“０”
のとき、マルチプレクサ１４．１５は各々信号Ｓ　１１
０゜５１１２を選択する。すなわち仮数部の符号と絶対
値を外部回路へ出力する。一方、信号Ｓ　１０４の値が
“１”のときは、各マルチプレクサは信号Ｓ　１１１゜
５１１３を選択し、指数部の符号と絶対値を外部回路へ
出力する。

このようにして整数データを浮動小数点データに変換す
ることができるので、データ駆動型処理装置において、
かかるデータ型変換回路で変換を行うことにより、従来
のソフトウェアを用いる場合のように膨大な処理時間を
要したり、データ量が倍増してしまうということはない
。

更に、整数データの表現形式に関しても、例えば２の補
数で表現された整数データが与えられた場合はこれを絶
対値表現に変換する必要があるが、第１図のように、第
１の変換回路１２を備えているので、整数データが２の
補数表現のものであっても対応でき、整数データをデー
タ駆動型処理装置で扱うことのできる絶対値表現に変換
し、更に浮動小数点データへ変換するという処理をデー
タ駆動型処理装置において高速に実行することができる
。

〔発明の効果〕

以上説明したように、本発明によれば、整数データを高
速に浮動小数点データに変換することができると共に、
２の補数表現の整数データであっても対応でき、整数デ
ータを浮動小数点データに変換する回路をデータ駆動型
処理装置に加えることにより、従来のソフトウェアを用
いて変換する手間が省けるだけでなく、メモリアクセス
のオーバーヘッドが時間的にも容量的にも大きく削減で
きるという効果を持つ。

【図面の簡単な説明】

第１図は本発明の一実施例のデータ型変換回路のブロッ
ク図、 第２図は第１図に示す第１の変換回路の一具体例のブロ
ック図、 第３図は同じく第２の変換回路の一具体例のブロック図
、 第４図は従来方式に従うデータ駆動型処理装置のブロッ
ク図である。 １０・・・・・フリップフロップ １１・・・・・レジスタ １２・・・・・第１の変換回路 １３・・・・・第２の変換回路 １４、１５，２２，２６，３４，３５．３６・・・マル
チプレクサ２０．３０　　・・・プライオリティエンコ
ーダ２１．３１　　・・・比較器 ２３．２４　　・・・論理演算器 ２５．３３　　・・・減算器 ３２・・・・・シフト器 ４１・・・・・プロセッシングユニット（Ｐ　Ｕ）４２
・・・・・リンクテーブルメモリ　（ＬＴ）４３・・・
・・ファンクションテーブルメモリ（ＦＴ） ４４・・・・・データメモリ　（ＤＭ）４５・・・・・
キューメモリ　（ＱＭ）４６・・・・・出力制御回路（
ＯＣ） ４７・・・・・入力制御回路（ｒｃ） 代理人　弁理士　　岩　佐　　義　幸 前１図 第２図 范３図 第４図

Claims (2)

【特許請求の範囲】
1. （１）データ駆動型処理装置におけるデータ型変換回路
   であって、 ２の補数表現の整数データを絶対値表現に変換する第１
   の変換回路と、 絶対値表現の整数データの符号を表す信号と、絶対値を
   表す信号が入力され、入力信号で表される整数値を浮動
   小数点表現に変換し、仮数部の符号と絶対値、指数部の
   符号と絶対値を出力する第２の変換回路と、 この第２の変換回路の出力から仮数部の符号及びその絶
   対値と、指数部の符号及びその絶対値を選択して外部回
   路へ出力する選択手段とを有することを特徴とするデー
   タ型変換回路。
2. （２）特許請求の範囲第１項に記載のデータ型変換回路
   において、 前記第１の変換回路は、 パイプラインクロックを入力し、その入力毎に値が反転
   する制御信号を出力するフリップフロップからの信号に
   より、整数データの表現形式を識別する表現識別フラグ
   と、整数データの正負を表す符号と、整数データ値とか
   ら成る入力信号を取り込み、保持するレジスタの出力値
   が入力され、２の補数表現の整数データであればこれを
   絶対値表現に変換して出力し、絶対値表現の場合には上
   記変換を行わないで出力する選択的な変換回路であって
   、その出力を前記第２の変換回路に供給し、かつ、前記
   選択手段が、 上記フリップフロップからの信号により、第２の変換回
   路より出力される仮数部の符号と指数部の符号から１つ
   を選択し、外部回路へ出力する第１のマルチプレクサと
   、上記フリップフロップからの信号により、第２の変換
   回路より出力される仮数部の絶対値と指数部の絶対値か
   ら１つを選択し、外部回路へ出力する第２のマルチプレ
   クサとから成ることを特徴とするデータ型変換回路。