JPS5851352A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS5851352A JPS5851352A JP56149494A JP14949481A JPS5851352A JP S5851352 A JPS5851352 A JP S5851352A JP 56149494 A JP56149494 A JP 56149494A JP 14949481 A JP14949481 A JP 14949481A JP S5851352 A JPS5851352 A JP S5851352A
- Authority
- JP
- Japan
- Prior art keywords
- data
- microprogram
- address
- processing
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/261—Microinstruction address formation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロプログラム制御のデータ処理装置に
係シ、特に処理対象となるデータや内容により処理方法
が異なるようなデータを扱うデータ処理装置に関する。
係シ、特に処理対象となるデータや内容により処理方法
が異なるようなデータを扱うデータ処理装置に関する。
データ処理装麺が扱う数値データの形式には一般的に固
定小数点データ形式と浮動小数点データ形式の2つがあ
る。近年、浮動小数点データに対して、これまでデータ
処理装置毎に異なっていたデータ形式を一標準化しよう
とする動きがある。
定小数点データ形式と浮動小数点データ形式の2つがあ
る。近年、浮動小数点データに対して、これまでデータ
処理装置毎に異なっていたデータ形式を一標準化しよう
とする動きがある。
たとえばIEEEにて作成されfclつの標準化案とし
ては、浮動小数点データ構造の枠内で正確に衣現される
結果、あるいは1つの丸め誤差範囲内で表わされる演鉢
結釆は、そのままユーザーに与えるが、そうでなめ場合
はユーザーに対し結果を与えずに、その代り非数値的結
果(メツセージ等)を示して原因追求の助けをするとい
う基本思想のもとに、浮動小数点データ形式が定められ
ている。
ては、浮動小数点データ構造の枠内で正確に衣現される
結果、あるいは1つの丸め誤差範囲内で表わされる演鉢
結釆は、そのままユーザーに与えるが、そうでなめ場合
はユーザーに対し結果を与えずに、その代り非数値的結
果(メツセージ等)を示して原因追求の助けをするとい
う基本思想のもとに、浮動小数点データ形式が定められ
ている。
上記のような考え方に立脚した浮動小数点データ形式と
して下記を規定しているものがある。
して下記を規定しているものがある。
0)再現化数
(2)非正規化数
(3)±0 (ゼロ)
(4)士凶
G)未定義数
(6)倍楕度浮動小数点演算時の指数部ビット長拡張
一方、従来の一般的なデータ処理装置が扱う浮動小数点
データ形式としては、下記のものしが規定されていない
。
データ形式としては、下記のものしが規定されていない
。
(1)正規化数
(2)非正規化数
(aJO(ゼロ)
まえ、浮動小数権データ形式の演算に対しては、演算結
果はオーバーフローあるいはアンダーフロ −一1−発
生する。すなわちデータ処理装置は、浮動小数点演算を
実行するときには、上記にて規定されるデータであるか
否かの判定や、オーバーフロー、アンダーフローの判定
が必要となる、従来のマイクロプログラム制御のデータ
処理装置に於ては、上述した浮動小数点データのように
、データの内容により演算処理が異なる場合には、デー
タの内容を示す条件信号tマイクロプログラムが逐次判
定で色るようなハードウェア全備え、演算中あるいは演
算後4Cdハードウェアを便って、マイクロプログラム
が判定する方法をとっていた。
果はオーバーフローあるいはアンダーフロ −一1−発
生する。すなわちデータ処理装置は、浮動小数点演算を
実行するときには、上記にて規定されるデータであるか
否かの判定や、オーバーフロー、アンダーフローの判定
が必要となる、従来のマイクロプログラム制御のデータ
処理装置に於ては、上述した浮動小数点データのように
、データの内容により演算処理が異なる場合には、デー
タの内容を示す条件信号tマイクロプログラムが逐次判
定で色るようなハードウェア全備え、演算中あるいは演
算後4Cdハードウェアを便って、マイクロプログラム
が判定する方法をとっていた。
この逐次判定の方法でも、従来の一般的な浮動小数点デ
ータ形式においては、規定されているデータの種類が前
述のように少ないため、演算時間の増加は招かなかった
。
ータ形式においては、規定されているデータの種類が前
述のように少ないため、演算時間の増加は招かなかった
。
ところが、m記の新しい浮動小数点データ形式を採用す
ると、規定されているデータ形式の種類がふえ、又それ
らの組合せも考えられるため、従来のマイクロプログラ
ム制鈎のデータ処理装置が行っていた、データm類や演
算結果の異常判定を逐次判定で行なう方法では、判定回
数が増え、演算時間の増加は避けられない。
ると、規定されているデータ形式の種類がふえ、又それ
らの組合せも考えられるため、従来のマイクロプログラ
ム制鈎のデータ処理装置が行っていた、データm類や演
算結果の異常判定を逐次判定で行なう方法では、判定回
数が増え、演算時間の増加は避けられない。
本発明は、上記した従来技術の問題点にかんがみてなさ
れたもので、その目的は、処理の対象とするデータの内
容に応じて処理内容が多くの種類に別れる場合にも高速
な処理全行えるデータ処理装置を提供するにある。
れたもので、その目的は、処理の対象とするデータの内
容に応じて処理内容が多くの種類に別れる場合にも高速
な処理全行えるデータ処理装置を提供するにある。
本発明の特徴は、第1図の概念図で示すように1デ一タ
演算部401で処理されるデータあるいは演算結果その
ものに関する檀々の条件を検出して符号化する第1の手
段402と、その結果を格納するためにマイクロプログ
ラムアドレス制御部403内に設けられた第2の手段4
04と、この手段404の内容を次のマイクロプログラ
ムのアドレスとして選択して、マイクロプログラムメモ
リ406よプ所要の処理に必要なマイクロプログラムを
読み出す第3の手段405とを設け、上記第1の手段に
より処理データの条件を逐次的ではなく1マシンサイク
ルで検出して対応する処理マイクロプログラムを直ちに
取り出せるようにした点KToる。
演算部401で処理されるデータあるいは演算結果その
ものに関する檀々の条件を検出して符号化する第1の手
段402と、その結果を格納するためにマイクロプログ
ラムアドレス制御部403内に設けられた第2の手段4
04と、この手段404の内容を次のマイクロプログラ
ムのアドレスとして選択して、マイクロプログラムメモ
リ406よプ所要の処理に必要なマイクロプログラムを
読み出す第3の手段405とを設け、上記第1の手段に
より処理データの条件を逐次的ではなく1マシンサイク
ルで検出して対応する処理マイクロプログラムを直ちに
取り出せるようにした点KToる。
以下、本発明を浮動小数点の加算を例として鮮細に説明
する。第2図は浮動小数点データのフォーマット例を示
すもので、1ピツトの符号部S。
する。第2図は浮動小数点データのフォーマット例を示
すもので、1ピツトの符号部S。
8ビツトの指数部E、及び23ビツトの仮数部Mとから
成っている。但し、浮動小数点数の表現する値は指数部
Eが00ときは8.MO値KrJA保なく値Oを表現す
るものとする、 第3図はこの浮動小数点データフォーマットで樅現され
た2数金示しており、この2数のhu算についてまず従
来の方法t−第4図のフローチャートにもとづいて説明
する。
成っている。但し、浮動小数点数の表現する値は指数部
Eが00ときは8.MO値KrJA保なく値Oを表現す
るものとする、 第3図はこの浮動小数点データフォーマットで樅現され
た2数金示しており、この2数のhu算についてまず従
来の方法t−第4図のフローチャートにもとづいて説明
する。
まずステップ301と302において、被加数D・、加
数り、の指数部E・、E、がOかどうかという判定を行
う。条件が成立した場合には、それぞれ結果はステップ
304あるいは303でり、あるいはD6を答として終
了する。ステップ301.302での条件が両省共に成
立しない場合は、ステップaos(eは排他的論理和)
の演算を行い、次にステラ13060判定を行う。ステ
ップ306の条件(S、=O)が成立しない場合は、被
加数Dosシロ数DKの符号が異符号であったことを意
味するから、ステップ307の$算処理ルーチンに入る
。この減算ルーチンはE6 。
数り、の指数部E・、E、がOかどうかという判定を行
う。条件が成立した場合には、それぞれ結果はステップ
304あるいは303でり、あるいはD6を答として終
了する。ステップ301.302での条件が両省共に成
立しない場合は、ステップaos(eは排他的論理和)
の演算を行い、次にステラ13060判定を行う。ステ
ップ306の条件(S、=O)が成立しない場合は、被
加数Dosシロ数DKの符号が異符号であったことを意
味するから、ステップ307の$算処理ルーチンに入る
。この減算ルーチンはE6 。
El s M@ g M@の大小関係に応じて第4図と
同様なフローで処理されるが、ここでは簡単のため省略
する。
同様なフローで処理されるが、ここでは簡単のため省略
する。
一方、ステップ306の条件が成立した場合は次にステ
ップ308の条件(Eヨ=0)の取否判定を行なう、該
条件が成立している場曾は、被加数、加数の仮数部Mが
桁合せ不要であるので、結果の符号部はL、指数部はス
テップ310で得られるEl、仮数部は315で得られ
るM、となる。ステラ1308の条件が不成立の一合は
、次にステップ309の条件(El>0)の判定全行な
い、該条件が成立している場合はステップ311の処理
、すなわち、加数D1の仮数部M1t”E*ビット右シ
フトして桁合せtし、ステップ313で指数部E* t
Eoに装置してからステップ315での加算処理によ
り仮数部M、を算出する。またステップ30Gの条件が
不成立の場合は、ステップ312において被加数Doの
仮数部MetIE!1ビット右シフトして桁合せt行い
、指a郁E、 t−E、とおき、ステップ315の加算
処理により仮数部M、 を算出する。
ップ308の条件(Eヨ=0)の取否判定を行なう、該
条件が成立している場曾は、被加数、加数の仮数部Mが
桁合せ不要であるので、結果の符号部はL、指数部はス
テップ310で得られるEl、仮数部は315で得られ
るM、となる。ステラ1308の条件が不成立の一合は
、次にステップ309の条件(El>0)の判定全行な
い、該条件が成立している場合はステップ311の処理
、すなわち、加数D1の仮数部M1t”E*ビット右シ
フトして桁合せtし、ステップ313で指数部E* t
Eoに装置してからステップ315での加算処理によ
り仮数部M、を算出する。またステップ30Gの条件が
不成立の場合は、ステップ312において被加数Doの
仮数部MetIE!1ビット右シフトして桁合せt行い
、指a郁E、 t−E、とおき、ステップ315の加算
処理により仮数部M、 を算出する。
以上述べ九ように1従来のデータ処理装置においては、
データの条件1つ1つ(ステップ301゜302.30
6,308,309)k逐次的に判定している友め、処
理時間が長くなる。
データの条件1つ1つ(ステップ301゜302.30
6,308,309)k逐次的に判定している友め、処
理時間が長くなる。
これを解決するための本発明の実施例を以下で説明する
。第5図は本発明全適用したパイプライン制御データ処
理装置lft−示すブロック図である。
。第5図は本発明全適用したパイプライン制御データ処
理装置lft−示すブロック図である。
主記憶装置it(MMと略す)501は、主記憶制御ユ
ニット(MCUと略す)502の制御を受けて、高速バ
ッファメモIJ(BMIと略す)503、同(BMDと
略す)504との間でデータの送受を行つ。バス540
uアドレスバス、パス541flデータバスである。命
令フェッチユニット(IF’Uと略す)505は、命令
のアドレスを信号線527によってBMI503に送出
し、命令語の先行読出しt行う、IFU505に取込ま
れた命令は、命令デコードユニット(DOと略す)50
9にオペコード及びオペランド指尼子単位に送られて解
読される。アドレス計算ユニット(λUと略す)510
はDU509で解読されたアドレッシングモードに従っ
てオペランドの実効アドレスを計算し、オペランドフェ
ッチユニット(UFOと略す)511に送る。0FU5
11はAU510から挟されたオペランドのアドレス’
kBMD504に送出してオペランドを先行フェッチす
るJBMD504は、0FU511から渡されたアドレ
スのデータを有する場合には、該データを直ちに0FU
511に渡し、該当するアドレスのデータがない場合に
はMC0502t−通してMM501をアクセスして、
前記アドレスのデータを続出し、OPυ511に渡す動
作を行う、実行ユニツ) (EUと略す)512は、0
FU511からオペランドを受取り命令を実行する。
ニット(MCUと略す)502の制御を受けて、高速バ
ッファメモIJ(BMIと略す)503、同(BMDと
略す)504との間でデータの送受を行つ。バス540
uアドレスバス、パス541flデータバスである。命
令フェッチユニット(IF’Uと略す)505は、命令
のアドレスを信号線527によってBMI503に送出
し、命令語の先行読出しt行う、IFU505に取込ま
れた命令は、命令デコードユニット(DOと略す)50
9にオペコード及びオペランド指尼子単位に送られて解
読される。アドレス計算ユニット(λUと略す)510
はDU509で解読されたアドレッシングモードに従っ
てオペランドの実効アドレスを計算し、オペランドフェ
ッチユニット(UFOと略す)511に送る。0FU5
11はAU510から挟されたオペランドのアドレス’
kBMD504に送出してオペランドを先行フェッチす
るJBMD504は、0FU511から渡されたアドレ
スのデータを有する場合には、該データを直ちに0FU
511に渡し、該当するアドレスのデータがない場合に
はMC0502t−通してMM501をアクセスして、
前記アドレスのデータを続出し、OPυ511に渡す動
作を行う、実行ユニツ) (EUと略す)512は、0
FU511からオペランドを受取り命令を実行する。
この処理装置で、各ユニットはほぼ独立に動作すること
によってパイプライン処理を行うことができる。なお本
例ではパイプライン処理の構成を第5図のようKしたが
、もちろん、第5図の方式だけに限定されることはなく
、さらに別の方式もあることはもちろんである。
によってパイプライン処理を行うことができる。なお本
例ではパイプライン処理の構成を第5図のようKしたが
、もちろん、第5図の方式だけに限定されることはなく
、さらに別の方式もあることはもちろんである。
次に本発明の実施例として、Msk4の実行ユニット5
12に属する浮動小数点データ処理部を更に詳しく記述
した第6図、及び該実行ユニット512内のマイクロプ
ログラムアドレス制御部を更に詳しく記述した第7図、
及び本発明全適用した場合の浮動小数点データの加算処
理マイクロプログラムフローチャートt−記述した第8
図を用いて、以下で本発明を説明する。
12に属する浮動小数点データ処理部を更に詳しく記述
した第6図、及び該実行ユニット512内のマイクロプ
ログラムアドレス制御部を更に詳しく記述した第7図、
及び本発明全適用した場合の浮動小数点データの加算処
理マイクロプログラムフローチャートt−記述した第8
図を用いて、以下で本発明を説明する。
第6図の浮動小数点/−タ処処理部ブロク2図おいて、
第2図に示し九被加数り、、加数り、のそれぞれ符号部
、指数部、仮り部はレジスタ601〜606の各々に図
のようにセットされたものとする。この時最初のマシン
サイクルでは、第8図中のステップ801の条件判定が
次のように行われる。すなわち、8.とS、の排他的論
理和81は5LOGIC部607で算出され、結果はレ
ジスタ613に格納される。レジスタ603,604に
格納された指数部E・sEIは、それぞれセレクタ60
8,609を通り、指数演算部612でE、 =E、−
Etが4出され、結果は指数部レジスタ614に格納さ
れる。さらにステップ801では、信号線630,63
1にのっているE・とElが比較器616で比較器れて
その結果が符号化されたものが信号1II620と62
1にのせられ、48号41! 630 m 631 K
ノ’:) テL/’ ルE −@ Esが0であるか
どうかの判定回路617,618の出力が信号線622
,623にそれぞれのせられ、これらと信号線619上
の8.の値の15ビツトが、第7図のマイクロプログラ
ムアドレス制御部内のレジスタ625にマイクロプログ
ラムアドレス制御部の動きと同期してセットされる。以
上の条件判定機構が第1図の符号化手段402に対応し
、レジスタ625が第2の手段404に対応する。
第2図に示し九被加数り、、加数り、のそれぞれ符号部
、指数部、仮り部はレジスタ601〜606の各々に図
のようにセットされたものとする。この時最初のマシン
サイクルでは、第8図中のステップ801の条件判定が
次のように行われる。すなわち、8.とS、の排他的論
理和81は5LOGIC部607で算出され、結果はレ
ジスタ613に格納される。レジスタ603,604に
格納された指数部E・sEIは、それぞれセレクタ60
8,609を通り、指数演算部612でE、 =E、−
Etが4出され、結果は指数部レジスタ614に格納さ
れる。さらにステップ801では、信号線630,63
1にのっているE・とElが比較器616で比較器れて
その結果が符号化されたものが信号1II620と62
1にのせられ、48号41! 630 m 631 K
ノ’:) テL/’ ルE −@ Esが0であるか
どうかの判定回路617,618の出力が信号線622
,623にそれぞれのせられ、これらと信号線619上
の8.の値の15ビツトが、第7図のマイクロプログラ
ムアドレス制御部内のレジスタ625にマイクロプログ
ラムアドレス制御部の動きと同期してセットされる。以
上の条件判定機構が第1図の符号化手段402に対応し
、レジスタ625が第2の手段404に対応する。
次に、第7図のマイクロプログラムアドレス制御部は次
に実行すべ色マイクロプログラムのアドレスを決定する
論理を実行する部分である。すなわち、マイクロプログ
ラムアドレスセレクタ701(C8ASELと略す。第
1図の手段405に対応)Kよって選択されたマイクロ
プログラムアドレスがマイクロプログラムアドレスレジ
スタ702(C8ARと略す)にセットされ、C8,[
702によって指示されるアドレスの内容がマイクロプ
ログラムメモリ703(C8と略す)から読み出され、
この内容がiイクロ命令レジスタ704(MIRと略す
)にセットされ、この内容により実行ユニットの動作が
規定される。
に実行すべ色マイクロプログラムのアドレスを決定する
論理を実行する部分である。すなわち、マイクロプログ
ラムアドレスセレクタ701(C8ASELと略す。第
1図の手段405に対応)Kよって選択されたマイクロ
プログラムアドレスがマイクロプログラムアドレスレジ
スタ702(C8ARと略す)にセットされ、C8,[
702によって指示されるアドレスの内容がマイクロプ
ログラムメモリ703(C8と略す)から読み出され、
この内容がiイクロ命令レジスタ704(MIRと略す
)にセットされ、この内容により実行ユニットの動作が
規定される。
C3A8EL7010入力としては、現在実行中のマイ
クロプログラムのアドレスを保持しているC8AR70
2の内dに加算器705によって値1だけ加算し九アド
レス7o9、マイクロプログラムサブルーチンヘジャン
プしたときの戻シ査地を保持している5TACK706
の内容71o1命令レジスタ707をデコーダ708に
ょクデコードした結果得られる該命令のマイクロプログ
ラム先頭アドレス712、マイクロプログラム分岐の場
合の分岐先アドレス7111及び第6図で示したデータ
処理部の条件判定結果を格納しているレジスタ625の
内容をマイクロプログラム分岐先アドレス711の下5
ピットと入れ代えて挿入したアドレス713がある。こ
れらの入力に対するC3A8EL701 の選択制御は
、マイクロプログラム中の1つのフィールドとして設け
られている制御情報714によりセレクト15号716
の生成及び5TACK706のスタックポインタを保持
するレジスタ715の制御を行う制御回路717により
行われる。
クロプログラムのアドレスを保持しているC8AR70
2の内dに加算器705によって値1だけ加算し九アド
レス7o9、マイクロプログラムサブルーチンヘジャン
プしたときの戻シ査地を保持している5TACK706
の内容71o1命令レジスタ707をデコーダ708に
ょクデコードした結果得られる該命令のマイクロプログ
ラム先頭アドレス712、マイクロプログラム分岐の場
合の分岐先アドレス7111及び第6図で示したデータ
処理部の条件判定結果を格納しているレジスタ625の
内容をマイクロプログラム分岐先アドレス711の下5
ピットと入れ代えて挿入したアドレス713がある。こ
れらの入力に対するC3A8EL701 の選択制御は
、マイクロプログラム中の1つのフィールドとして設け
られている制御情報714によりセレクト15号716
の生成及び5TACK706のスタックポインタを保持
するレジスタ715の制御を行う制御回路717により
行われる。
上記のアドレス713について、第9図を用いてさらに
詳しく説明する。第7図のMIR704に第9図のマイ
クロプログラムのアドレスb番地の内容がセットされ、
核マイ′クロプログラムの制御情報714がアドレス7
1:4の選択を指示しており、さらに、分岐先アドレス
711が番地a((下5ビットはO)を指しているもの
とすると、アドレス713としては、番地aの下5ビッ
トが前のステップでレジスタ625にセットされている
5ビツトと置きかえられる。従ってレジスタ625の内
容の5ピツ)1−数値とみて0〜31に対応させると%
ト””+31番地までのどれか1つのアドレスを示す
ことになる。従って、これKよって指示されたマイクロ
プログラムを実行することにより、演算結果の符号化さ
れ次情報に従い、a〜蟲+31のアドレスに格納されて
iるマイクログログラムを選択して実行することになる
。
詳しく説明する。第7図のMIR704に第9図のマイ
クロプログラムのアドレスb番地の内容がセットされ、
核マイ′クロプログラムの制御情報714がアドレス7
1:4の選択を指示しており、さらに、分岐先アドレス
711が番地a((下5ビットはO)を指しているもの
とすると、アドレス713としては、番地aの下5ビッ
トが前のステップでレジスタ625にセットされている
5ビツトと置きかえられる。従ってレジスタ625の内
容の5ピツ)1−数値とみて0〜31に対応させると%
ト””+31番地までのどれか1つのアドレスを示す
ことになる。従って、これKよって指示されたマイクロ
プログラムを実行することにより、演算結果の符号化さ
れ次情報に従い、a〜蟲+31のアドレスに格納されて
iるマイクログログラムを選択して実行することになる
。
以上のように、第8図のステップ801の演算時に得ら
れる、−6図で説明したデータの符号化結果をアドレス
の一部として含むアドレス信号線713を選択すること
により、第8図に示すように、従来逐次的に判定してい
た種々の条件の組会せKよって分岐先が多方向にゎ九る
分岐を1度に実行できる。
れる、−6図で説明したデータの符号化結果をアドレス
の一部として含むアドレス信号線713を選択すること
により、第8図に示すように、従来逐次的に判定してい
た種々の条件の組会せKよって分岐先が多方向にゎ九る
分岐を1度に実行できる。
すなわち% Elが0である場合は処理303(第4
図と同じ、以下同様)、E・が0である場合は処理30
4、Ee e Ee共に0でな(8,2>!0でない場
合は処理3o7(減算ルーチン)、E、IE、共にOで
なく、s、が0で、El も0である契合には処!80
4(第4図315と同じ)、805 (J”So、 E
x−Eo)が実行される。また、Ee 、 E、共に0
でなく88がOr、E、が正の場合は処理311(第4
図と同じ)、3151808 (8g=8o、E*=E
o)、Ee 、Ee共に0でなく、S、が0で、Elが
負の場合は処理312.315,811 (L=L−E
*=Et)が実行される。但し、処理311,312に
於ける右シフトは、p46−の指数部の減算の減算結果
E、がセットされているレジスタ614の内容に従い、
MoあるいはMl をシフタ626,627によりシフ
トした結果t−MoあるいはMlに再セットすることK
より行われ、処理31s(Mt←M・+M、)はセレク
タ610,611金通して演算器MALU628により
て実行され、その加算結果がレジスタ615にセットさ
れる。
図と同じ、以下同様)、E・が0である場合は処理30
4、Ee e Ee共に0でな(8,2>!0でない場
合は処理3o7(減算ルーチン)、E、IE、共にOで
なく、s、が0で、El も0である契合には処!80
4(第4図315と同じ)、805 (J”So、 E
x−Eo)が実行される。また、Ee 、 E、共に0
でなく88がOr、E、が正の場合は処理311(第4
図と同じ)、3151808 (8g=8o、E*=E
o)、Ee 、Ee共に0でなく、S、が0で、Elが
負の場合は処理312.315,811 (L=L−E
*=Et)が実行される。但し、処理311,312に
於ける右シフトは、p46−の指数部の減算の減算結果
E、がセットされているレジスタ614の内容に従い、
MoあるいはMl をシフタ626,627によりシフ
トした結果t−MoあるいはMlに再セットすることK
より行われ、処理31s(Mt←M・+M、)はセレク
タ610,611金通して演算器MALU628により
て実行され、その加算結果がレジスタ615にセットさ
れる。
なお、第6図でセレクタ608〜611で演算結果レジ
スタ614,615を選択する場合、及びレジスタ61
3を5LOGIC607に戻す場合等は、例えば1つの
加算結果と1個の入力Do(8・。
スタ614,615を選択する場合、及びレジスタ61
3を5LOGIC607に戻す場合等は、例えば1つの
加算結果と1個の入力Do(8・。
Ea 、 Ml )との加算を行う時に対応する。
以上のように、本実施例によれば、減算ルーチンにジャ
ンプする場合以外でみると、第4図の従来の逐次判定法
の最長パス301,302,305゜306.308,
309,311,313,315の9ステツプが、篤8
図の場合には最長でステップ801,311,315,
808の4ステツプとなシ、大幅な処理の高速化〜が達
成でき、ノ・−ドウエア量は従来と大差がないもので冥
現できる。
ンプする場合以外でみると、第4図の従来の逐次判定法
の最長パス301,302,305゜306.308,
309,311,313,315の9ステツプが、篤8
図の場合には最長でステップ801,311,315,
808の4ステツプとなシ、大幅な処理の高速化〜が達
成でき、ノ・−ドウエア量は従来と大差がないもので冥
現できる。
また、減算ルーチンの内容は省略し九が、この場合を含
めた他のデータ条件により多分岐するルーチンにおいて
も本発明が適用できることは明らかである。
めた他のデータ条件により多分岐するルーチンにおいて
も本発明が適用できることは明らかである。
第1図は本発明の原理的構成を示すプロ1ツク図、第2
図及び第3図は浮動小数点データフォーマット例を示す
図、第4図は従来技術による浮動小数点データ加算のフ
ローチャート、第5図はパイプライン方式の処理装置の
構成例を示すブロック図、第6図、第7図及び第8図は
本発明の実施例及びその動作例を示すフローチャート、
第9図は本発明におけるマイクロプログラムの分岐説明
図である。 603・・・符号演算ユニツ)、612・・・指数部演
算ユニツ)、616・・・比較器、617,618・・
・零判定回路、625・・・レジスタ、701・・・マ
イクロプログラムアドレスセレクタ、703・・・マイ
クロプログラムメモリ。 代理人 弁理士 秋本正実 第4−図 v、4 日 第7目
図及び第3図は浮動小数点データフォーマット例を示す
図、第4図は従来技術による浮動小数点データ加算のフ
ローチャート、第5図はパイプライン方式の処理装置の
構成例を示すブロック図、第6図、第7図及び第8図は
本発明の実施例及びその動作例を示すフローチャート、
第9図は本発明におけるマイクロプログラムの分岐説明
図である。 603・・・符号演算ユニツ)、612・・・指数部演
算ユニツ)、616・・・比較器、617,618・・
・零判定回路、625・・・レジスタ、701・・・マ
イクロプログラムアドレスセレクタ、703・・・マイ
クロプログラムメモリ。 代理人 弁理士 秋本正実 第4−図 v、4 日 第7目
Claims (1)
- 1、データ演算部とマイクロプログラムアドレス制御部
がマシンサイクルに同期して動くマイクロプログラム制
御のデータ処理装置において、各マシンサイクル毎に処
理すぺ色対象データの種別及び該データの相対関係を検
出して符号化する第1・の手段と、該第1の手段により
得られた符号化データを各マシンサイクルの終わりでセ
ットし、次のマシンサイクルの間、その内容を保持する
第2の手段と、該第2の手段によ)保持されている符号
化データの内容を1次に実行すべきマイクロプログラム
のアドレス情報の一部として選択する機能を持つ#!3
0手段とを備えたことを特徴とするデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56149494A JPS5851352A (ja) | 1981-09-24 | 1981-09-24 | デ−タ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56149494A JPS5851352A (ja) | 1981-09-24 | 1981-09-24 | デ−タ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5851352A true JPS5851352A (ja) | 1983-03-26 |
JPS645331B2 JPS645331B2 (ja) | 1989-01-30 |
Family
ID=15476369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56149494A Granted JPS5851352A (ja) | 1981-09-24 | 1981-09-24 | デ−タ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5851352A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455336A (en) * | 1977-10-12 | 1979-05-02 | Nec Corp | Data processor controlled by microprogram |
-
1981
- 1981-09-24 JP JP56149494A patent/JPS5851352A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455336A (en) * | 1977-10-12 | 1979-05-02 | Nec Corp | Data processor controlled by microprogram |
Also Published As
Publication number | Publication date |
---|---|
JPS645331B2 (ja) | 1989-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0551932B1 (en) | Digital signal processor processing multi-point conditional branch operations in a pipeline mode | |
JP3969895B2 (ja) | データ型によるコプロセッサの操作コードの分割 | |
US4823260A (en) | Mixed-precision floating point operations from a single instruction opcode | |
KR100239029B1 (ko) | 가산기와 함께 사용하기 위한 결과 정규화기 및 결과 정규화 방법과 그를 포함하는 데이터 프로세서 | |
JP4344870B2 (ja) | 特殊浮動小数点数の迅速な検出のための浮動小数点値のタグ付け | |
US5682545A (en) | Microcomputer having 16 bit fixed length instruction format | |
US6105047A (en) | Method and apparatus for trading performance for precision when processing denormal numbers in a computer system | |
JP3828677B2 (ja) | レジスタとメモリとの間のデータ転送 | |
JPH02138620A (ja) | 数値量を計算する方法および数値データ処理装置 | |
US5440702A (en) | Data processing system with condition code architecture for executing single instruction range checking and limiting operations | |
EP0328619B1 (en) | Apparatus and method for using a single carry chain for leading one detection and for ''sticky'' bit calculation | |
EP0094535B1 (en) | Pipe-line data processing system | |
EP0093430B1 (en) | Pipeline data processing system | |
US5247471A (en) | Radix aligner for floating point addition and subtraction | |
EP0141232B1 (en) | Vector processing unit | |
JPS5917457B2 (ja) | 2進化10進訂正装置 | |
JPS5851352A (ja) | デ−タ処理装置 | |
Vassiliadis et al. | Brief communication Condition code predictor for fixed-point arithmetic units | |
US4890253A (en) | Predetermination of result conditions of decimal operations | |
JPH02278424A (ja) | 正規化装置 | |
US20020178202A1 (en) | Floating point multiplier for delimited operands | |
US4907185A (en) | Program-controlled computer with an interrupt capability for floating-point operation | |
JPH0795262B2 (ja) | 演算処理装置 | |
JPH02148140A (ja) | 情報処理装置における条件分岐制御方式 | |
JPS625467A (ja) | 単一チツプ型多重プロセツサ |