JPS5851352A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS5851352A JPS5851352A JP56149494A JP14949481A JPS5851352A JP S5851352 A JPS5851352 A JP S5851352A JP 56149494 A JP56149494 A JP 56149494A JP 14949481 A JP14949481 A JP 14949481A JP S5851352 A JPS5851352 A JP S5851352A
- Authority
- JP
- Japan
- Prior art keywords
- data
- microprogram
- address
- processing
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/261—Microinstruction address formation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロプログラム制御のデータ処理装置に
係シ、特に処理対象となるデータや内容により処理方法
が異なるようなデータを扱うデータ処理装置に関する。
係シ、特に処理対象となるデータや内容により処理方法
が異なるようなデータを扱うデータ処理装置に関する。
データ処理装麺が扱う数値データの形式には一般的に固
定小数点データ形式と浮動小数点データ形式の２つがあ
る。近年、浮動小数点データに対して、これまでデータ
処理装置毎に異なっていたデータ形式を一標準化しよう
とする動きがある。
定小数点データ形式と浮動小数点データ形式の２つがあ
る。近年、浮動小数点データに対して、これまでデータ
処理装置毎に異なっていたデータ形式を一標準化しよう
とする動きがある。
たとえばＩＥＥＥにて作成されｆｃｌつの標準化案とし
ては、浮動小数点データ構造の枠内で正確に衣現される
結果、あるいは１つの丸め誤差範囲内で表わされる演鉢
結釆は、そのままユーザーに与えるが、そうでなめ場合
はユーザーに対し結果を与えずに、その代り非数値的結
果（メツセージ等）を示して原因追求の助けをするとい
う基本思想のもとに、浮動小数点データ形式が定められ
ている。
ては、浮動小数点データ構造の枠内で正確に衣現される
結果、あるいは１つの丸め誤差範囲内で表わされる演鉢
結釆は、そのままユーザーに与えるが、そうでなめ場合
はユーザーに対し結果を与えずに、その代り非数値的結
果（メツセージ等）を示して原因追求の助けをするとい
う基本思想のもとに、浮動小数点データ形式が定められ
ている。
上記のような考え方に立脚した浮動小数点データ形式と
して下記を規定しているものがある。
して下記を規定しているものがある。
０）再現化数
（２）非正規化数
（３）±０ （ゼロ）
（４）士凶
Ｇ）未定義数
（６）倍楕度浮動小数点演算時の指数部ビット長拡張
一方、従来の一般的なデータ処理装置が扱う浮動小数点
データ形式としては、下記のものしが規定されていない
。
データ形式としては、下記のものしが規定されていない
。
（１）正規化数
（２）非正規化数
（ａＪＯ（ゼロ）
まえ、浮動小数権データ形式の演算に対しては、演算結
果はオーバーフローあるいはアンダーフロ −一１−発
生する。すなわちデータ処理装置は、浮動小数点演算を
実行するときには、上記にて規定されるデータであるか
否かの判定や、オーバーフロー、アンダーフローの判定
が必要となる、従来のマイクロプログラム制御のデータ
処理装置に於ては、上述した浮動小数点データのように
、データの内容により演算処理が異なる場合には、デー
タの内容を示す条件信号ｔマイクロプログラムが逐次判
定で色るようなハードウェア全備え、演算中あるいは演
算後４Ｃｄハードウェアを便って、マイクロプログラム
が判定する方法をとっていた。
果はオーバーフローあるいはアンダーフロ −一１−発
生する。すなわちデータ処理装置は、浮動小数点演算を
実行するときには、上記にて規定されるデータであるか
否かの判定や、オーバーフロー、アンダーフローの判定
が必要となる、従来のマイクロプログラム制御のデータ
処理装置に於ては、上述した浮動小数点データのように
、データの内容により演算処理が異なる場合には、デー
タの内容を示す条件信号ｔマイクロプログラムが逐次判
定で色るようなハードウェア全備え、演算中あるいは演
算後４Ｃｄハードウェアを便って、マイクロプログラム
が判定する方法をとっていた。
この逐次判定の方法でも、従来の一般的な浮動小数点デ
ータ形式においては、規定されているデータの種類が前
述のように少ないため、演算時間の増加は招かなかった
。
ータ形式においては、規定されているデータの種類が前
述のように少ないため、演算時間の増加は招かなかった
。
ところが、ｍ記の新しい浮動小数点データ形式を採用す
ると、規定されているデータ形式の種類がふえ、又それ
らの組合せも考えられるため、従来のマイクロプログラ
ム制鈎のデータ処理装置が行っていた、データｍ類や演
算結果の異常判定を逐次判定で行なう方法では、判定回
数が増え、演算時間の増加は避けられない。
ると、規定されているデータ形式の種類がふえ、又それ
らの組合せも考えられるため、従来のマイクロプログラ
ム制鈎のデータ処理装置が行っていた、データｍ類や演
算結果の異常判定を逐次判定で行なう方法では、判定回
数が増え、演算時間の増加は避けられない。
本発明は、上記した従来技術の問題点にかんがみてなさ
れたもので、その目的は、処理の対象とするデータの内
容に応じて処理内容が多くの種類に別れる場合にも高速
な処理全行えるデータ処理装置を提供するにある。
れたもので、その目的は、処理の対象とするデータの内
容に応じて処理内容が多くの種類に別れる場合にも高速
な処理全行えるデータ処理装置を提供するにある。
本発明の特徴は、第１図の概念図で示すように１デ一タ
演算部４０１で処理されるデータあるいは演算結果その
ものに関する檀々の条件を検出して符号化する第１の手
段４０２と、その結果を格納するためにマイクロプログ
ラムアドレス制御部４０３内に設けられた第２の手段４
０４と、この手段４０４の内容を次のマイクロプログラ
ムのアドレスとして選択して、マイクロプログラムメモ
リ４０６よプ所要の処理に必要なマイクロプログラムを
読み出す第３の手段４０５とを設け、上記第１の手段に
より処理データの条件を逐次的ではなく１マシンサイク
ルで検出して対応する処理マイクロプログラムを直ちに
取り出せるようにした点ＫＴｏる。
演算部４０１で処理されるデータあるいは演算結果その
ものに関する檀々の条件を検出して符号化する第１の手
段４０２と、その結果を格納するためにマイクロプログ
ラムアドレス制御部４０３内に設けられた第２の手段４
０４と、この手段４０４の内容を次のマイクロプログラ
ムのアドレスとして選択して、マイクロプログラムメモ
リ４０６よプ所要の処理に必要なマイクロプログラムを
読み出す第３の手段４０５とを設け、上記第１の手段に
より処理データの条件を逐次的ではなく１マシンサイク
ルで検出して対応する処理マイクロプログラムを直ちに
取り出せるようにした点ＫＴｏる。
以下、本発明を浮動小数点の加算を例として鮮細に説明
する。第２図は浮動小数点データのフォーマット例を示
すもので、１ピツトの符号部Ｓ。
する。第２図は浮動小数点データのフォーマット例を示
すもので、１ピツトの符号部Ｓ。
８ビツトの指数部Ｅ、及び２３ビツトの仮数部Ｍとから
成っている。但し、浮動小数点数の表現する値は指数部
Ｅが００ときは８．ＭＯ値ＫｒＪＡ保なく値Ｏを表現す
るものとする、 第３図はこの浮動小数点データフォーマットで樅現され
た２数金示しており、この２数のｈｕ算についてまず従
来の方法ｔ−第４図のフローチャートにもとづいて説明
する。
成っている。但し、浮動小数点数の表現する値は指数部
Ｅが００ときは８．ＭＯ値ＫｒＪＡ保なく値Ｏを表現す
るものとする、 第３図はこの浮動小数点データフォーマットで樅現され
た２数金示しており、この２数のｈｕ算についてまず従
来の方法ｔ−第４図のフローチャートにもとづいて説明
する。
まずステップ３０１と３０２において、被加数Ｄ・、加
数り、の指数部Ｅ・、Ｅ、がＯかどうかという判定を行
う。条件が成立した場合には、それぞれ結果はステップ
３０４あるいは３０３でり、あるいはＤ６を答として終
了する。ステップ３０１．３０２での条件が両省共に成
立しない場合は、ステップａｏｓ（ｅは排他的論理和）
の演算を行い、次にステラ１３０６０判定を行う。ステ
ップ３０６の条件（Ｓ、＝Ｏ）が成立しない場合は、被
加数Ｄｏｓシロ数ＤＫの符号が異符号であったことを意
味するから、ステップ３０７の＄算処理ルーチンに入る
。この減算ルーチンはＥ６ 。
数り、の指数部Ｅ・、Ｅ、がＯかどうかという判定を行
う。条件が成立した場合には、それぞれ結果はステップ
３０４あるいは３０３でり、あるいはＤ６を答として終
了する。ステップ３０１．３０２での条件が両省共に成
立しない場合は、ステップａｏｓ（ｅは排他的論理和）
の演算を行い、次にステラ１３０６０判定を行う。ステ
ップ３０６の条件（Ｓ、＝Ｏ）が成立しない場合は、被
加数Ｄｏｓシロ数ＤＫの符号が異符号であったことを意
味するから、ステップ３０７の＄算処理ルーチンに入る
。この減算ルーチンはＥ６ 。
Ｅｌ ｓ Ｍ＠ ｇ Ｍ＠の大小関係に応じて第４図と
同様なフローで処理されるが、ここでは簡単のため省略
する。
同様なフローで処理されるが、ここでは簡単のため省略
する。
一方、ステップ３０６の条件が成立した場合は次にステ
ップ３０８の条件（Ｅヨ＝０）の取否判定を行なう、該
条件が成立している場曾は、被加数、加数の仮数部Ｍが
桁合せ不要であるので、結果の符号部はＬ、指数部はス
テップ３１０で得られるＥｌ、仮数部は３１５で得られ
るＭ、となる。ステラ１３０８の条件が不成立の一合は
、次にステップ３０９の条件（Ｅｌ＞０）の判定全行な
い、該条件が成立している場合はステップ３１１の処理
、すなわち、加数Ｄ１の仮数部Ｍ１ｔ”Ｅ＊ビット右シ
フトして桁合せｔし、ステップ３１３で指数部Ｅ＊ ｔ
Ｅｏに装置してからステップ３１５での加算処理によ
り仮数部Ｍ、を算出する。またステップ３０Ｇの条件が
不成立の場合は、ステップ３１２において被加数Ｄｏの
仮数部ＭｅｔＩＥ！１ビット右シフトして桁合せｔ行い
、指ａ郁Ｅ、 ｔ−Ｅ、とおき、ステップ３１５の加算
処理により仮数部Ｍ、 を算出する。
ップ３０８の条件（Ｅヨ＝０）の取否判定を行なう、該
条件が成立している場曾は、被加数、加数の仮数部Ｍが
桁合せ不要であるので、結果の符号部はＬ、指数部はス
テップ３１０で得られるＥｌ、仮数部は３１５で得られ
るＭ、となる。ステラ１３０８の条件が不成立の一合は
、次にステップ３０９の条件（Ｅｌ＞０）の判定全行な
い、該条件が成立している場合はステップ３１１の処理
、すなわち、加数Ｄ１の仮数部Ｍ１ｔ”Ｅ＊ビット右シ
フトして桁合せｔし、ステップ３１３で指数部Ｅ＊ ｔ
Ｅｏに装置してからステップ３１５での加算処理によ
り仮数部Ｍ、を算出する。またステップ３０Ｇの条件が
不成立の場合は、ステップ３１２において被加数Ｄｏの
仮数部ＭｅｔＩＥ！１ビット右シフトして桁合せｔ行い
、指ａ郁Ｅ、 ｔ−Ｅ、とおき、ステップ３１５の加算
処理により仮数部Ｍ、 を算出する。
以上述べ九ように１従来のデータ処理装置においては、
データの条件１つ１つ（ステップ３０１゜３０２．３０
６，３０８，３０９）ｋ逐次的に判定している友め、処
理時間が長くなる。
データの条件１つ１つ（ステップ３０１゜３０２．３０
６，３０８，３０９）ｋ逐次的に判定している友め、処
理時間が長くなる。
これを解決するための本発明の実施例を以下で説明する
。第５図は本発明全適用したパイプライン制御データ処
理装置ｌｆｔ−示すブロック図である。
。第５図は本発明全適用したパイプライン制御データ処
理装置ｌｆｔ−示すブロック図である。
主記憶装置ｉｔ（ＭＭと略す）５０１は、主記憶制御ユ
ニット（ＭＣＵと略す）５０２の制御を受けて、高速バ
ッファメモＩＪ（ＢＭＩと略す）５０３、同（ＢＭＤと
略す）５０４との間でデータの送受を行つ。バス５４０
ｕアドレスバス、パス５４１ｆｌデータバスである。命
令フェッチユニット（ＩＦ’Ｕと略す）５０５は、命令
のアドレスを信号線５２７によってＢＭＩ５０３に送出
し、命令語の先行読出しｔ行う、ＩＦＵ５０５に取込ま
れた命令は、命令デコードユニット（ＤＯと略す）５０
９にオペコード及びオペランド指尼子単位に送られて解
読される。アドレス計算ユニット（λＵと略す）５１０
はＤＵ５０９で解読されたアドレッシングモードに従っ
てオペランドの実効アドレスを計算し、オペランドフェ
ッチユニット（ＵＦＯと略す）５１１に送る。０ＦＵ５
１１はＡＵ５１０から挟されたオペランドのアドレス’
ｋＢＭＤ５０４に送出してオペランドを先行フェッチす
るＪＢＭＤ５０４は、０ＦＵ５１１から渡されたアドレ
スのデータを有する場合には、該データを直ちに０ＦＵ
５１１に渡し、該当するアドレスのデータがない場合に
はＭＣ０５０２ｔ−通してＭＭ５０１をアクセスして、
前記アドレスのデータを続出し、ＯＰυ５１１に渡す動
作を行う、実行ユニツ） （ＥＵと略す）５１２は、０
ＦＵ５１１からオペランドを受取り命令を実行する。
ニット（ＭＣＵと略す）５０２の制御を受けて、高速バ
ッファメモＩＪ（ＢＭＩと略す）５０３、同（ＢＭＤと
略す）５０４との間でデータの送受を行つ。バス５４０
ｕアドレスバス、パス５４１ｆｌデータバスである。命
令フェッチユニット（ＩＦ’Ｕと略す）５０５は、命令
のアドレスを信号線５２７によってＢＭＩ５０３に送出
し、命令語の先行読出しｔ行う、ＩＦＵ５０５に取込ま
れた命令は、命令デコードユニット（ＤＯと略す）５０
９にオペコード及びオペランド指尼子単位に送られて解
読される。アドレス計算ユニット（λＵと略す）５１０
はＤＵ５０９で解読されたアドレッシングモードに従っ
てオペランドの実効アドレスを計算し、オペランドフェ
ッチユニット（ＵＦＯと略す）５１１に送る。０ＦＵ５
１１はＡＵ５１０から挟されたオペランドのアドレス’
ｋＢＭＤ５０４に送出してオペランドを先行フェッチす
るＪＢＭＤ５０４は、０ＦＵ５１１から渡されたアドレ
スのデータを有する場合には、該データを直ちに０ＦＵ
５１１に渡し、該当するアドレスのデータがない場合に
はＭＣ０５０２ｔ−通してＭＭ５０１をアクセスして、
前記アドレスのデータを続出し、ＯＰυ５１１に渡す動
作を行う、実行ユニツ） （ＥＵと略す）５１２は、０
ＦＵ５１１からオペランドを受取り命令を実行する。
この処理装置で、各ユニットはほぼ独立に動作すること
によってパイプライン処理を行うことができる。なお本
例ではパイプライン処理の構成を第５図のようＫしたが
、もちろん、第５図の方式だけに限定されることはなく
、さらに別の方式もあることはもちろんである。
によってパイプライン処理を行うことができる。なお本
例ではパイプライン処理の構成を第５図のようＫしたが
、もちろん、第５図の方式だけに限定されることはなく
、さらに別の方式もあることはもちろんである。
次に本発明の実施例として、Ｍｓｋ４の実行ユニット５
１２に属する浮動小数点データ処理部を更に詳しく記述
した第６図、及び該実行ユニット５１２内のマイクロプ
ログラムアドレス制御部を更に詳しく記述した第７図、
及び本発明全適用した場合の浮動小数点データの加算処
理マイクロプログラムフローチャートｔ−記述した第８
図を用いて、以下で本発明を説明する。
１２に属する浮動小数点データ処理部を更に詳しく記述
した第６図、及び該実行ユニット５１２内のマイクロプ
ログラムアドレス制御部を更に詳しく記述した第７図、
及び本発明全適用した場合の浮動小数点データの加算処
理マイクロプログラムフローチャートｔ−記述した第８
図を用いて、以下で本発明を説明する。
第６図の浮動小数点／−タ処処理部ブロク２図おいて、
第２図に示し九被加数り、、加数り、のそれぞれ符号部
、指数部、仮り部はレジスタ６０１〜６０６の各々に図
のようにセットされたものとする。この時最初のマシン
サイクルでは、第８図中のステップ８０１の条件判定が
次のように行われる。すなわち、８．とＳ、の排他的論
理和８１は５ＬＯＧＩＣ部６０７で算出され、結果はレ
ジスタ６１３に格納される。レジスタ６０３，６０４に
格納された指数部Ｅ・ｓＥＩは、それぞれセレクタ６０
８，６０９を通り、指数演算部６１２でＥ、 ＝Ｅ、−
Ｅｔが４出され、結果は指数部レジスタ６１４に格納さ
れる。さらにステップ８０１では、信号線６３０，６３
１にのっているＥ・とＥｌが比較器６１６で比較器れて
その結果が符号化されたものが信号１ＩＩ６２０と６２
１にのせられ、４８号４１！ ６３０ ｍ ６３１ Ｋ
ノ’：） テＬ／’ ルＥ −＠ Ｅｓが０であるか
どうかの判定回路６１７，６１８の出力が信号線６２２
，６２３にそれぞれのせられ、これらと信号線６１９上
の８．の値の１５ビツトが、第７図のマイクロプログラ
ムアドレス制御部内のレジスタ６２５にマイクロプログ
ラムアドレス制御部の動きと同期してセットされる。以
上の条件判定機構が第１図の符号化手段４０２に対応し
、レジスタ６２５が第２の手段４０４に対応する。
第２図に示し九被加数り、、加数り、のそれぞれ符号部
、指数部、仮り部はレジスタ６０１〜６０６の各々に図
のようにセットされたものとする。この時最初のマシン
サイクルでは、第８図中のステップ８０１の条件判定が
次のように行われる。すなわち、８．とＳ、の排他的論
理和８１は５ＬＯＧＩＣ部６０７で算出され、結果はレ
ジスタ６１３に格納される。レジスタ６０３，６０４に
格納された指数部Ｅ・ｓＥＩは、それぞれセレクタ６０
８，６０９を通り、指数演算部６１２でＥ、 ＝Ｅ、−
Ｅｔが４出され、結果は指数部レジスタ６１４に格納さ
れる。さらにステップ８０１では、信号線６３０，６３
１にのっているＥ・とＥｌが比較器６１６で比較器れて
その結果が符号化されたものが信号１ＩＩ６２０と６２
１にのせられ、４８号４１！ ６３０ ｍ ６３１ Ｋ
ノ’：） テＬ／’ ルＥ −＠ Ｅｓが０であるか
どうかの判定回路６１７，６１８の出力が信号線６２２
，６２３にそれぞれのせられ、これらと信号線６１９上
の８．の値の１５ビツトが、第７図のマイクロプログラ
ムアドレス制御部内のレジスタ６２５にマイクロプログ
ラムアドレス制御部の動きと同期してセットされる。以
上の条件判定機構が第１図の符号化手段４０２に対応し
、レジスタ６２５が第２の手段４０４に対応する。
次に、第７図のマイクロプログラムアドレス制御部は次
に実行すべ色マイクロプログラムのアドレスを決定する
論理を実行する部分である。すなわち、マイクロプログ
ラムアドレスセレクタ７０１（Ｃ８ＡＳＥＬと略す。第
１図の手段４０５に対応）Ｋよって選択されたマイクロ
プログラムアドレスがマイクロプログラムアドレスレジ
スタ７０２（Ｃ８ＡＲと略す）にセットされ、Ｃ８，［
７０２によって指示されるアドレスの内容がマイクロプ
ログラムメモリ７０３（Ｃ８と略す）から読み出され、
この内容がｉイクロ命令レジスタ７０４（ＭＩＲと略す
）にセットされ、この内容により実行ユニットの動作が
規定される。
に実行すべ色マイクロプログラムのアドレスを決定する
論理を実行する部分である。すなわち、マイクロプログ
ラムアドレスセレクタ７０１（Ｃ８ＡＳＥＬと略す。第
１図の手段４０５に対応）Ｋよって選択されたマイクロ
プログラムアドレスがマイクロプログラムアドレスレジ
スタ７０２（Ｃ８ＡＲと略す）にセットされ、Ｃ８，［
７０２によって指示されるアドレスの内容がマイクロプ
ログラムメモリ７０３（Ｃ８と略す）から読み出され、
この内容がｉイクロ命令レジスタ７０４（ＭＩＲと略す
）にセットされ、この内容により実行ユニットの動作が
規定される。
Ｃ３Ａ８ＥＬ７０１０入力としては、現在実行中のマイ
クロプログラムのアドレスを保持しているＣ８ＡＲ７０
２の内ｄに加算器７０５によって値１だけ加算し九アド
レス７ｏ９、マイクロプログラムサブルーチンヘジャン
プしたときの戻シ査地を保持している５ＴＡＣＫ７０６
の内容７１ｏ１命令レジスタ７０７をデコーダ７０８に
ょクデコードした結果得られる該命令のマイクロプログ
ラム先頭アドレス７１２、マイクロプログラム分岐の場
合の分岐先アドレス７１１１及び第６図で示したデータ
処理部の条件判定結果を格納しているレジスタ６２５の
内容をマイクロプログラム分岐先アドレス７１１の下５
ピットと入れ代えて挿入したアドレス７１３がある。こ
れらの入力に対するＣ３Ａ８ＥＬ７０１ の選択制御は
、マイクロプログラム中の１つのフィールドとして設け
られている制御情報７１４によりセレクト１５号７１６
の生成及び５ＴＡＣＫ７０６のスタックポインタを保持
するレジスタ７１５の制御を行う制御回路７１７により
行われる。
クロプログラムのアドレスを保持しているＣ８ＡＲ７０
２の内ｄに加算器７０５によって値１だけ加算し九アド
レス７ｏ９、マイクロプログラムサブルーチンヘジャン
プしたときの戻シ査地を保持している５ＴＡＣＫ７０６
の内容７１ｏ１命令レジスタ７０７をデコーダ７０８に
ょクデコードした結果得られる該命令のマイクロプログ
ラム先頭アドレス７１２、マイクロプログラム分岐の場
合の分岐先アドレス７１１１及び第６図で示したデータ
処理部の条件判定結果を格納しているレジスタ６２５の
内容をマイクロプログラム分岐先アドレス７１１の下５
ピットと入れ代えて挿入したアドレス７１３がある。こ
れらの入力に対するＣ３Ａ８ＥＬ７０１ の選択制御は
、マイクロプログラム中の１つのフィールドとして設け
られている制御情報７１４によりセレクト１５号７１６
の生成及び５ＴＡＣＫ７０６のスタックポインタを保持
するレジスタ７１５の制御を行う制御回路７１７により
行われる。
上記のアドレス７１３について、第９図を用いてさらに
詳しく説明する。第７図のＭＩＲ７０４に第９図のマイ
クロプログラムのアドレスｂ番地の内容がセットされ、
核マイ′クロプログラムの制御情報７１４がアドレス７
１：４の選択を指示しており、さらに、分岐先アドレス
７１１が番地ａ（（下５ビットはＯ）を指しているもの
とすると、アドレス７１３としては、番地ａの下５ビッ
トが前のステップでレジスタ６２５にセットされている
５ビツトと置きかえられる。従ってレジスタ６２５の内
容の５ピツ）１−数値とみて０〜３１に対応させると％
ト””＋３１番地までのどれか１つのアドレスを示す
ことになる。従って、これＫよって指示されたマイクロ
プログラムを実行することにより、演算結果の符号化さ
れ次情報に従い、ａ〜蟲＋３１のアドレスに格納されて
ｉるマイクログログラムを選択して実行することになる
。
詳しく説明する。第７図のＭＩＲ７０４に第９図のマイ
クロプログラムのアドレスｂ番地の内容がセットされ、
核マイ′クロプログラムの制御情報７１４がアドレス７
１：４の選択を指示しており、さらに、分岐先アドレス
７１１が番地ａ（（下５ビットはＯ）を指しているもの
とすると、アドレス７１３としては、番地ａの下５ビッ
トが前のステップでレジスタ６２５にセットされている
５ビツトと置きかえられる。従ってレジスタ６２５の内
容の５ピツ）１−数値とみて０〜３１に対応させると％
ト””＋３１番地までのどれか１つのアドレスを示す
ことになる。従って、これＫよって指示されたマイクロ
プログラムを実行することにより、演算結果の符号化さ
れ次情報に従い、ａ〜蟲＋３１のアドレスに格納されて
ｉるマイクログログラムを選択して実行することになる
。
以上のように、第８図のステップ８０１の演算時に得ら
れる、−６図で説明したデータの符号化結果をアドレス
の一部として含むアドレス信号線７１３を選択すること
により、第８図に示すように、従来逐次的に判定してい
た種々の条件の組会せＫよって分岐先が多方向にゎ九る
分岐を１度に実行できる。
れる、−６図で説明したデータの符号化結果をアドレス
の一部として含むアドレス信号線７１３を選択すること
により、第８図に示すように、従来逐次的に判定してい
た種々の条件の組会せＫよって分岐先が多方向にゎ九る
分岐を１度に実行できる。
すなわち％ Ｅｌが０である場合は処理３０３（第４
図と同じ、以下同様）、Ｅ・が０である場合は処理３０
４、Ｅｅ ｅ Ｅｅ共に０でな（８，２＞！０でない場
合は処理３ｏ７（減算ルーチン）、Ｅ、ＩＥ、共にＯで
なく、ｓ、が０で、Ｅｌ も０である契合には処！８０
４（第４図３１５と同じ）、８０５ （Ｊ”Ｓｏ、 Ｅ
ｘ−Ｅｏ）が実行される。また、Ｅｅ 、 Ｅ、共に０
でなく８８がＯｒ、Ｅ、が正の場合は処理３１１（第４
図と同じ）、３１５１８０８ （８ｇ＝８ｏ、Ｅ＊＝Ｅ
ｏ）、Ｅｅ 、Ｅｅ共に０でなく、Ｓ、が０で、Ｅｌが
負の場合は処理３１２．３１５，８１１ （Ｌ＝Ｌ−Ｅ
＊＝Ｅｔ）が実行される。但し、処理３１１，３１２に
於ける右シフトは、ｐ４６−の指数部の減算の減算結果
Ｅ、がセットされているレジスタ６１４の内容に従い、
ＭｏあるいはＭｌ をシフタ６２６，６２７によりシフ
トした結果ｔ−ＭｏあるいはＭｌに再セットすることＫ
より行われ、処理３１ｓ（Ｍｔ←Ｍ・＋Ｍ、）はセレク
タ６１０，６１１金通して演算器ＭＡＬＵ６２８により
て実行され、その加算結果がレジスタ６１５にセットさ
れる。
図と同じ、以下同様）、Ｅ・が０である場合は処理３０
４、Ｅｅ ｅ Ｅｅ共に０でな（８，２＞！０でない場
合は処理３ｏ７（減算ルーチン）、Ｅ、ＩＥ、共にＯで
なく、ｓ、が０で、Ｅｌ も０である契合には処！８０
４（第４図３１５と同じ）、８０５ （Ｊ”Ｓｏ、 Ｅ
ｘ−Ｅｏ）が実行される。また、Ｅｅ 、 Ｅ、共に０
でなく８８がＯｒ、Ｅ、が正の場合は処理３１１（第４
図と同じ）、３１５１８０８ （８ｇ＝８ｏ、Ｅ＊＝Ｅ
ｏ）、Ｅｅ 、Ｅｅ共に０でなく、Ｓ、が０で、Ｅｌが
負の場合は処理３１２．３１５，８１１ （Ｌ＝Ｌ−Ｅ
＊＝Ｅｔ）が実行される。但し、処理３１１，３１２に
於ける右シフトは、ｐ４６−の指数部の減算の減算結果
Ｅ、がセットされているレジスタ６１４の内容に従い、
ＭｏあるいはＭｌ をシフタ６２６，６２７によりシフ
トした結果ｔ−ＭｏあるいはＭｌに再セットすることＫ
より行われ、処理３１ｓ（Ｍｔ←Ｍ・＋Ｍ、）はセレク
タ６１０，６１１金通して演算器ＭＡＬＵ６２８により
て実行され、その加算結果がレジスタ６１５にセットさ
れる。
なお、第６図でセレクタ６０８〜６１１で演算結果レジ
スタ６１４，６１５を選択する場合、及びレジスタ６１
３を５ＬＯＧＩＣ６０７に戻す場合等は、例えば１つの
加算結果と１個の入力Ｄｏ（８・。
スタ６１４，６１５を選択する場合、及びレジスタ６１
３を５ＬＯＧＩＣ６０７に戻す場合等は、例えば１つの
加算結果と１個の入力Ｄｏ（８・。
Ｅａ 、 Ｍｌ ）との加算を行う時に対応する。
以上のように、本実施例によれば、減算ルーチンにジャ
ンプする場合以外でみると、第４図の従来の逐次判定法
の最長パス３０１，３０２，３０５゜３０６．３０８，
３０９，３１１，３１３，３１５の９ステツプが、篤８
図の場合には最長でステップ８０１，３１１，３１５，
８０８の４ステツプとなシ、大幅な処理の高速化〜が達
成でき、ノ・−ドウエア量は従来と大差がないもので冥
現できる。
ンプする場合以外でみると、第４図の従来の逐次判定法
の最長パス３０１，３０２，３０５゜３０６．３０８，
３０９，３１１，３１３，３１５の９ステツプが、篤８
図の場合には最長でステップ８０１，３１１，３１５，
８０８の４ステツプとなシ、大幅な処理の高速化〜が達
成でき、ノ・−ドウエア量は従来と大差がないもので冥
現できる。
また、減算ルーチンの内容は省略し九が、この場合を含
めた他のデータ条件により多分岐するルーチンにおいて
も本発明が適用できることは明らかである。
めた他のデータ条件により多分岐するルーチンにおいて
も本発明が適用できることは明らかである。
第１図は本発明の原理的構成を示すプロ１ツク図、第２
図及び第３図は浮動小数点データフォーマット例を示す
図、第４図は従来技術による浮動小数点データ加算のフ
ローチャート、第５図はパイプライン方式の処理装置の
構成例を示すブロック図、第６図、第７図及び第８図は
本発明の実施例及びその動作例を示すフローチャート、
第９図は本発明におけるマイクロプログラムの分岐説明
図である。 ６０３・・・符号演算ユニツ）、６１２・・・指数部演
算ユニツ）、６１６・・・比較器、６１７，６１８・・
・零判定回路、６２５・・・レジスタ、７０１・・・マ
イクロプログラムアドレスセレクタ、７０３・・・マイ
クロプログラムメモリ。 代理人 弁理士 秋本正実 第４−図 ｖ、４ 日 第７目
図及び第３図は浮動小数点データフォーマット例を示す
図、第４図は従来技術による浮動小数点データ加算のフ
ローチャート、第５図はパイプライン方式の処理装置の
構成例を示すブロック図、第６図、第７図及び第８図は
本発明の実施例及びその動作例を示すフローチャート、
第９図は本発明におけるマイクロプログラムの分岐説明
図である。 ６０３・・・符号演算ユニツ）、６１２・・・指数部演
算ユニツ）、６１６・・・比較器、６１７，６１８・・
・零判定回路、６２５・・・レジスタ、７０１・・・マ
イクロプログラムアドレスセレクタ、７０３・・・マイ
クロプログラムメモリ。 代理人 弁理士 秋本正実 第４−図 ｖ、４ 日 第７目
Claims (1)
- １、データ演算部とマイクロプログラムアドレス制御部
がマシンサイクルに同期して動くマイクロプログラム制
御のデータ処理装置において、各マシンサイクル毎に処
理すぺ色対象データの種別及び該データの相対関係を検
出して符号化する第１・の手段と、該第１の手段により
得られた符号化データを各マシンサイクルの終わりでセ
ットし、次のマシンサイクルの間、その内容を保持する
第２の手段と、該第２の手段によ）保持されている符号
化データの内容を１次に実行すべきマイクロプログラム
のアドレス情報の一部として選択する機能を持つ＃！３
０手段とを備えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149494A JPS5851352A (ja) | 1981-09-24 | 1981-09-24 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149494A JPS5851352A (ja) | 1981-09-24 | 1981-09-24 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851352A true JPS5851352A (ja) | 1983-03-26 |
| JPS645331B2 JPS645331B2 (ja) | 1989-01-30 |
Family
ID=15476369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149494A Granted JPS5851352A (ja) | 1981-09-24 | 1981-09-24 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851352A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455336A (en) * | 1977-10-12 | 1979-05-02 | Nec Corp | Data processor controlled by microprogram |
-
1981
- 1981-09-24 JP JP56149494A patent/JPS5851352A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455336A (en) * | 1977-10-12 | 1979-05-02 | Nec Corp | Data processor controlled by microprogram |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS645331B2 (ja) | 1989-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0551932B1 (en) | Digital signal processor processing multi-point conditional branch operations in a pipeline mode | |
| JP3969895B2 (ja) | データ型によるコプロセッサの操作コードの分割 | |
| US4823260A (en) | Mixed-precision floating point operations from a single instruction opcode | |
| KR100239029B1 (ko) | 가산기와 함께 사용하기 위한 결과 정규화기 및 결과 정규화 방법과 그를 포함하는 데이터 프로세서 | |
| JP4344870B2 (ja) | 特殊浮動小数点数の迅速な検出のための浮動小数点値のタグ付け | |
| US5682545A (en) | Microcomputer having 16 bit fixed length instruction format | |
| US6105047A (en) | Method and apparatus for trading performance for precision when processing denormal numbers in a computer system | |
| JP3828677B2 (ja) | レジスタとメモリとの間のデータ転送 | |
| JPH02138620A (ja) | 数値量を計算する方法および数値データ処理装置 | |
| US5440702A (en) | Data processing system with condition code architecture for executing single instruction range checking and limiting operations | |
| EP0328619B1 (en) | Apparatus and method for using a single carry chain for leading one detection and for ''sticky'' bit calculation | |
| EP0094535B1 (en) | Pipe-line data processing system | |
| EP0093430B1 (en) | Pipeline data processing system | |
| US5247471A (en) | Radix aligner for floating point addition and subtraction | |
| EP0141232B1 (en) | Vector processing unit | |
| JPS5917457B2 (ja) | ２進化１０進訂正装置 | |
| JPS5851352A (ja) | デ−タ処理装置 | |
| Vassiliadis et al. | Brief communication Condition code predictor for fixed-point arithmetic units | |
| US4890253A (en) | Predetermination of result conditions of decimal operations | |
| JPH02278424A (ja) | 正規化装置 | |
| US20020178202A1 (en) | Floating point multiplier for delimited operands | |
| US4907185A (en) | Program-controlled computer with an interrupt capability for floating-point operation | |
| JPH0795262B2 (ja) | 演算処理装置 | |
| JPH02148140A (ja) | 情報処理装置における条件分岐制御方式 | |
| JPS625467A (ja) | 単一チツプ型多重プロセツサ |