JPS63220122A - Method and device for controlling light emission timing - Google Patents
Method and device for controlling light emission timingInfo
- Publication number
- JPS63220122A JPS63220122A JP62053844A JP5384487A JPS63220122A JP S63220122 A JPS63220122 A JP S63220122A JP 62053844 A JP62053844 A JP 62053844A JP 5384487 A JP5384487 A JP 5384487A JP S63220122 A JPS63220122 A JP S63220122A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- light emission
- period
- clock
- emission timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000003384 imaging method Methods 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 abstract description 12
- 230000002401 inhibitory effect Effects 0.000 abstract 7
- 238000010586 diagram Methods 0.000 description 14
- 239000002131 composite material Substances 0.000 description 11
- 230000005764 inhibitory process Effects 0.000 description 4
- 238000004020 luminiscence type Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Stroboscope Apparatuses (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、撮像システムにおける発光タイミング制御方
法および装置に係り、特にＣＣＤカメラ等の固体撮像デ
バイスに適した発光タイミング制御方法および装置に関
する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a light emission timing control method and apparatus in an imaging system, and particularly to a light emission timing control method and apparatus suitable for a solid-state imaging device such as a CCD camera.
〔従来の技術］
被写体の瞬間的なイメージを電気信号として取込むには
、ＣＣＤカメラを用いることができる。[Prior Art] A CCD camera can be used to capture an instantaneous image of a subject as an electrical signal.
第９図にこの種の従来の撮像システムの概略構成図を示
す。FIG. 9 shows a schematic configuration diagram of this type of conventional imaging system.
この撮像システムは、移動体９１が画像取込位置に来た
とき、そのイメージを、ＣＣＤカメラ９２により画像処
理装！１９３内に静止像として取込むものである。移動
体９１が画像取込位置に達したことは、センサ９４が検
出する０画像処理装置９３内の１画面取込回路は、セン
サ９４から検出信号９５を受けると、ストロボ９６へ発
光信号９７を送出してストロボを発光させ、ＣＣＤカメ
ラ９２から、ｌフィールドまたは１フレームのコンポジ
ット信号９８を、１画面分の画像として内部のメモリ内
に取込む。This imaging system uses a CCD camera 92 to capture an image of a moving object 91 when it comes to an image capture position using an image processing device. 193 as a still image. The sensor 94 detects that the moving object 91 has reached the image capture position. When the single-screen capture circuit in the image processing device 93 receives the detection signal 95 from the sensor 94, it sends a light emission signal 97 to the strobe 96. A strobe is sent out to emit light, and a composite signal 98 of 1 field or 1 frame is captured from the CCD camera 92 into an internal memory as an image of 1 screen.
ＣＣＤカメラ９２は、画像処理装置９３から外部同期用
の垂直同期お、よび水平同期信号ＶＤｏ。The CCD camera 92 receives vertical synchronization and horizontal synchronization signals VDo for external synchronization from the image processing device 93.
１（Ｄｏを受ける。但し、ＣＣＤカメラ９２が内部同期
式の場合、ＣＣＤカメラ９２内部で垂直および水平同期
信号ＶＤｉ、ＨＤｉが発生されるのて、外部からの同期
信号は不要である。以下。1 (Receives Do. However, if the CCD camera 92 is an internal synchronization type, vertical and horizontal synchronization signals VDi and HDi are generated inside the CCD camera 92, so no external synchronization signal is required.The following.
ＶＤｏ、ＶＤｉをまとめて、ＶＤとして取り扱い、ＨＤ
ｏ、ＨＤｉをまとめてＨＤとして取り扱う。Combine VDo and VDi and treat them as VD and HD
o, HDi is collectively treated as HD.
第９図の撮像システムにおいて、ストロボ９６の発光法
には、次の２種類があった。In the imaging system shown in FIG. 9, there are two types of light emission methods for the strobe 96 as follows.
発光法−１）
検出信号９５を受取った後、ＣＣＤカメラ９２の垂直同
期信号ＶＤを受けるまで待って発光信号９７を出力する
。Light emission method-1) After receiving the detection signal 95, wait until the vertical synchronization signal VD of the CCD camera 92 is received, and then output the light emission signal 97.
発光法−２）
検出信号９５を受取ると、直ちに発光信号９７を出力す
る。Luminescence method-2) Upon receiving the detection signal 95, the luminescence signal 97 is immediately output.
［発明が解決しようとする問題点］
しかしながら、このような従来の撮像システムにおいて
、ＣＣＤカメラの同期信号とセンサ９４の検出信号９５
とは非同期であることにより１発光タイミング制御方法
には１次のような問題がありた。[Problems to be Solved by the Invention] However, in such a conventional imaging system, the synchronization signal of the CCD camera and the detection signal 95 of the sensor 94 are
Due to the fact that it is asynchronous with that, the one-light emission timing control method has the following first-order problem.
即ち、上記発光法−１）ては、待ち時間Ｔに起因して、
最長、垂直同期の周期（約１６．７ｍ５）だけ発光が遅
れ、速度Ｖの移動体では、距離ｖＴだけずれた位置の画
像を取込むことになる。That is, in the above luminescence method-1), due to the waiting time T,
The light emission is delayed by the longest vertical synchronization period (approximately 16.7 m5), and for a moving object at a speed of V, an image at a position shifted by a distance vT will be captured.
上記発光法−２）では１発光のタイミングが。In the above light emission method-2), the timing of one light emission is as follows.
たまたまＣＣＤのフォトセンサ部から垂直転送部への電
荷の転送の期間（１０ｇＳ程度）に重なった場合、転送
中のフィールドの画像が露光されず、黒画像になってし
まう。If this happens to coincide with the period (approximately 10 gS) of charge transfer from the photosensor section of the CCD to the vertical transfer section, the image of the field being transferred will not be exposed, resulting in a black image.
本発明は、このような従来の問題点に着目してなされた
もので、ストロボの発光タイミングな前記待ち時間はど
には待たずに、電荷転送の極小期間のみ待つことにより
、上記問題点、即ち、距離ｖＴ分の位置ずれを軽減し、
ｌフィールドが黒画像になってしまうことを防止するこ
とを目的とする。The present invention has been made by focusing on such conventional problems, and solves the above problems by waiting only for the minimum period of charge transfer, without waiting for the strobe light emission timing or the above-mentioned waiting time. In other words, the positional deviation by the distance vT is reduced,
The purpose is to prevent the l field from becoming a black image.
［問題点を解決するための手段］ 本発明は、このような目的を達成するために。[Means for solving problems] The present invention aims to achieve such an objective.
なされたものであり、第１発明の発光タイミング制御方
法は。This is the light emission timing control method of the first invention.
被写体の静止画像の取込信号に応じて、発光手段の発光
タイミングを指示する発光トリガパルスを発生する。撮
像システムにおける発光タイミング制御方法において。A light emission trigger pulse that instructs the light emission timing of the light emitting means is generated in response to a capture signal of a still image of the subject. In a light emission timing control method in an imaging system.
上記取込信号に応じて上記発光トリガパルスを発生した
場合、該発光トリガパルスによる発光期間が、予め定め
られた発光禁止期間と重複するかどうかを判定し。When the light emission trigger pulse is generated in response to the capture signal, it is determined whether a light emission period due to the light emission trigger pulse overlaps with a predetermined light emission prohibition period.
上記重複が生じない場合、上記取込信号の発生に応答し
て上記発光トリガパルスを発生し、上記重複が生じる場
合、上記取込信号の発生後、上記発光禁止期間の終了を
待って、上記発光トリガパルスを発生することを特徴と
している。If the above-mentioned overlap does not occur, the above-mentioned light emission trigger pulse is generated in response to the generation of the above-mentioned capture signal, and if the above-mentioned overlap occurs, after the above-mentioned capture signal is generated, the above-mentioned light emission trigger pulse is generated, It is characterized by generating a light emission trigger pulse.
本願第２発明の発光タイミング制御装置は、被写体の静
止画像の取込信号に応じて、発光手段の発光タイミング
を指示する発光トリガパルスを発生する、撮像システム
における発光タイミング制御装置において、
少なくとも発光禁止期間を含み１周期Ｔの基準クロック
に同期したパルス幅ｎＴの第１パルスを発生する第１パ
ルス発生手段と、
上記取込信号に応じて、上記基準クロックに同期したパ
ルス幅（ｎ＋１）Ｔの第２パルスを発生する第２パルス
発生手段と。A light emission timing control device according to a second aspect of the present invention is a light emission timing control device for an imaging system that generates a light emission trigger pulse for instructing a light emission timing of a light emitting means in accordance with a capture signal of a still image of a subject, and which at least prohibits light emission. a first pulse generating means for generating a first pulse with a pulse width nT synchronized with a reference clock of one cycle T including a period; and second pulse generating means for generating a second pulse.
上記第１および第２パルス発生手段の両川力を受け、上
記第２パルスが上記第１パルスに重複しないときは上記
第２パルスをそのまま上記発光トリガパルスとして出力
し、上記第２パルスが上記第１パルスに重複するときは
上記第１パルスからはみ出した上記第２パルス部分を上
記発光トリガパルスとして出力するパルス合成手段とを
具えたことを特徴としている。When the second pulse does not overlap with the first pulse, the second pulse is output as it is as the light emission trigger pulse, and the second pulse is outputted as the light emission trigger pulse. The present invention is characterized by comprising a pulse synthesizing means for outputting a portion of the second pulse that protrudes from the first pulse as the light emission trigger pulse when the second pulse overlaps with one pulse.
上記本願筒１および第２発明において、上記発光禁止期
間は、例えば、ＣＣＤカメラの電荷転送期間である
［作用］
本発明の発光タイミング制御方法は、原則として、上記
従来の発光法−２）、即ら、検出信号を受けたら直ちに
光を出力させる方法を採用するが、その発光タイミング
が発光禁止期間に重なった場合に限り、発光タイミング
を発光禁止期間の終了時点まで遅延させることにより、
露光ミスをなくすと共に、画像のずれも最小限に抑える
ようにしたものである０本発明による画像のずれは。In the first and second inventions, the light emission prohibition period is, for example, a charge transfer period of a CCD camera. [Function] In principle, the light emission timing control method of the present invention is based on the above-mentioned conventional light emission method-2), That is, a method is adopted in which light is output immediately upon receiving a detection signal, but only when the light emission timing overlaps with the light emission prohibition period, the light emission timing is delayed until the end of the light emission prohibition period.
Image misalignment according to the present invention is designed to eliminate exposure errors and minimize image misalignment.
画像取込信号（発光指令）のタイミングが発光禁止期間
に重なった場合にのみ生じ、しかも、遅延時間は長くと
もｌ水平同期期間程度で済むので画像のずれは許容てき
る範囲のものである。This occurs only when the timing of the image capture signal (light emission command) overlaps with the light emission prohibition period, and the delay time is at most one horizontal synchronization period, so the image shift is within an acceptable range.
［実施例］
以下、第１図ないし第８図を参照しながら本発明の実施
例について詳細に説明する。[Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1 to 8.
第１図に、本発明による発光タイミング制御装置を含む
１画面取込回路のブロック図を示す・この実施例では、
インクレース式内部同期型・フレーム蓄積型ＣＣＤカメ
ラにより１フレ一ム分を取込むものについて説明する。FIG. 1 shows a block diagram of a single screen capture circuit including a light emission timing control device according to the present invention. In this embodiment,
A description will be given of an increment internally synchronized frame storage CCD camera that captures one frame.
ここで、第１図の１画面取込回路の詳細説明に入る前に
ストロボ発光タイミングとコンポジット信号との関係を
、第２図により説明する。Before entering into a detailed explanation of the one-screen capture circuit shown in FIG. 1, the relationship between the strobe light emission timing and the composite signal will be explained with reference to FIG.
波形２１は、垂直同期パルスＶＤであり、１つのＶＤパ
ルスとその直後のＶＤパルスとの間の期間は、ｌフィー
ルドと呼ばれる。波形２２は、シフトゲートパルスＳＧ
である。このＳＧパルスは、フォトセンサ部に蓄積され
た電荷を垂直転送ラインに転送するタイミングを示すパ
ルスであり通常、カメラの外部には出力されない、ＳＧ
パルスは、垂直同期パルスＶＤの立上がり後、各カメラ
に固有の時間（第２図では、 ＩＳＨ−１５ｘ ６３
．５−９５２．５ ＪＬＳ ）後に、立上がる。Waveform 21 is a vertical synchronization pulse VD, and the period between one VD pulse and the immediately following VD pulse is called an l field. Waveform 22 is shift gate pulse SG
It is. This SG pulse is a pulse that indicates the timing to transfer the charge accumulated in the photosensor section to the vertical transfer line, and is normally not output to the outside of the camera.
The pulse is generated at a time specific to each camera (in Figure 2, ISH-15x 63
．． 5-952.5 JLS), then stand up.
ＣＣＤカメラからのコンポジット信号の出力タイミング
は、ストロボ（瞬間発光手段）の発光がＳＧパルスの前
か後かによって、第２図の場合（１）、（２）の２通り
に別れる。マーク２６．２８は１発光の時期を示し、波
形２７．２９は、コンポラット信号を示す。The output timing of the composite signal from the CCD camera is divided into two cases (1) and (2) in FIG. 2, depending on whether the strobe (instantaneous light emitting means) emits light before or after the SG pulse. Marks 26 and 28 indicate the timing of one light emission, and waveforms 27 and 29 indicate compolat signals.
場合（１）：ＳＧパルスの前にストロボが発光した場合
に対応しており、この場合、ストロボが発光した直後の
ＳＧパルス期間に１フレーム２４内の１フイールドの電
荷転送が行なわれ続いてそのフィールドのコンポジット
信号２７が出力され、次のＳＧパルス期間に他方のフィ
ールドの電荷転送が行なわれ続いてそのフィールドのコ
ンポジット信号２７が出力される。Case (1): Corresponds to the case where the strobe emits light before the SG pulse. In this case, charge transfer for one field within one frame 24 is performed during the SG pulse period immediately after the strobe emits light, and then A field's composite signal 27 is output, charge transfer for the other field is performed during the next SG pulse period, and then the field's composite signal 27 is output.
場合（２）：ＳＧパルスの後でストロボが発光した場合
に対応しており、この場合、ストロボが発光したフィー
ルドに統く２フイールドからなるｌフレーム２５内に、
場合（１）と同様に有効なコンポジット信号が出力され
る。Case (2): Corresponds to the case where the strobe emits light after the SG pulse, and in this case, within the l frame 25 consisting of two fields that connect the field where the strobe emitted light,
Similar to case (1), a valid composite signal is output.
再び、第１図に戻り、第１図の回路の構成を説明する。Returning to FIG. 1 again, the configuration of the circuit shown in FIG. 1 will be explained.
第１図の１画面取込回路は、第１図上部のメモリ制御部
分（Ａ／Ｄ変換器１２．メモリ１８、同期信号分離部１
４．アドレス・ライトパルス発生部１７．ゲート１１２
およびメモリ書込制御部１１Ｇ ）と、第１図の下部の
本発明の発光タイミング制御装置部分（遅延パルス発生
器３、パルス幅ｎＴのパルス発生器４．パルス幅（ｎ＋
１）Ｔのパルス発生器５およびパルス合成器７）からな
る、遅延パルス発生器３とパルス発生器４とは、本発明
の第１パルス発生手段を構成する。また、パルス発生器
５は本発明の第２パルス発生手段を構成する。The one-screen capture circuit in FIG.
4. Address/write pulse generator 17. gate 112
and the memory write control unit 11G), and the light emission timing control device part of the present invention shown in the lower part of FIG.
1) The delayed pulse generator 3 and the pulse generator 4, which are composed of the T pulse generator 5 and the pulse synthesizer 7), constitute the first pulse generating means of the present invention. Further, the pulse generator 5 constitutes the second pulse generating means of the present invention.
遅延パルス発生器３は、セット・リセット・フリップフ
ロップ（Ｓ−ＲＦ／Ｆ） １１３ 、 Ｄ型フリップフ
ロップ（Ｄ、Ｆ／Ｆ ） １１４およびｍ進同期カウン
タ１１５からなる。Ｓ−ＲＦ／Ｆ１１３は、そ゛のＳ入
力端にＶＤパルス１５を受け、Ｒ入力端にカウンタ１１
５のキャリー（ｃａｒｒｙ）出力を受ける。 Ｄ Ｆ／
Ｆ１１４は、Ｄ入力端にＳ−ＲＦ／ＦｉｌコのＱ出力を
受け、クロック入力端にクロック １２７を受ける。カ
ウンタ１１５は、イネーブル（ｅｎ）端子およびクリア
（ＣＬＲ）端子にＤ Ｆ／Ｆ １１４のＱ出力を受け、
クロック入力端にクロック １２７を受ける。この遅延
パルス発生器３は、ＶＤパルス１５をクロック１２７に
同期して所定時間遅延させたＶＤ’パルス１１６として
出力する。即ち、遅延パルス発生器３は、ＶＤパルス１
５の発生から時間（ｍＴ、＋α）後に、ＶＤ’パルス１
１６を発生する。ここで、ｍは２以上の整数、Ｔｏはク
ロック１２７の周期、αはＴ。より小さい時間誤差であ
る。但し、ｍ＝１の遅延時間を得たい場合には、ｍ進同
期カウンタ１１５を削除して、 Ｄ Ｆ／Ｆ １１４の
Ｑ出力をＳ−ＲＦ／Ｆ１１３のＲ入力端に直接入力すれ
ばよい。The delay pulse generator 3 includes a set/reset flip-flop (S-RF/F) 113 , a D-type flip-flop (D, F/F) 114 , and an m-ary synchronous counter 115 . The S-RF/F 113 receives the VD pulse 15 at its S input terminal, and receives the counter 11 at its R input terminal.
Receives the carry output of 5. D F/
F114 receives the Q output of the S-RF/Fil at its D input terminal, and receives the clock 127 at its clock input terminal. The counter 115 receives the Q output of the D F/F 114 at the enable (en) terminal and the clear (CLR) terminal.
A clock 127 is received at the clock input terminal. This delayed pulse generator 3 outputs the VD pulse 15 as a VD' pulse 116 which is delayed by a predetermined time in synchronization with the clock 127. That is, the delayed pulse generator 3 generates the VD pulse 1
After time (mT, +α) from the occurrence of VD' pulse 1
16 is generated. Here, m is an integer of 2 or more, To is the period of the clock 127, and α is T. The time error is smaller. However, if it is desired to obtain a delay time of m=1, the m-ary synchronization counter 115 may be deleted and the Q output of the DF/F 114 may be input directly to the R input terminal of the S-RF/F 113.
パルス発生器４は、 Ｓ−ＲＦ／Ｆ１１７ 、 Ｄ
Ｆ／Ｆ １１ｇおよびｎ進同期カウンタ１１９からなる
。５−ＲＦ／Ｆ１１７は、Ｓ入力端にＶＤ’パルス１１
６を受け、Ｒ入力端にカウンタ１１９のキャリー出力を
受ける。The pulse generator 4 is S-RF/F117, D
It consists of an F/F 11g and an n-ary synchronous counter 119. 5-RF/F117 has VD' pulse 11 at the S input terminal.
6, and the carry output of the counter 119 is received at the R input terminal.
Ｄ Ｆ／Ｆ １１８は、Ｄ入力端にＳ−ＲＦ／Ｆ１１７
のＱ出力を受け、クロック入力端にクロック １２６を
受ける。カウンタ１１９は、イネーブル端子およびクリ
ア端子にＤ Ｆ／Ｆ １１８のＱ出力を受け、クロック
入力端にクロック １２６を受ける。 Ｄ Ｆ／Ｆ ｆ
ｉｌｌのＱ出力は、パルス幅ｎＴの禁止パルス１２０と
して利用される。ここでＴは、クロック１２６の周期、
ｎは２以上の整数である。但し、ｎｗｌとしたパルス幅
Ｔの禁止パルスを得たい場合には、ｎ進同期カウンタ１
１９を削除してＤ Ｆ／Ｆ １１ｇのＱ出力を直接Ｓ−
ＲＦ／Ｆ１１７のＲ入力端に入力するようにしてもよい
。D F/F 118 has S-RF/F 117 at the D input terminal.
It receives the Q output of , and receives the clock 126 at its clock input terminal. Counter 119 receives the Q output of DF/F 118 at its enable terminal and clear terminal, and receives clock 126 at its clock input terminal. D F/F f
The Q output of ill is used as an inhibit pulse 120 with a pulse width nT. Here, T is the period of the clock 126,
n is an integer of 2 or more. However, if you want to obtain a prohibition pulse with a pulse width T of nwl, use the n-ary synchronous counter 1.
Delete 19 and directly connect the Q output of D F/F 11g to S-
It may also be input to the R input terminal of the RF/F 117.
パルス発生器５は、Ｓ−ＲＦ／Ｆ １２１． Ｄ Ｆ／
Ｆ １２２および（ｎ＋１）進同期カウンタ１２３から
なる。The pulse generator 5 is an S-RF/F 121. D F/
It consists of F 122 and (n+1) base synchronous counter 123.
Ｓ−ＲＦ／Ｆ１２１は、Ｓ入力端に画像取込パルス１２
４を受け、Ｒ入力端にカウンタ１１９のキャリー出力を
受ける０画像取込パルス１２４は、画像処理装置内の°
ＣＰυが検出信号９５（第９図）を受けて出力する信号
である。 Ｄ Ｆ／Ｆ１２２は、Ｄ入力端に５−ＲＦ／
Ｆ １２１のＱ出力を受け、クロック入力端にクロック
１２６を受ける。カウンタ１２３は、イネーブル端子
およびクリア端子にＤ Ｆ／Ｆ１２２のＱ出力を受け、
クロック入力端にクロック１２６を受ける。S-RF/F121 has an image capture pulse 12 at the S input terminal.
The 0 image capture pulse 124 receives the carry output of the counter 119 at the R input terminal.
This is the signal that CPυ outputs upon receiving the detection signal 95 (FIG. 9). D F/F122 has 5-RF/
It receives the Q output of F 121 and receives the clock 126 at its clock input terminal. The counter 123 receives the Q output of the D F/F 122 at the enable terminal and the clear terminal.
A clock 126 is received at the clock input terminal.
Ｄ Ｆ／Ｆ１２２のＱ出力は、パルス幅（ｎ＋１）Ｔの
パルス１２５として利用される。ここで、ｎは、１以上
の整数である。The Q output of the D F/F 122 is used as a pulse 125 with a pulse width (n+1)T. Here, n is an integer of 1 or more.
パルス合成器７は１反転入力端および非反転入力端を有
するＡＮＤゲート１２８からなり、反転入力端に禁止パ
ルス１２０を受け、非反転入力端にパルス １２５を受
ける。ＡＮＤゲート１２８の出力は、ストロボ発光トリ
ガパルス（以下、単にストロボ発光パルスという）１２
９として利用される。The pulse synthesizer 7 consists of an AND gate 128 having one inverting input and a non-inverting input, receiving the inhibit pulse 120 at the inverting input and the pulse 125 at the non-inverting input. The output of the AND gate 128 is a strobe light emission trigger pulse (hereinafter simply referred to as a strobe light emission pulse) 12.
It is used as 9.
次に、第３Ａ図ないし第５Ｂ図を参照して、遅延パルス
発生器３、パルス発生器４および５の各動作を説明する
。Next, the operations of the delayed pulse generator 3 and the pulse generators 4 and 5 will be explained with reference to FIGS. 3A to 5B.
まず、第３Ａ図の遅延パルス発生器３および第３Ｂ図の
動作タイミング図を参照する。ＶＤパルス１５がＳ−Ｒ
Ｆ／Ｆ１１３のＳ入力端に印加されると、波形■に示す
ように、 Ｓ−ＲＦ／Ｆ１１３のＱ出力が立上がる。First, reference is made to the delayed pulse generator 3 in FIG. 3A and the operation timing diagram in FIG. 3B. VD pulse 15 is S-R
When applied to the S input terminal of the F/F 113, the Q output of the S-RF/F 113 rises, as shown in waveform (■).
その後、クロック １２７の最初のパルスにより、波形
■に示すようにＤ Ｆ／Ｆ １１４のＱ出力が立上がる
。このＱ出力によりｍ進同期カウンタ１１５（既にクリ
アされている）がイネーブルされるので、以後このカウ
ンタ１１５は、クロック１２７をカウントする。カウン
タ１１５は（ｍ−１）個のクロックパルスをカウントす
ると、キャリー信号、即ちＶＤ′パルス１１６を出力す
る。このｖＤ′パルスｌ１６により、Ｓ−ＲＦ／Ｆ１１
３はリセットされ１次のクロ・ンクパルスによりＤ Ｆ
／Ｆ １１４のＱ出力が低に戻る。その結果、カウンタ
１１５はディスエーブルされると共にクリアされる。こ
のようにして、遅延パルス発生器３は、ＶＤパルス１５
の発生から、時間（ｍ Ｔ ｏｖａ ）後に、ＶＤ’パ
ルス１１６を発生する。Thereafter, the first pulse of the clock 127 causes the Q output of the D F/F 114 to rise as shown in the waveform (3). Since this Q output enables the m-adic synchronization counter 115 (already cleared), the counter 115 counts the clock 127 from now on. After counting (m-1) clock pulses, the counter 115 outputs a carry signal, ie, a VD' pulse 116. This vD' pulse l16 causes S-RF/F11
3 is reset and D F is reset by the primary clock pulse.
/F 114 Q output returns low. As a result, counter 115 is disabled and cleared. In this way, the delayed pulse generator 3 generates the VD pulse 15
A time (m T ova ) after the occurrence of VD' pulse 116 is generated.
次に、第４Ａ、Ｂ図を参照する。 Ｓ−ＲＦ／Ｆ １１
７は、ＶＤ”パルス１１６によりセットされ、波形■に
示すようにＱ出力が立上がる。その後、クロック１２６
の最初のパルスにより、Ｄ Ｆ／Ｆ １１８のＱ出力（
禁止パルス１２０）が立上がる。これにより、ｎ進同期
型カウンタ１１９がクロック １２６のカウントを開始
し、波形■に示すように（ｎ−１）個のクロックパルス
を受けてキャリー出力を発生する。このキャリー出力に
より 、Ｓ−ＲＦ／Ｆ１１７はリセットされ波形■が低
に戻る。その結果１次のクロックパルスにより、Ｄ Ｆ
／Ｆ １１８のＱ出力である禁止パルス１２０が低に戻
り、カウンタ１１９をディスエーブルすると共に、クリ
アする。このようにして、パルス発生器４は、ＶＤ”パ
ルス１１６を受けて、クロック １２６に同期したパル
ス幅ｎＴの禁止パルス１２０を発生する。Next, reference is made to FIGS. 4A and 4B. S-RF/F 11
7 is set by the VD'' pulse 116, and the Q output rises as shown in the waveform ■.Then, the clock 126
The first pulse of D F/F 118 Q output (
Inhibit pulse 120) rises. As a result, the n-ary synchronous counter 119 starts counting the clock 126 and generates a carry output upon receiving (n-1) clock pulses as shown in waveform (2). This carry output resets the S-RF/F 117 and the waveform (■) returns to low. As a result, D F
Inhibit pulse 120, the Q output of /F 118, returns low, disabling and clearing counter 119. In this manner, the pulse generator 4 receives the VD'' pulse 116 and generates an inhibit pulse 120 of pulse width nT synchronized with the clock 126.
禁止パルス１２０のパルス幅七〇は、第６図に示すよう
に、前記ＳＧパルスの前後にまたがる。ストロボを発光
させると露光ミスの可能性がある期間（＃４止期間）に
対応して設定する。パルス幅ｔｎは、上記ｎＴで決定で
きる。また、禁止パルス１２０の位置がＳＧパルスを完
全にカバーする位置に現われるように、遅延時間ｔａを
設定する。The pulse width 70 of the inhibit pulse 120 extends before and after the SG pulse, as shown in FIG. The setting corresponds to the period (#4 stop period) in which there is a possibility of an exposure error when the strobe is turned on. The pulse width tn can be determined by the above nT. Furthermore, the delay time ta is set so that the inhibit pulse 120 appears at a position that completely covers the SG pulse.
遅延時間ｔｄは、上記時間（ｍＴ、＋α）で決定できる
。The delay time td can be determined by the above time (mT, +α).
更に、第５Ａ、Ｂ図を参照するに、パルス発生器５の構
成および動作はパルス発生器４と同様である。相違点は
、Ｓ−ＲＦ／Ｆ １２１が画像取込信号１２４を受ける
こと及び同期カウンタ １２３が（Ｈ＋ｌ）進であるこ
とてあり、その結果、このパルス発生器５は、画像取込
パルスを受けて・クロック１２６に同期したパルス幅（
ｎ＋１）Ｔのパルス１２５を発生する。尚、クロック１
２Ｅｉとクロック１２７とは、同一でも異なるものでも
よい、クロック１２６の周期は、ストロボのトリガに必
要な１ＯＪＬＳ以上に設定する０両クロック１２６およ
び１２７には、水平同期信号ＨＤ自体を用いてもよい。Further, referring to FIGS. 5A and 5B, the configuration and operation of pulse generator 5 are similar to pulse generator 4. The difference is that the S-RF/F 121 receives the image acquisition signal 124 and the synchronization counter 123 is in (H+l) base, so that this pulse generator 5 receives the image acquisition pulse.・Pulse width synchronized with clock 126 (
n+1)T pulse 125 is generated. Furthermore, clock 1
2Ei and the clock 127 may be the same or different.The cycle of the clock 126 is set to 1OJLS or more, which is necessary for triggering the strobe.The horizontal synchronization signal HD itself may be used for the clocks 126 and 127. .
パルス幅ｎＴの禁止パルス１２０と、パルス幅（ｎ＋１
）Ｔのパルス１２５とは、パルス合成器７で合成されて
ストロボ発光パルス１２９になる。パルス合成器７のゲ
ート１２８の論理をプール代数で表わすと、（１２９）
−（１２０）・（１２５）となる。An inhibit pulse 120 with a pulse width nT and a pulse width (n+1
) T pulse 125 is synthesized by a pulse synthesizer 7 to become a strobe light emission pulse 129. When the logic of the gate 128 of the pulse synthesizer 7 is expressed in pool algebra, (129)
-(120) and (125).
ＣＰＵからの画像取込パルス１２４によるパルス幅（ｎ
＋１）Ｔのパルス１２５と、ＳＧパルスとのタイミング
は種々考えられる。第７図に、ｎ＝３を例にして、ＳＧ
パルスに対応する禁止パルス１２０に対するパルス幅（
ｎ＋１）のパルス １２５およびストロボ発光パルス１
２９の関係を示す。Pulse width (n
+1) Various timings can be considered for the T pulse 125 and the SG pulse. In Figure 7, taking n=3 as an example, SG
Pulse width (
n+1) pulse 125 and strobe light pulse 1
29 relationships are shown.
第７図から分かるように、ストロボ発光パルス１２９は
、禁止パルス１２０のパルス幅ｎＴの期間には出力され
ない、ストロボ発光パルス１２９のパルス幅は最小でＴ
である。このことから、前述のようにクロック１２６の
周期Ｔは、ストロボを発光させるトリガ用パルスに必要
な、約１ＯＩＬＳ以上に設定する。禁止パルス１２０と
パルス１２５は同一のクロック１２６に同期しており、
かつ、パルス幅の差はＴであることにより、パルス１２
５に応じて、パルス幅が１以上のストロボ発光パルス１
２９が必ず１個だけ発生する。パルス１２５が禁止パル
ス１２０の手前で発生する場合（１）〜（５）には、ス
トロボ発光パルス１２９は、パルス１２５と同じタイミ
ングで発生し、ストロボもこのタイミングで発光する。As can be seen from FIG. 7, the strobe light emission pulse 129 is not output during the pulse width nT period of the inhibit pulse 120, and the strobe light emission pulse 129 has a minimum pulse width of T.
It is. For this reason, as described above, the period T of the clock 126 is set to approximately 1 OILS or more, which is necessary for the trigger pulse that causes the strobe to emit light. Inhibition pulse 120 and pulse 125 are synchronized with the same clock 126,
And since the difference in pulse width is T, the pulse 12
5, a strobe light emission pulse 1 with a pulse width of 1 or more
Only one 29 always occurs. When the pulse 125 is generated before the inhibit pulse 120 (1) to (5), the strobe light emission pulse 129 is generated at the same timing as the pulse 125, and the strobe light is also emitted at this timing.
パルス１２５が禁止パルス１２Ｇの後で発生する場合（
９）も同様である。パルス１２５が禁止パルス１２０と
重なるタイミングで出力された場合（６）〜（８）にの
み、ストロボ発光パルス１２９の立上がりは、パルス１
２５の立上がりから禁止パルス１２０の期間の終了時点
まで遅延する。この遅延は、最大でも禁止パルス１２０
のパルス幅ｎＴである０時間ｎＴは、１８程度で充分な
ので、従来の最大垂直同期周期に比べて著しく改善され
ることが分かる。If pulse 125 occurs after inhibit pulse 12G (
The same applies to 9). Only in cases (6) to (8) when pulse 125 is output at a timing that overlaps with inhibition pulse 120, the rise of strobe light emission pulse 129 is equal to pulse 1.
25 to the end of the period of the inhibit pulse 120. This delay is at most 120 inhibit pulses.
Since the 0 time nT, which is the pulse width nT, is sufficient to be about 18, it can be seen that this is significantly improved compared to the conventional maximum vertical synchronization period.
再び、第１図に戻り、第１図の回路全体の動作を説明す
る。Returning to FIG. 1 again, the operation of the entire circuit shown in FIG. 1 will be explained.
コンポジット信号１１は、Ａ／Ｄ変換器１２により、デ
ジタルデータ１３に変換される。また。Composite signal 11 is converted into digital data 13 by A/D converter 12 . Also.
゛同期分陰部１４で、コンポジット信号１１からＶＤ信
号１５とＨＤ信号１６とが分離される。アドレス・ライ
トパルス発生部ｌフは、ＶＤ信号１５およびＨＤ信号１
６を受けて、データ１３を書き込むメモリのアドレス１
３１ Ｊよびｌアドレス毎のメモリライトパルス１９を
発生する。ゲート菫１２は、メモリ書込制御部１１０か
らのメモリライトイネーブル信号１１１によりオンにな
つたときのみ、ライトパルスをメモリ１８へ通過させる
。メモリ書込制御部１１０はＶＤ１５、禁止パルス１２
０Ｓよびストロボ発光パルス１２９を受けて、上記スト
ロボ発光タイミング（第２図参照）に応じて期間２４′
または２５′の間にメモリライトイネーブル信号１．１
１を発生する。The synchronization divider 14 separates the composite signal 11 into a VD signal 15 and an HD signal 16. The address/write pulse generating section lf has a VD signal 15 and an HD signal 1.
Address 1 of the memory where data 13 is written in response to 6.
31 Generates memory write pulse 19 for each J and l address. The gate 12 allows the write pulse to pass to the memory 18 only when turned on by the memory write enable signal 111 from the memory write control section 110. The memory write control unit 110 has VD15 and inhibit pulse 12.
0S and the strobe light emission pulse 129, the period 24' is started according to the strobe light emission timing (see FIG. 2).
or during 25' memory write enable signal 1.1
Generates 1.
メモリ書込制御部１１０の動作の状態遷移図を第８図に
示す。A state transition diagram of the operation of the memory write control section 110 is shown in FIG.
状態Ｏは、メモリライトイネーブル信号１１１が出力さ
れない初期状態である。この状態でストロボ発光パルス
１２ｇを受けると、状ｓｌに移り、イネーブル信号１１
１が出力開始される。この状態ｌで１次に禁止パルス１
２０を受けるかＶＤパルス１５を受けるかによりて状１
１２または状ｓ４に分岐する。このことは、第２図を参
照して前述した発光がＳＧパルスの前で起こるか、後で
起こるかの場合分けに対応する。State O is an initial state in which the memory write enable signal 111 is not output. When the strobe light emission pulse 12g is received in this state, the state shifts to state sl, and the enable signal 11
1 starts to be output. In this state l, the primary inhibition pulse 1
Condition 1 depending on whether you receive 20 or VD pulse 15.
Branches into 12 or s4. This corresponds to the case where light emission occurs before or after the SG pulse, as described above with reference to FIG.
ストロボ発光パルス１２９に続いて禁止パルス１２０が
発生した場合は、第２図の、場合（１）に対応し、状ｓ
ｌから状７！ｉ２に移る。状態２では。When the inhibit pulse 120 occurs following the strobe light emission pulse 129, the situation s corresponds to case (1) in FIG.
L to state 7! Move to i2. In state 2.
粛続してイネーブル信号１１１が発生され、一方のフィ
ールドの；ンポジット信号が出力される。状７Ｉｉ２で
再度ＶＤパルス１５を受けると状ｓ３に移る。状ｓ３で
も引き続きイネーブル信号１１１が発生され、他方のフ
ィールドのコンポジット信号が出力される。状ｓ３で次
のＶＤパルス１５を受けると初期状態Ｏに戻り、イネー
ブル信号１１１が停止される。An enable signal 111 is subsequently generated, and a composite signal of one field is output. When the VD pulse 15 is received again in state 7Ii2, the state moves to state s3. In state s3, the enable signal 111 is still generated, and the composite signal of the other field is output. When the next VD pulse 15 is received in state s3, the state returns to the initial state O, and the enable signal 111 is stopped.
前記状！ｌｌにおいて、Ｓ正パルス１２０ではなくＶＤ
パルス１５を受けた場合は、第２図の、場合（２）に対
応し、この場合、ＶＤパルス１５を受けて状ｓ４に移る
。状態４では、引き続きイネーブル信号 １１１が発生
され、一方のコンポジット信号が出力される。更にＶＤ
パルス１５を受けると状ｓ５に移る。状ｓ５の期間もイ
ネーブル信号１１１が出力され続け、他方のフィールド
のコンポラット信号が出力される０次にＶＤパルス１５
を受けたとき初期状＠０に戻り、イネーブル信号１１１
が停止される。Said letter! At ll, VD instead of S positive pulse 120
If the pulse 15 is received, this corresponds to case (2) in FIG. 2, and in this case, the VD pulse 15 is received and the process moves to state s4. In state 4, the enable signal 111 continues to be generated and one composite signal is output. Furthermore, VD
When pulse 15 is received, the process moves to state s5. The enable signal 111 continues to be output during the period s5, and the 0th order VD pulse 15 in which the component signal of the other field is output.
When received, it returns to the initial state @0 and the enable signal 111
will be stopped.
・以上、本発明の好適実施例についてのみ説明したが、
本考案の要旨を逸脱することなく種々の変更を行うこと
は可能である０例えば、上記実施例では、移動体の静止
像を取込むものについて説明したが、固定体の変化する
態様の静止像を取込む用途にも適用しうる。同様に、上
記実施例では。・Only the preferred embodiments of the present invention have been described above, but
It is possible to make various changes without departing from the gist of the present invention. For example, in the above embodiment, a static image of a moving body is captured, but it is also possible to capture a static image of a fixed body in a changing manner. It can also be applied to applications where it is taken in. Similarly, in the above embodiment.
ＣＣＤカメラについて説明したが、発光時期が制限され
る固体撮像デバイスを用いたカメラであれば本発明を適
用できる。また、発光トリガパルスは、瞬間発光手段の
発光タイミングを制御するようにしたが、シャッター等
の遮蔽手段を用いることにより連続発光手段の光を発光
トリガパルスに同期して出力するようにしてもよい、更
に、パルス発生器に用いたカウンタは、所定個数のＤ
Ｆ／Ｆを直列接続して構成することもできる。Although a CCD camera has been described, the present invention can be applied to any camera using a solid-state imaging device whose light emission timing is limited. Further, although the light emission trigger pulse is used to control the light emission timing of the instantaneous light emission means, the light of the continuous light emission means may be outputted in synchronization with the light emission trigger pulse by using a shielding means such as a shutter. , furthermore, the counter used in the pulse generator has a predetermined number of D
It can also be constructed by connecting F/Fs in series.
［発明の効果］
上述したように１本発明な発光タイミング制御方法によ
れば、被写体の露光のための発光タイミングを巧妙に制
御することにより、Ｎ光ミスがなく像の位置ずれが最小
に押えることができる。また１本発明の発光タイミング
装置は、簡単な論理回路により構成可能であり、従来の
装置に容易に追加することができる。[Effects of the Invention] As described above, according to the light emission timing control method of the present invention, by skillfully controlling the light emission timing for exposing the subject, there is no N-light error and image position shift can be minimized. be able to. Furthermore, the light emission timing device of the present invention can be configured with a simple logic circuit, and can be easily added to a conventional device.
第１図は本発明を適用した１画面取込装置の構成図、第
２図は発光時点とカメラの出力ビデオ信号との関係を説
明するためのタイミング図、第３Ａ図および第３Ｂ図は
それぞれ第１図の遅延パルス発生器３の構成図および動
作タイミング図、第４Ａ図および第４Ｂ図は第１図のパ
ルス発生器４の構成図および動作タイミング図、第５Ａ
図および第５Ｂ図は第１図のパルス発生器５の構成図お
よび動作タイミング図、第６図はＳＯパルスと発光禁止
期間との時間関係を説明するためのタイミンク図、第７
図は発光トリガパルス１２９と禁止パルス１２０どの時
間関係を説明するためのタイミング図、第８図は第１図
のメモリ書込制御部１１０の動作の状ＷＡＭ移図、第９
図は従来の撮像システムの概略構成図である。
３・・・遅延パルス発生器
４・・・パルス輻ｎＴのパルス発生器
５・・・パルスＩＩＩ （ｎ ＋ ｌ ） Ｔのパルス
発生器７・・・パルス合成器Fig. 1 is a block diagram of a single screen capture device to which the present invention is applied, Fig. 2 is a timing diagram for explaining the relationship between the light emission point and the output video signal of the camera, and Figs. 3A and 3B are respectively FIGS. 4A and 4B are a configuration diagram and an operation timing diagram of the delayed pulse generator 3 in FIG. 1, FIGS. 4A and 4B are a configuration diagram and an operation timing diagram of the pulse generator 4 in FIG.
5A and 5B are a configuration diagram and an operation timing diagram of the pulse generator 5 shown in FIG.
The figure is a timing diagram for explaining the time relationship between the light emission trigger pulse 129 and the inhibition pulse 120.
The figure is a schematic configuration diagram of a conventional imaging system. 3... Delayed pulse generator 4... Pulse generator with pulse intensity nT 5... Pulse generator with pulse III (n + l) T 7... Pulse synthesizer
Claims (4)
の発光タイミングを指示する発光トリガパルスを発生す
る、撮像システムにおける発光タイミング制御方法にお
いて、 上記取込信号に応じて上記発光トリガパルスを発生した
場合、該発光トリガパルスによる発光期間が、予め定め
られた発光禁止期間と重複するかどうかを判定し、 上記重複が生じない場合、上記取込信号の発生に応答し
て上記発光トリガパルスを発生し、上記重複が生じる場
合、上記取込信号の発生後、上記発光禁止期間の終了を
待って、上記発光トリガパルスを発生すること を特徴とする発光タイミング制御方法。(1) A light emission timing control method in an imaging system, which generates a light emission trigger pulse that instructs the light emission timing of a light emitting means in accordance with a capture signal of a still image of a subject, wherein the light emission trigger pulse is generated in accordance with the capture signal. If the light emission period caused by the light emission trigger pulse overlaps with a predetermined light emission prohibition period, it is determined whether or not the light emission period overlaps with a predetermined light emission prohibition period. If the above overlap does not occur, the light emission trigger is activated in response to the generation of the above capture signal. A light emission timing control method, characterized in that, in the case where a pulse is generated and the above overlap occurs, the light emission trigger pulse is generated after the generation of the above capture signal and after the end of the light emission prohibition period.
間であることを特徴とする特許請求の範囲第１項記載の
発光タイミング制御方法。(2) The light emission timing control method according to claim 1, wherein the light emission prohibition period is a charge transfer period of a CCD camera.
の発光タイミングを指示する発光トリガパルスを発生す
る、撮像システムにおける発光タイミング制御装置にお
いて、 少なくとも発光禁止期間を含み、周期Ｔの基準クロック
に同期したパルス幅ｎＴ（ｎは１以上の整数）の第１パ
ルスを発生する第１パルス発生手段と、 上記検出信号に応じて、上記基準クロックに同期したパ
ルス幅（ｎ＋１）Ｔの第２パルスを発生する第２パルス
発生手段と、 上記第１および第２パルス発生手段の両出力を受け、上
記第２パルスが上記第１パルスに重複しないときは上記
第２パルスをそのまま上記発光トリガパルスとして出力
し、上記第２パルスが上記第１パルスに重複するときは
上記第１パルスからはみ出した上記第２パルス部分を上
記発光トリガパルスとして出力するパルス合成手段と を具えた発光タイミング制御装置。(3) In a light emission timing control device in an imaging system that generates a light emission trigger pulse that instructs the light emission timing of a light emitting means in accordance with a capture signal of a still image of a subject, the reference period T includes at least a light emission prohibition period. a first pulse generating means for generating a first pulse having a pulse width nT (n is an integer of 1 or more) synchronized with a clock; and a first pulse generating means having a pulse width (n+1)T synchronized with the reference clock in response to the detection signal; a second pulse generating means that generates two pulses; and receiving both outputs of the first and second pulse generating means, and when the second pulse does not overlap with the first pulse, the second pulse is directly used as the light emission trigger. A light emission timing control device comprising: pulse synthesis means for outputting the second pulse as a pulse and, when the second pulse overlaps the first pulse, outputting a portion of the second pulse that protrudes from the first pulse as the light emission trigger pulse. .
間であることを特徴とする特許請求の範囲第３項記載の
発光タイミング制御装置。(4) The light emission timing control device according to claim 3, wherein the light emission prohibition period is a charge transfer period of a CCD camera.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053844A JPH0638146B2 (en) | 1987-03-09 | 1987-03-09 | Method and apparatus for controlling light emission timing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053844A JPH0638146B2 (en) | 1987-03-09 | 1987-03-09 | Method and apparatus for controlling light emission timing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220122A true JPS63220122A (en) | 1988-09-13 |
| JPH0638146B2 JPH0638146B2 (en) | 1994-05-18 |
Family
ID=12954086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62053844A Expired - Lifetime JPH0638146B2 (en) | 1987-03-09 | 1987-03-09 | Method and apparatus for controlling light emission timing |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638146B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02300619A (en) * | 1989-05-15 | 1990-12-12 | Keioo Denshi Kogyo Kk | Illuminating device for processing image |
| JP2008229222A (en) * | 2007-03-23 | 2008-10-02 | Hoya Corp | Endoscopic light source device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5294021A (en) * | 1976-02-02 | 1977-08-08 | Suntory Ltd | Method of observing instantaneous picture and device therefor |
| JPS5470825A (en) * | 1977-11-16 | 1979-06-07 | Fuji Photo Optical Co Ltd | Automatic strobo device |
| JPS54140544A (en) * | 1978-04-23 | 1979-10-31 | Canon Inc | Exposure control device for zerographic apparatus |
| JPS6199470A (en) * | 1984-10-19 | 1986-05-17 | Nec Corp | Image pickup device of moving object |
| JPS63125060A (en) * | 1986-11-14 | 1988-05-28 | Mitsubishi Electric Corp | Instantanous picture input unit |
-
1987
- 1987-03-09 JP JP62053844A patent/JPH0638146B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5294021A (en) * | 1976-02-02 | 1977-08-08 | Suntory Ltd | Method of observing instantaneous picture and device therefor |
| JPS5470825A (en) * | 1977-11-16 | 1979-06-07 | Fuji Photo Optical Co Ltd | Automatic strobo device |
| JPS54140544A (en) * | 1978-04-23 | 1979-10-31 | Canon Inc | Exposure control device for zerographic apparatus |
| JPS6199470A (en) * | 1984-10-19 | 1986-05-17 | Nec Corp | Image pickup device of moving object |
| JPS63125060A (en) * | 1986-11-14 | 1988-05-28 | Mitsubishi Electric Corp | Instantanous picture input unit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02300619A (en) * | 1989-05-15 | 1990-12-12 | Keioo Denshi Kogyo Kk | Illuminating device for processing image |
| JP2008229222A (en) * | 2007-03-23 | 2008-10-02 | Hoya Corp | Endoscopic light source device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638146B2 (en) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100534139C (en) | Imaging apparatus and imaging method | |
| US7653299B2 (en) | Imaging apparatus | |
| KR100377076B1 (en) | Imaging device | |
| JPS63220122A (en) | Method and device for controlling light emission timing | |
| JP4182071B2 (en) | Imaging device | |
| EP0596444A1 (en) | Automatic focusing apparatus including improved digital high-pass filter | |
| EP0296682B1 (en) | Picture pick-up device including a solid-state sensor and an electronic shutter | |
| JP2009044592A (en) | Solid-state image sensor drive and imaging apparatus | |
| US7474344B2 (en) | Driving control method for image pickup device, image pickup apparatus, and image pickup system | |
| JP2535449B2 (en) | Automatic focus signal detection device | |
| JPH0577235B2 (en) | ||
| JPH0614270A (en) | Television camera device | |
| JP2535454B2 (en) | Automatic focusing device | |
| JP2982194B2 (en) | Image signal operation device | |
| JPH0447778A (en) | Picture input device | |
| JP3042050B2 (en) | Image input device | |
| JP2019146128A (en) | Photographing device, method for the same and program | |
| JPH07162755A (en) | Solid-state image pickup device | |
| JPH09116816A (en) | Driving control method for image pickup element, image pickup device, image pickup controller and image pickup system | |
| JP2006295970A (en) | Imaging device | |
| JP2000350089A (en) | Image pickup unit, control method therefor and storage medium | |
| JPH07203314A (en) | Solid state image pickup device | |
| JPH07162759A (en) | Solid-state image pickup device | |
| JPH03208182A (en) | Image pickup device | |
| JPH0537851A (en) | Video camera |