JPS63219172A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS63219172A JPS63219172A JP5241887A JP5241887A JPS63219172A JP S63219172 A JPS63219172 A JP S63219172A JP 5241887 A JP5241887 A JP 5241887A JP 5241887 A JP5241887 A JP 5241887A JP S63219172 A JPS63219172 A JP S63219172A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gate insulating
- insulating film
- silicon carbide
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 17
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 229910006992 Si1-xCx Inorganic materials 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は例えばアクティブ液晶表示素子における画素
電極に対するスイッチ素子として使用される薄膜トラン
ジスタに関する。
電極に対するスイッチ素子として使用される薄膜トラン
ジスタに関する。
「従来の技術」
従来のこの種の薄膜トランジスタは例えば第3図に示す
ように、ガラスなどの絶縁基板11上に互に離されてソ
ース電極12及びドレイン電極13が例えば透明導電膜
で形成され、これらソース電極12及びトレイン電極1
3間にわたってアモルファスシリコンの半導体層14が
基板11上に形成されている。半導体層14上には窒化
シリコン5iNXや二酸化シリコンSiO□などのゲー
ト絶縁膜15が形成され、そのゲート絶縁膜15上に例
えばアルミニウムのゲート電極16が形成されている。
ように、ガラスなどの絶縁基板11上に互に離されてソ
ース電極12及びドレイン電極13が例えば透明導電膜
で形成され、これらソース電極12及びトレイン電極1
3間にわたってアモルファスシリコンの半導体層14が
基板11上に形成されている。半導体層14上には窒化
シリコン5iNXや二酸化シリコンSiO□などのゲー
ト絶縁膜15が形成され、そのゲート絶縁膜15上に例
えばアルミニウムのゲート電極16が形成されている。
なおソース電極14、ドレイン電極15と半導体層16
との間にそれぞれオーミック接触層21.22が形成さ
れている。
との間にそれぞれオーミック接触層21.22が形成さ
れている。
・ このように従来においては一般に半導体層14と
ゲート絶縁膜15とは異物質が用いられている。
ゲート絶縁膜15とは異物質が用いられている。
このためこれら半導体層14とゲート絶縁膜15との間
に熱膨張係数の差が存在し、界面準位が大きく、良好な
薄膜トランジスタが得られなかった。
に熱膨張係数の差が存在し、界面準位が大きく、良好な
薄膜トランジスタが得られなかった。
「問題点を解決するための手段」
この発明によれば薄膜トランジスタの半導体層はアモル
ファス炭化シリコンa−5i1−xCxよりなり、ゲー
ト絶縁膜もアモルファス炭化シリコンa41.−Xr
CXrよりなり、そのカーボン量X′が半導体層のうち
Xより多いものとされ、半導体層より導電率が十分小と
されである。
ファス炭化シリコンa−5i1−xCxよりなり、ゲー
ト絶縁膜もアモルファス炭化シリコンa41.−Xr
CXrよりなり、そのカーボン量X′が半導体層のうち
Xより多いものとされ、半導体層より導電率が十分小と
されである。
このようにこの発明の薄膜トランジスタにおいては半導
体層とゲート絶縁膜とが同村で構成されているため、こ
れら間に熱膨張係数の差が存在しないため、良好に動作
する薄膜トランジスタが得られる。
体層とゲート絶縁膜とが同村で構成されているため、こ
れら間に熱膨張係数の差が存在しないため、良好に動作
する薄膜トランジスタが得られる。
「実施例」
第1図はこの発明による薄膜トランジスタの実施例を示
し、第3図と対応する部分には同一符号を付けである。
し、第3図と対応する部分には同一符号を付けである。
この発明においてはソース電極12及びドレイン電極1
3間にわたって形成される半導体層18はアモルファス
炭化シリコンa−3it−XCXで構成され、そのカー
ボン量Xを0.2以下として導電率が例えば10−9〜
10−”(9cm)−’程度のものとされる。
3間にわたって形成される半導体層18はアモルファス
炭化シリコンa−3it−XCXで構成され、そのカー
ボン量Xを0.2以下として導電率が例えば10−9〜
10−”(9cm)−’程度のものとされる。
半導体層18と接して形成されるゲート絶縁膜19もこ
の発明ではアモルファス炭化シリコンa−5+ l−x
’ Cx′で構成される。そのカーボン量X′は半導
体層18のカーボン量Xよりも大、例えばQ、 2<
x < 0.95とされ、その導電率は例えば10−1
6(9cm ) −’とされる。
の発明ではアモルファス炭化シリコンa−5+ l−x
’ Cx′で構成される。そのカーボン量X′は半導
体層18のカーボン量Xよりも大、例えばQ、 2<
x < 0.95とされ、その導電率は例えば10−1
6(9cm ) −’とされる。
このようにアモルファス炭化シリコンの半導体層18と
ゲート絶縁膜19とを形成するには、これらを例えばS
iH4ガスとcza+□ガスとを用いてプラズマCVD
(化学的気相成長法)により形成し、その際のS
i H4ガスとC2H2ガスとの流量比を制御すればよ
い。つまり半導体層18を形成する場合よりも、ゲート
絶縁膜19を形成する場合は5i)I4ガスの比率を少
なくする。C2H□ガスと(Sil+4+C2H2)ガ
スとの流量比に対する、形成されたアモルファス炭化シ
リコンの導電率はその成膜条件を制御することにより例
えば第2図に示すように、10〜9〜10−+6(9c
m)−’程度変化する。従って例えば、半導体層18を
形成した後、C2H,ガスとSiH4ガスとの流量比を
制御して連続してゲート絶縁膜19を形成することがで
きる。
ゲート絶縁膜19とを形成するには、これらを例えばS
iH4ガスとcza+□ガスとを用いてプラズマCVD
(化学的気相成長法)により形成し、その際のS
i H4ガスとC2H2ガスとの流量比を制御すればよ
い。つまり半導体層18を形成する場合よりも、ゲート
絶縁膜19を形成する場合は5i)I4ガスの比率を少
なくする。C2H□ガスと(Sil+4+C2H2)ガ
スとの流量比に対する、形成されたアモルファス炭化シ
リコンの導電率はその成膜条件を制御することにより例
えば第2図に示すように、10〜9〜10−+6(9c
m)−’程度変化する。従って例えば、半導体層18を
形成した後、C2H,ガスとSiH4ガスとの流量比を
制御して連続してゲート絶縁膜19を形成することがで
きる。
また第2図にはアモルファス炭化シリコンのカーボン量
Xに対する導電率も示しており、カーボン量Xを増加す
る程、導電率が低下し、カーボン量Xにより導電率を1
0−9〜10−”(9cm ) −’と大幅に制御する
ことができることが理解される。
Xに対する導電率も示しており、カーボン量Xを増加す
る程、導電率が低下し、カーボン量Xにより導電率を1
0−9〜10−”(9cm ) −’と大幅に制御する
ことができることが理解される。
この例では半導体層18のカーボン量は例えば10%程
度とし、ゲート絶縁膜19のカーボン量は50%程度と
する。
度とし、ゲート絶縁膜19のカーボン量は50%程度と
する。
また、第4図に示すようにアモルファス炭化シリコンに
ボロン(B)等■族またはリン(P)等■族元素をドー
プすることにより、価電子制御を行い望みの導電率のa
−3i+−xCxを得ることが出来る。
ボロン(B)等■族またはリン(P)等■族元素をドー
プすることにより、価電子制御を行い望みの導電率のa
−3i+−xCxを得ることが出来る。
第4図で黒丸は暗導電率、白丸は光導電率を示す。
なお、薄膜トランジスタの半導体層として一般に用いら
れている水素化アモルファスシリコンa−3iHの導電
率は10−9〜10−”(9cm ) −’である。
れている水素化アモルファスシリコンa−3iHの導電
率は10−9〜10−”(9cm ) −’である。
上述においてはこの発明はスタガ構造でゲート電極が上
側に位置したトップゲート形の薄膜トランジスタに適用
したが、スタガ構造でゲート電極が下側に位置したボト
ムゲート形の薄膜トランジスタや、コプラナ構造の薄膜
トランジスタにも適用することができる。
側に位置したトップゲート形の薄膜トランジスタに適用
したが、スタガ構造でゲート電極が下側に位置したボト
ムゲート形の薄膜トランジスタや、コプラナ構造の薄膜
トランジスタにも適用することができる。
「発明の効果」
以上述べたようにこの発明の薄膜トランジスタによれば
半導体層とゲート絶縁膜とが同一材で構成されているた
め、これらの熱膨張係数がほぼ等しいものとなり良好に
動作するものが得られる。
半導体層とゲート絶縁膜とが同一材で構成されているた
め、これらの熱膨張係数がほぼ等しいものとなり良好に
動作するものが得られる。
その製造も前述したように同一ガス系で流量比のみを制
御すればよく、製造が容易であり、しかも半導体層とゲ
ート絶縁膜との界面特性が良好なものが得られる。
御すればよく、製造が容易であり、しかも半導体層とゲ
ート絶縁膜との界面特性が良好なものが得られる。
第1図はこの発明による薄膜トランジスタの一例を示す
断面図、第2図はC2+1□7 (siot+c2Hz
)及びカーボン量に対するアモルファス炭化シリコンの
導電率の例を示す図、第3図は従来の薄膜トランジスタ
を示す断面図、第4図はリン(P)またはボロン(B)
のドープ量に対するa−3il−、CXの光導電率及び
暗導電率を示す図である。 才 1 図 オ 2 図 カーボン量(atス) オ 3 図 ル 4 図 高問波電カニ l5OW
断面図、第2図はC2+1□7 (siot+c2Hz
)及びカーボン量に対するアモルファス炭化シリコンの
導電率の例を示す図、第3図は従来の薄膜トランジスタ
を示す断面図、第4図はリン(P)またはボロン(B)
のドープ量に対するa−3il−、CXの光導電率及び
暗導電率を示す図である。 才 1 図 オ 2 図 カーボン量(atス) オ 3 図 ル 4 図 高問波電カニ l5OW
Claims (1)
- (1)ソース電極及びドレイン電極間に半導体層が形成
され、その半導体層と接してゲート絶縁膜が形成され、
そのゲート絶縁膜と接してゲート電極が形成された薄膜
トランジスタにおいて、上記半導体層はアモルファス炭
化シリコン a−Si_1_−_xC_xよりなり、 上記ゲート絶縁膜はカーボンの量xが上記半導体層のそ
れよりも多いアモルファス炭化シリコンよりなることを
特徴とする薄膜トランジスタ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5241887A JPS63219172A (ja) | 1987-03-06 | 1987-03-06 | 薄膜トランジスタ |
US07/145,949 US4849797A (en) | 1987-01-23 | 1988-01-20 | Thin film transistor |
EP19910121805 EP0484987A3 (en) | 1987-01-23 | 1988-01-21 | Thin film transistor |
DE88100845T DE3881066T2 (de) | 1987-01-23 | 1988-01-21 | Dünnschichttransistor. |
AT88100845T ATE89686T1 (de) | 1987-01-23 | 1988-01-21 | Duennschichttransistor. |
EP88100845A EP0276002B1 (en) | 1987-01-23 | 1988-01-21 | Thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5241887A JPS63219172A (ja) | 1987-03-06 | 1987-03-06 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63219172A true JPS63219172A (ja) | 1988-09-12 |
Family
ID=12914239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5241887A Pending JPS63219172A (ja) | 1987-01-23 | 1987-03-06 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63219172A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614732A (en) * | 1990-11-20 | 1997-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
US6731531B1 (en) | 1997-07-29 | 2004-05-04 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
US6835638B1 (en) | 1997-07-29 | 2004-12-28 | Micron Technology, Inc. | Silicon carbide gate transistor and fabrication process |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS577972A (en) * | 1980-06-19 | 1982-01-16 | Nec Corp | Insulated gate type thin film transistor |
JPS60124973A (ja) * | 1983-12-12 | 1985-07-04 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置 |
-
1987
- 1987-03-06 JP JP5241887A patent/JPS63219172A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS577972A (en) * | 1980-06-19 | 1982-01-16 | Nec Corp | Insulated gate type thin film transistor |
JPS60124973A (ja) * | 1983-12-12 | 1985-07-04 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614732A (en) * | 1990-11-20 | 1997-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
US5859445A (en) * | 1990-11-20 | 1999-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device including thin film transistors having spoiling impurities added thereto |
US6011277A (en) * | 1990-11-20 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
US6731531B1 (en) | 1997-07-29 | 2004-05-04 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
US6835638B1 (en) | 1997-07-29 | 2004-12-28 | Micron Technology, Inc. | Silicon carbide gate transistor and fabrication process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4849797A (en) | Thin film transistor | |
US4597160A (en) | Method of fabricating a polysilicon transistor with a high carrier mobility | |
CN103715269B (zh) | 薄膜晶体管、阵列基板及显示装置 | |
CN105405893B (zh) | 一种平面分离双栅薄膜晶体管及其制备方法 | |
JPS633463A (ja) | 薄膜トランジスタの製造方法 | |
JPH0348671B2 (ja) | ||
JPS63219172A (ja) | 薄膜トランジスタ | |
JPS61220369A (ja) | 薄膜電界効果素子 | |
JPS6193663A (ja) | アモルフアスシリコントランジスタ | |
JPH084143B2 (ja) | 半導体装置およびその製造方法 | |
JP3141456B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH0532834Y2 (ja) | ||
CN105428419B (zh) | 一种电阻栅薄膜晶体管及其制备方法 | |
JP2635950B2 (ja) | 半導体装置の製造方法 | |
JPS63219171A (ja) | 薄膜トランジスタ | |
JPS62174977A (ja) | 薄膜静電誘導トランジスタおよびその製造方法 | |
JP3016486B2 (ja) | 薄膜トランジスタ | |
JP2959015B2 (ja) | アモルファスシリコンデバイスのオーミックコンタクト電極 | |
JPS59111368A (ja) | 薄膜トランジスタ | |
JPH0575125A (ja) | 薄膜トランジスタ | |
JPH0435019A (ja) | 薄膜トランジスター | |
JPH0435068A (ja) | 薄膜トランジスター | |
JPS6189672A (ja) | 薄膜トランジスタ | |
JPH055186B2 (ja) | ||
JPS60224278A (ja) | N型トランジスタ |