JPS63213018A - 外部記憶制御装置 - Google Patents
外部記憶制御装置Info
- Publication number
- JPS63213018A JPS63213018A JP62046553A JP4655387A JPS63213018A JP S63213018 A JPS63213018 A JP S63213018A JP 62046553 A JP62046553 A JP 62046553A JP 4655387 A JP4655387 A JP 4655387A JP S63213018 A JPS63213018 A JP S63213018A
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- data
- control device
- data buffer
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 27
- 239000000872 buffer Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ハードディスク、フロッピィディスク、磁気
テープ、光ディスクなどの外部記憶装置を制御する外部
記憶制御装置に関し、より詳細には複数の外部記憶装置
を高速にアクセスするための外部記憶制御装置に関する
。
テープ、光ディスクなどの外部記憶装置を制御する外部
記憶制御装置に関し、より詳細には複数の外部記憶装置
を高速にアクセスするための外部記憶制御装置に関する
。
近年、コンピュータシステムが大規模なものとなり、コ
ンピュータシステムか処理するデータ量は、画像データ
などが組込まれると非常に多くなり、データを格納する
個々のファイルの容量もこれに伴ない大きくなっている
。このようなファイルをコンピュータシステム内の外部
記憶装置に退避する場合に、外部記憶装置には大容量で
あることおよび高速アクセスの可能であることなどが要
求される。
ンピュータシステムか処理するデータ量は、画像データ
などが組込まれると非常に多くなり、データを格納する
個々のファイルの容量もこれに伴ない大きくなっている
。このようなファイルをコンピュータシステム内の外部
記憶装置に退避する場合に、外部記憶装置には大容量で
あることおよび高速アクセスの可能であることなどが要
求される。
外部記憶装置の大容量化は、複数の外部記憶ユニットを
設けることなどですでに達成されているが、高速にアク
セスするという面においては、差程の進展がなく大きな
技術的課題となっている。
設けることなどですでに達成されているが、高速にアク
セスするという面においては、差程の進展がなく大きな
技術的課題となっている。
第５図（ａ）は上述のような外部記憶装置を制御する従
来の外部記憶制御装置の構成図、第５図（ｂ）は従来の
外部記憶制御装置による外部記憶装置のアクセスの仕方
を説明するための図である。
来の外部記憶制御装置の構成図、第５図（ｂ）は従来の
外部記憶制御装置による外部記憶装置のアクセスの仕方
を説明するための図である。
第５図（ａ）において、外部記憶制御装Ｗ１０１はシス
テムバス１０２を介してホストプロセッサ１０３に接続
されている。また外部記憶制御装置１０１には外部記憶
装置としてｎ個のハードディスクＭＤＩ、ＨＤ２．・・
・・・・、ＨＤｎが接続されている。
テムバス１０２を介してホストプロセッサ１０３に接続
されている。また外部記憶制御装置１０１には外部記憶
装置としてｎ個のハードディスクＭＤＩ、ＨＤ２．・・
・・・・、ＨＤｎが接続されている。
外部記憶装置１０１は、システムインタフェース１０４
と、制御部１０５と、データバッフアメモリＤＢと、ユ
ニットインタフェース１０６どがら構成さている。
と、制御部１０５と、データバッフアメモリＤＢと、ユ
ニットインタフェース１０６どがら構成さている。
システムインタフェース１０４は、ホストプロセッサ１
０３．メモリ部（図示せず）などのシステムバス１０２
に接続されている他のモジュールと外部記憶装置として
のハードディスクＨＤＩ。
０３．メモリ部（図示せず）などのシステムバス１０２
に接続されている他のモジュールと外部記憶装置として
のハードディスクＨＤＩ。
ＨＤ２．・・・・・・、ＨＤｎとの信号（アドレス信号
、データ信号、制御信号など）のインタフェースである
。
、データ信号、制御信号など）のインタフェースである
。
また制御部１０５は、プロセッサ１０３がら送られるコ
マンドに従って外部記憶制御装’ｌ １０１全体を制御
する部分であり、ホストプロセッサ１０３との間でコマ
ンド／ステータスの送受を行なったり、メモリ部とデー
タバッファＤＢ間のデータ転送制御を行なったり、ある
いはユニットインタフェース１０６の制御を行なったり
するものである。なお外部記憶制御装置がＤＭＡ機能を
有している場合には、制御部１０５の指令によらずにメ
モリ部とデータバッファＤＢ間のデータ転送を直接性な
うこともできる。
マンドに従って外部記憶制御装’ｌ １０１全体を制御
する部分であり、ホストプロセッサ１０３との間でコマ
ンド／ステータスの送受を行なったり、メモリ部とデー
タバッファＤＢ間のデータ転送制御を行なったり、ある
いはユニットインタフェース１０６の制御を行なったり
するものである。なお外部記憶制御装置がＤＭＡ機能を
有している場合には、制御部１０５の指令によらずにメ
モリ部とデータバッファＤＢ間のデータ転送を直接性な
うこともできる。
＝ ４ −
データバッファＤＢは、ハードディスクＭＤＩ。
ＨＤ２．・・・・・・、ＨＤｎへの書込み用データある
いはハードディスクＨＤ １ 、 ＨＤ ２、−旧−、
ＨＤ ｎからの読出しデータを一時的に格納するための
バッファである。さらにユニットインタフェース１０６
は、ハードディスクＨＤＩ、ＨＤ２．・・・・・・。
いはハードディスクＨＤ １ 、 ＨＤ ２、−旧−、
ＨＤ ｎからの読出しデータを一時的に格納するための
バッファである。さらにユニットインタフェース１０６
は、ハードディスクＨＤＩ、ＨＤ２．・・・・・・。
ＨＤｎの制御を行なって、データバッファＤＢとの間で
データの書込み／読出しを行なうためのものである。
データの書込み／読出しを行なうためのものである。
このような構成の従来の外部記憶制御装置１０１では、
複数の外部記憶装置すなわちハードディスクＨＤＩ、Ｈ
Ｄ２．・・団・、ＨＤｎを接続することが可能であるの
で大容量化を達成している。
複数の外部記憶装置すなわちハードディスクＨＤＩ、Ｈ
Ｄ２．・・団・、ＨＤｎを接続することが可能であるの
で大容量化を達成している。
ところで、ハードディスクＭＤＩ、ＨＤ２．・・・・・
・。
・。
ＨＤｎの読出し／書込みの細かな制御はホストプロセッ
サ１０３によって行なわれる。すなわち、図示しないが
各ハードディスクＨＤＫＩ、ＨＤ２゜・・・・・・、Ｈ
Ｄｎの領域は管理領域とデータ領域とに区分されており
、管理領域には登録されているファイル名、容量、書込
み位置情報などが格納され、データ領域にはファイルが
格納されている。ホストプロセッサ１０３は、ハードデ
ィスクＭＤＩ。
サ１０３によって行なわれる。すなわち、図示しないが
各ハードディスクＨＤＫＩ、ＨＤ２゜・・・・・・、Ｈ
Ｄｎの領域は管理領域とデータ領域とに区分されており
、管理領域には登録されているファイル名、容量、書込
み位置情報などが格納され、データ領域にはファイルが
格納されている。ホストプロセッサ１０３は、ハードデ
ィスクＭＤＩ。
ＨＤ２．・・・・・・、ＨＤｎの管理領域を先づ読込み
、データ書込み時には空領域を見つけ外部記憶制御装置
１０１に対して書込み位置とファイルデータとを送り書
込ませる一方、データ読出し時にはファイルが格納され
ている位置情報を外部記憶制御装置に渡し所望のファイ
ルを得るというような細かな制御を行なっている。この
ようにハードディスクＨＤＩ、ＨＤ２．・・・・・・、
ＨＤｎの細がな制御はプロセッサ１０３によって行なわ
れるので、システムの効率を向上させることができない
。
、データ書込み時には空領域を見つけ外部記憶制御装置
１０１に対して書込み位置とファイルデータとを送り書
込ませる一方、データ読出し時にはファイルが格納され
ている位置情報を外部記憶制御装置に渡し所望のファイ
ルを得るというような細かな制御を行なっている。この
ようにハードディスクＨＤＩ、ＨＤ２．・・・・・・、
ＨＤｎの細がな制御はプロセッサ１０３によって行なわ
れるので、システムの効率を向上させることができない
。
また従来の外部記憶制御装置１０１では、第５図（ｂ）
に示すように同時に処理することができるハードディス
クＨＤ １ 、 ＨＤ ２、−旧−、ＨＤ ｎのユニッ
トは１つだけである。すなわち従来の外部記憶制御装置
１０１では、ハードディスクＭＤＩ。
に示すように同時に処理することができるハードディス
クＨＤ １ 、 ＨＤ ２、−旧−、ＨＤ ｎのユニッ
トは１つだけである。すなわち従来の外部記憶制御装置
１０１では、ハードディスクＭＤＩ。
ＨＤ２．・・・・・・、ＨＤｎのうちの複数のものを同
時にアクセスすることはできない。このために外部記憶
装置を高速にアクセスすることができないという問題が
あった。
時にアクセスすることはできない。このために外部記憶
装置を高速にアクセスすることができないという問題が
あった。
本発明は、このような従来技術の問題を改善し、外部記
憶装置を高速にアクセスすることが可能であると同時に
システム全体の効率を高めることの可能な外部記憶制御
装置を提供することを目的としている。
憶装置を高速にアクセスすることが可能であると同時に
システム全体の効率を高めることの可能な外部記憶制御
装置を提供することを目的としている。
本発明は上記目的を達成させるため、制御部と、システ
ムインタフェースと、前記制御部の制御の下で前記シス
テムインタフェースを介してシステムとのデータの授受
を行なうデータバッファメモリと、データバッファメモ
リと外部記憶装置とのデータの送受を制御するディスク
コントローラとを備え、前記ディスクコントローラは前
記外部記憶装置が複数ある場合に各外部記憶装置を独立
して制御し、前記データバッファメモリは、同時に複数
の外部記憶装置とのデータ送受を行なうよう所定の個数
のブロックに分割されていることを特徴としたものであ
る。
ムインタフェースと、前記制御部の制御の下で前記シス
テムインタフェースを介してシステムとのデータの授受
を行なうデータバッファメモリと、データバッファメモ
リと外部記憶装置とのデータの送受を制御するディスク
コントローラとを備え、前記ディスクコントローラは前
記外部記憶装置が複数ある場合に各外部記憶装置を独立
して制御し、前記データバッファメモリは、同時に複数
の外部記憶装置とのデータ送受を行なうよう所定の個数
のブロックに分割されていることを特徴としたものであ
る。
＝ ７ −
以下、本発明の一実施例に基づいて具体的に説明する。
第１図（ａ）は本発明の一実施例の外部記憶制御装置の
構成図、第１図（ｂ）は第１図（ａ）に示す外部記憶制
御装置によって外部記憶装置をアクセスする仕方を説明
するための図である。なお第１図（ａ）において第５図
（ａ）と同様な箇所には同じ符号を付して説明を省略す
る。また説明を簡単にするため、外部記憶制御装置１に
は外部記憶装置として４つのハードディスクＨＤＫＩ、
ＨＤＫ２゜ＨＤＫ３．ＨＤＫ４が接続されているものと
する。
構成図、第１図（ｂ）は第１図（ａ）に示す外部記憶制
御装置によって外部記憶装置をアクセスする仕方を説明
するための図である。なお第１図（ａ）において第５図
（ａ）と同様な箇所には同じ符号を付して説明を省略す
る。また説明を簡単にするため、外部記憶制御装置１に
は外部記憶装置として４つのハードディスクＨＤＫＩ、
ＨＤＫ２゜ＨＤＫ３．ＨＤＫ４が接続されているものと
する。
本発明の外部記憶制御装置１は、システムインタフェー
ス１０４と同様のシステムインタフェース２と、制御部
３と、データバッファメモリ４と、４つのハードディス
クＨＤＫＩ乃至ＨＤＫ４のそれぞれに対応した４つのデ
ィスクコンＩ・ローラＤＣ１，ＤＣ２，ＤＣ３，ＤＣ４
とから構成されている。
ス１０４と同様のシステムインタフェース２と、制御部
３と、データバッファメモリ４と、４つのハードディス
クＨＤＫＩ乃至ＨＤＫ４のそれぞれに対応した４つのデ
ィスクコンＩ・ローラＤＣ１，ＤＣ２，ＤＣ３，ＤＣ４
とから構成されている。
従来の外部記憶制御装置１０１と比較すると、本発明の
外部記憶装置１では、個々のハードディスクＨＤＫＩ乃
至ＨＤＫ４にそれぞれ独立したディスクコントローラＤ
ＣＩ乃至ＤＣ４が設けられ、またこれに対応してデータ
バッファメモリ４はブロック化され、データバッファメ
モリ４内には４つのデータバッファＤＢＩ、ＤＢ２．Ｄ
Ｂ３．ＤＢ４が用意されている。各データバッファＤＢ
Ｉ乃至ＤＢ４は、バッファコントローラＢＣ内の別々の
制御系によって制御されるようになっている。
外部記憶装置１では、個々のハードディスクＨＤＫＩ乃
至ＨＤＫ４にそれぞれ独立したディスクコントローラＤ
ＣＩ乃至ＤＣ４が設けられ、またこれに対応してデータ
バッファメモリ４はブロック化され、データバッファメ
モリ４内には４つのデータバッファＤＢＩ、ＤＢ２．Ｄ
Ｂ３．ＤＢ４が用意されている。各データバッファＤＢ
Ｉ乃至ＤＢ４は、バッファコントローラＢＣ内の別々の
制御系によって制御されるようになっている。
これによってディスクコントローラＤｃ１乃至ＤＣ４は
、第１図（ｂ）に示すように各ハードディスクＨＤＫＩ
乃至ＨＤＫ４を同時にアクセスし、また各データバッフ
ァＤＰＩ乃至ＤＢ４を同時にアクセスすることができる
。例えは、ディスクコントローラＤＣＩによりデータバ
ッファＤＢＩとハードディスクＨＤＫＩとの間でデータ
の書込み／読出しが行なわれている期間中、データバッ
ファＤＢ３とハードディスクＨＤＫ３との間でデータの
書込み／読出しを同時に行なうことができる。
、第１図（ｂ）に示すように各ハードディスクＨＤＫＩ
乃至ＨＤＫ４を同時にアクセスし、また各データバッフ
ァＤＰＩ乃至ＤＢ４を同時にアクセスすることができる
。例えは、ディスクコントローラＤＣＩによりデータバ
ッファＤＢＩとハードディスクＨＤＫＩとの間でデータ
の書込み／読出しが行なわれている期間中、データバッ
ファＤＢ３とハードディスクＨＤＫ３との間でデータの
書込み／読出しを同時に行なうことができる。
また外部記憶制御装置１の制御部３は、従来ポストプロ
セッサ１０３が行なっていた各ハードディスクＨＤＩ乃
至ＨＤ４の管理を行なうようになっている。外部記憶制
御装置１へのホストプロセッサ１０３のアクセスは、例
えば、書込み時にファイル名、ファイル属性情報、ファ
イルデータを外部記憶制御装置に送って書込みを開始さ
せ、読出し時に読出すファイル名を指定して読出しを開
始させるだけとなる。このようにホストプロセッサ１０
３が管理する情報は、ファイル検索のインデックス程度
になり、ポストプロセッサ１０３の負担は著しく軽減す
る。
セッサ１０３が行なっていた各ハードディスクＨＤＩ乃
至ＨＤ４の管理を行なうようになっている。外部記憶制
御装置１へのホストプロセッサ１０３のアクセスは、例
えば、書込み時にファイル名、ファイル属性情報、ファ
イルデータを外部記憶制御装置に送って書込みを開始さ
せ、読出し時に読出すファイル名を指定して読出しを開
始させるだけとなる。このようにホストプロセッサ１０
３が管理する情報は、ファイル検索のインデックス程度
になり、ポストプロセッサ１０３の負担は著しく軽減す
る。
このような構成の外部記憶制御装置１の動作を第２図乃
至第４図を用いて説明する。
至第４図を用いて説明する。
第２図乃至第４図はファイルの書込み動作の手順を示し
ており、読出し動作の手順は、書込み動作と逆になるだ
けであるので図示しない。またファイルの管理情報に関
する説明は省略する。
ており、読出し動作の手順は、書込み動作と逆になるだ
けであるので図示しない。またファイルの管理情報に関
する説明は省略する。
第２図は、外部記憶制御装置１がハードディスクＨＤＫ
１乃至ＨＤＫ４のルコード長に相当するＩＫバイトのデ
ータを１つの処理単位として処理する場合を示している
。
１乃至ＨＤＫ４のルコード長に相当するＩＫバイトのデ
ータを１つの処理単位として処理する場合を示している
。
プロセッサ１０３から例えば５にバイト長のファイルの
書込み指示が送られると、外部記憶制御装置１は、デー
タバッファＤＢＩにＩＫバイト（ルコード分）のデータ
Ｘ１を取込む。データＸ１の取込みが終了すると、制御
部３はディスクコントローラＤＣＩを起動し、データＸ
１をハードディスクＨＤＫＩに書込ませる。データＸ１
のハードディスクＨＤＫＩへの書込みを開始すると同時
に、データＸ１に続くデータＸ２をデータバッファＤＢ
２に取込み、ディスクコントローラＤＣ２を起動してデ
ータＸ２をハードディスクＨＤＫ２に書込む。このよう
にしてデータＸ４をデータバッファＤＢ４に取込んで、
データバッファＤＢ４のデータＸ４のハードディスクＨ
ＤＫ４への書込みを開始すると、制御部３はデータＸ１
がハードディスクＨＤＫＩに書込まれるか否かを判断す
る。データＸ２の書込みが終了していない時には、デー
タＸ４の次にデータＸ５の取込みは待ち状態となる。デ
ータＸ１の書込みが終了したと判断された時点で、デー
タバッファＤＢＩへのデー−１１＝ りＸ５の取込みか開始され、データバッファＤＢ１へデ
ータＸ５が取込まれた後、データバッファＤＢＩからの
データＸ５をハードディスクＨＤＫ１に書込む。このよ
うにしてデータＸ１乃至Ｘ５の書込みが終了した時点で
、制御部３は、５にバイト長のファイルの管理情報（フ
ァイル名、書込み位置、属性など）を各ハードディスク
ＨＤＫＩ乃至ＨＤＫ４内の管理領域に書込んで書込み処
理を全て終了する。
書込み指示が送られると、外部記憶制御装置１は、デー
タバッファＤＢＩにＩＫバイト（ルコード分）のデータ
Ｘ１を取込む。データＸ１の取込みが終了すると、制御
部３はディスクコントローラＤＣＩを起動し、データＸ
１をハードディスクＨＤＫＩに書込ませる。データＸ１
のハードディスクＨＤＫＩへの書込みを開始すると同時
に、データＸ１に続くデータＸ２をデータバッファＤＢ
２に取込み、ディスクコントローラＤＣ２を起動してデ
ータＸ２をハードディスクＨＤＫ２に書込む。このよう
にしてデータＸ４をデータバッファＤＢ４に取込んで、
データバッファＤＢ４のデータＸ４のハードディスクＨ
ＤＫ４への書込みを開始すると、制御部３はデータＸ１
がハードディスクＨＤＫＩに書込まれるか否かを判断す
る。データＸ２の書込みが終了していない時には、デー
タＸ４の次にデータＸ５の取込みは待ち状態となる。デ
ータＸ１の書込みが終了したと判断された時点で、デー
タバッファＤＢＩへのデー−１１＝ りＸ５の取込みか開始され、データバッファＤＢ１へデ
ータＸ５が取込まれた後、データバッファＤＢＩからの
データＸ５をハードディスクＨＤＫ１に書込む。このよ
うにしてデータＸ１乃至Ｘ５の書込みが終了した時点で
、制御部３は、５にバイト長のファイルの管理情報（フ
ァイル名、書込み位置、属性など）を各ハードディスク
ＨＤＫＩ乃至ＨＤＫ４内の管理領域に書込んで書込み処
理を全て終了する。
また第３図は、データバッファＤＰＩ乃至ＤＢ４のそれ
ぞれの容量が２にバイト（２レコ一ド分）ある場合の処
理を示している。ファイルが例えば１３にバイト長ある
とすると、外部記憶制御装置１はそれぞれＩＫバイト長
のデータＹｌ、Ｙ２をデータバッファＤＢＩに取込み、
次いでデータバッファＤＢＩ内のデータＹｌ、Ｙ２をハ
ードディスクＨＤＫＩに書込む。ハードディスクＨＤＫ
Ｉの書込みと同時に次のデータＹ３．Ｙ４をデータバッ
ファＤＢに取込むというように、２にバイト単位で第２
図に示したと同様の処理を行なう。なお、最後のデータ
Ｙ１３はＩＫバイト単位で取込まれ書込まれる。データ
バッファＤＢＩ乃至ＤＢ４のそれぞれの容量が２にバイ
トとして説明したが例えば３にバイＩ・、４にバイト、
・・・・・・の場合ではも処理内容は全く同しである。
ぞれの容量が２にバイト（２レコ一ド分）ある場合の処
理を示している。ファイルが例えば１３にバイト長ある
とすると、外部記憶制御装置１はそれぞれＩＫバイト長
のデータＹｌ、Ｙ２をデータバッファＤＢＩに取込み、
次いでデータバッファＤＢＩ内のデータＹｌ、Ｙ２をハ
ードディスクＨＤＫＩに書込む。ハードディスクＨＤＫ
Ｉの書込みと同時に次のデータＹ３．Ｙ４をデータバッ
ファＤＢに取込むというように、２にバイト単位で第２
図に示したと同様の処理を行なう。なお、最後のデータ
Ｙ１３はＩＫバイト単位で取込まれ書込まれる。データ
バッファＤＢＩ乃至ＤＢ４のそれぞれの容量が２にバイ
トとして説明したが例えば３にバイＩ・、４にバイト、
・・・・・・の場合ではも処理内容は全く同しである。
第４図は、各データバッファＤＢＩ乃至ＤＢ４の容量が
大きく、ファイルを当分する場合の処理を示している。
大きく、ファイルを当分する場合の処理を示している。
第４図の例では、ファイルを３つのにバイトごとに等分
して取込んで書込みを行なっている。なおファイルの容
量が等分できないときには制御部３が適宜に調整するよ
うになっている。
して取込んで書込みを行なっている。なおファイルの容
量が等分できないときには制御部３が適宜に調整するよ
うになっている。
以上書込み時の動作について説明したか、読出し時の動
作を概略的に説明すると以下のようになる。すなわち、
ホストプロセッサ１０３からの読出し指示により制御部
３は管理領域を読込み、次いでファイルの格納位置に応
じディスクコントローラＤＣＩ乃至ＤＣ４のそれぞれに
読出し指示を出す。制御部３は、各データバッファＤＢ
Ｉ乃至ＤＢ４に読出されたデータを、ファイル分割され
な順番に従ってシステムバス１０２に出力する。
作を概略的に説明すると以下のようになる。すなわち、
ホストプロセッサ１０３からの読出し指示により制御部
３は管理領域を読込み、次いでファイルの格納位置に応
じディスクコントローラＤＣＩ乃至ＤＣ４のそれぞれに
読出し指示を出す。制御部３は、各データバッファＤＢ
Ｉ乃至ＤＢ４に読出されたデータを、ファイル分割され
な順番に従ってシステムバス１０２に出力する。
これによって読出しが行なわれる。
このように本実施例の外部記憶制御装置１によれば、外
部記憶装置としてのハードディスクＨＤＫ１乃至ＨＤＫ
４のそれぞれに対応させてディスクコントローラＤＣＩ
乃至ＤＣ４，データバッファＤＢＩ乃至ＤＢ４を設けて
いるので、複数のハードディスクＨＤＫＩ乃至ＫＤＫ４
を同時にアクセスし高速な処理を行なうとことかできる
と同時に、ハードディスクＨＤＫＩ乃至ＨＤＫ４の管理
領域を外部記憶装置１により管理するようにしていいる
のでホストプロセッサ１０３の負担が軽減され、システ
ムの効率を向上させることができる。
部記憶装置としてのハードディスクＨＤＫ１乃至ＨＤＫ
４のそれぞれに対応させてディスクコントローラＤＣＩ
乃至ＤＣ４，データバッファＤＢＩ乃至ＤＢ４を設けて
いるので、複数のハードディスクＨＤＫＩ乃至ＫＤＫ４
を同時にアクセスし高速な処理を行なうとことかできる
と同時に、ハードディスクＨＤＫＩ乃至ＨＤＫ４の管理
領域を外部記憶装置１により管理するようにしていいる
のでホストプロセッサ１０３の負担が軽減され、システ
ムの効率を向上させることができる。
以上に説明したように、本発明によれば、ディスクコン
トローラは外部記憶装置が複数ある場合に各外部記憶装
置を独立して制御し、データバッファメモリは同時に複
数の外部記憶装置とのデータ送受を行なうよう所定の個
数のブロックに分割されているので、外部記憶装置のア
クセスを高速に行ないシステムの効率を向上させること
ができる。
トローラは外部記憶装置が複数ある場合に各外部記憶装
置を独立して制御し、データバッファメモリは同時に複
数の外部記憶装置とのデータ送受を行なうよう所定の個
数のブロックに分割されているので、外部記憶装置のア
クセスを高速に行ないシステムの効率を向上させること
ができる。
第１図（ａ）は本発明の一実施例の外部記憶制御装置の
構成図、第１図（ｂ）は第１図（ａ）に示す外部記憶制
御装置によって外部記憶装置をアクセスする仕方を説明
するための図、第２図乃至第４図はそれぞれファイルの
書込み動作を説明するための図、第５図（ａ）は従来の
外部記憶制御装置の構成図、第５図（ｂ）は従来の外部
記憶制御装置によって外部記憶装置をアクセスする仕方
を説明するための図である。 １・・・外部記憶制御装置、 ２・・・システムインタフェース、３・・・制御部、４
・・・データバッファメモリ、 ＢＣ・・・バッファコントローラ、 ＤＢＩ、ＤＢ２．ＤＢ３．ＤＢ４・・・データバッファ
、 ＤＣＩ、ＤＣ２，ＤＣ３，ＤＣ４・・・ディスクコント
ローラ、 ＨＤＫＩ、ＨＤＫ２．ＨＤＫ３．ＨＤＫ４・・・ハード
ディスク
構成図、第１図（ｂ）は第１図（ａ）に示す外部記憶制
御装置によって外部記憶装置をアクセスする仕方を説明
するための図、第２図乃至第４図はそれぞれファイルの
書込み動作を説明するための図、第５図（ａ）は従来の
外部記憶制御装置の構成図、第５図（ｂ）は従来の外部
記憶制御装置によって外部記憶装置をアクセスする仕方
を説明するための図である。 １・・・外部記憶制御装置、 ２・・・システムインタフェース、３・・・制御部、４
・・・データバッファメモリ、 ＢＣ・・・バッファコントローラ、 ＤＢＩ、ＤＢ２．ＤＢ３．ＤＢ４・・・データバッファ
、 ＤＣＩ、ＤＣ２，ＤＣ３，ＤＣ４・・・ディスクコント
ローラ、 ＨＤＫＩ、ＨＤＫ２．ＨＤＫ３．ＨＤＫ４・・・ハード
ディスク
Claims (1)
- 【特許請求の範囲】 １）制御部と、システムインタフェースと、前記制御部
の制御の下で前記システムインタフェースを介してシス
テムとのデータの授受を行なうデータバッファメモリと
、データバッファメモリと外部記憶装置とのデータの送
受を制御するディスクコントローラとを備え、前記ディ
スクコントローラは前記外部記憶装置が複数ある場合に
各外部記憶装置を独立して制御し、前記データバッファ
メモリは、同時に複数の外部記憶装置とのデータ送受を
行なうよう所定の個数のブロックに分割されていること
を特徴とする外部記憶制御装置。 ２）前記データバッファメモリの１つのブロックの容量
は、外部記憶装置への書込み単位の整数倍であることを
特徴とする特許請求の範囲第１項に記載の外部記憶制御
装置。 ３）前記データバッファメモリのブロックの個数は、外
部記憶装置の数と同じであることを特徴とる特許請求の
範囲第１項に記載の外部記憶制御装置。 ４）前記データバッファメモリの各ブロックは、前記外
部記憶装置と対応づけられていることを特徴とする特許
請求の範囲第３項に記載の外部記憶制御装置。 ５）前記データバッファメモリは、バッファコントロー
ラを備え、バッファコントローラは、外部記憶装置への
書込み対象となるファイルの容量を前記データバッファ
メモリの１つのブロックの容量で分割し各ブロックに取
組むことを特徴とする特許請求の範囲第１項に記載の外
部記憶制御装置。 ６）前記データバッファメモリは、バッファコントロー
ラを備え、バッファコントローラは、外部記憶装置への
書込み対象となるファイルの容量を全ブロックの容量に
応じて対応する外部記憶装置に蓄えられることを特徴と
する特許請求の範囲第１項に記載の外部記憶制御装置。 ７）前記制御部および前記ディスクコントローラは、デ
ータの書込み、読出しに関する管理情報を処理すること
を特徴とする特許請求の範囲第１項に記載の外部記憶制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046553A JPS63213018A (ja) | 1987-02-28 | 1987-02-28 | 外部記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046553A JPS63213018A (ja) | 1987-02-28 | 1987-02-28 | 外部記憶制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63213018A true JPS63213018A (ja) | 1988-09-05 |
Family
ID=12750511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62046553A Pending JPS63213018A (ja) | 1987-02-28 | 1987-02-28 | 外部記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63213018A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222026A (ja) * | 1989-02-23 | 1990-09-04 | Nec Corp | 並列ディスク装置のバッファ制御方式 |
| WO2009144838A1 (ja) * | 2008-05-30 | 2009-12-03 | 株式会社アドバンテスト | 試験装置、情報処理システムおよびデータ伝送方法 |
| KR101137538B1 (ko) | 2008-05-30 | 2012-04-23 | 가부시키가이샤 어드밴티스트 | 시험 장치, 시험 방법 및 시스템 |
-
1987
- 1987-02-28 JP JP62046553A patent/JPS63213018A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222026A (ja) * | 1989-02-23 | 1990-09-04 | Nec Corp | 並列ディスク装置のバッファ制御方式 |
| WO2009144838A1 (ja) * | 2008-05-30 | 2009-12-03 | 株式会社アドバンテスト | 試験装置、情報処理システムおよびデータ伝送方法 |
| JP4674274B2 (ja) * | 2008-05-30 | 2011-04-20 | 株式会社アドバンテスト | 試験装置、情報処理システムおよびデータ伝送方法 |
| KR101137538B1 (ko) | 2008-05-30 | 2012-04-23 | 가부시키가이샤 어드밴티스트 | 시험 장치, 시험 방법 및 시스템 |
| KR101137537B1 (ko) | 2008-05-30 | 2012-04-23 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 정보 처리 시스템 |
| US8805634B2 (en) | 2008-05-30 | 2014-08-12 | Advantest Corporation | Test apparatus and test method |
| US8942946B2 (en) | 2008-05-30 | 2015-01-27 | Advantest Corporation | Test apparatus and information processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7346754B2 (en) | Control method for storage device controller system, and storage device controller system | |
| JP2000148604A (ja) | 記憶装置の制御方法 | |
| JPH05224822A (ja) | 集合型記憶装置 | |
| JP2586219B2 (ja) | 高速媒体優先解放型排他方式 | |
| JPS63213018A (ja) | 外部記憶制御装置 | |
| JPH11306124A (ja) | データ転送方法および装置 | |
| JPH1185413A (ja) | 記録装置 | |
| JP3456234B2 (ja) | ターゲット装置 | |
| JP2001014219A (ja) | キャッシュ制御方法及びその装置 | |
| JPH0246967B2 (ja) | ||
| JPH01201754A (ja) | 外部記憶装置におけるデータ転送方式 | |
| JPH0567022A (ja) | 高速データアクセス方式 | |
| JPS63255888A (ja) | フアイル装置 | |
| JPH01180620A (ja) | ディスク制御装置 | |
| JPH04346123A (ja) | データ転送装置 | |
| JPS63109560A (ja) | ファイル制御装置におけるコマンド制御方法 | |
| JP2001209577A (ja) | 情報記録再生装置 | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPS6074057A (ja) | デイスク・キヤツシユ制御システム | |
| JPS6053326B2 (ja) | 入出力制御装置のデ−タ２重記録方式 | |
| JPS6387690A (ja) | 光デイスク媒体装着制御装置 | |
| JPS595928B2 (ja) | 診断プログラムのロ−デイング処理方式 | |
| JPS6234227A (ja) | 補助メモリ装置 | |
| WO1984002017A1 (en) | Control of cache buffer for memory subsystem | |
| JPS59133656A (ja) | デ−タ処理方式 |