JPS632116B2 - - Google Patents
Info
- Publication number
- JPS632116B2 JPS632116B2 JP57211148A JP21114882A JPS632116B2 JP S632116 B2 JPS632116 B2 JP S632116B2 JP 57211148 A JP57211148 A JP 57211148A JP 21114882 A JP21114882 A JP 21114882A JP S632116 B2 JPS632116 B2 JP S632116B2
- Authority
- JP
- Japan
- Prior art keywords
- cursor
- display
- pattern
- displayed
- vram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 101100061460 Caenorhabditis elegans crtc-1 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、CRTデイスプレイのカーソル表示
方式に関し、カーソルパターンをVRAM上の一
部に記憶し、デイスプレイの水平帰線期間中にカ
ーソルパターンの１ラスタ分をVRAMからレジ
スタへ読み出して表示しようとするものである。
方式に関し、カーソルパターンをVRAM上の一
部に記憶し、デイスプレイの水平帰線期間中にカ
ーソルパターンの１ラスタ分をVRAMからレジ
スタへ読み出して表示しようとするものである。
従来技術と問題点
CRT（陰極線管）デイスプレイで入力位置等の
指示に用いるカーソルはそのパターンつまり形状
を複数種類にしてモード毎に異なるパターンにす
ると識別が増し、またマルチウインドウ型（画面
内に小画面があるタイプ）のデイスプレイでは各
ウインドウ毎に異なるカーソルを使用できて便利
である。従来のCRTデイスプレイ表示制御装置
（CRTC）は、カーソルのパターンを可変にする
ために各種のカーソルパターンを記憶しておくカ
ーソルパターンメモリ（CPM）を持ち、CRTC
側からVRAM（CRTCまたはCPUからアクセス
できるRAM）とCPMを同時にアクセスすること
ができるように２系統のバスを持ち、カーソルの
ない部分の表示はVRAMのみをアクセスして画
像を表示し、またカーソル表示タイミングになる
とVRAMとCPMを同時にアクセスして画像とカ
ーソルを表示する。このため、高速のCPM、該
CPM専用のバス、その他の周辺回路が必要にな
るという欠点がある。
指示に用いるカーソルはそのパターンつまり形状
を複数種類にしてモード毎に異なるパターンにす
ると識別が増し、またマルチウインドウ型（画面
内に小画面があるタイプ）のデイスプレイでは各
ウインドウ毎に異なるカーソルを使用できて便利
である。従来のCRTデイスプレイ表示制御装置
（CRTC）は、カーソルのパターンを可変にする
ために各種のカーソルパターンを記憶しておくカ
ーソルパターンメモリ（CPM）を持ち、CRTC
側からVRAM（CRTCまたはCPUからアクセス
できるRAM）とCPMを同時にアクセスすること
ができるように２系統のバスを持ち、カーソルの
ない部分の表示はVRAMのみをアクセスして画
像を表示し、またカーソル表示タイミングになる
とVRAMとCPMを同時にアクセスして画像とカ
ーソルを表示する。このため、高速のCPM、該
CPM専用のバス、その他の周辺回路が必要にな
るという欠点がある。
第１図は従来例で、２０は画像情報を格納する
VRAM、２１はそのアドレスを指定するアドレ
スジエネレータ、２２はCRT、２３は各種のカ
ーソルパターンを格納するカーソルパターンメモ
リ（CPM）、２４はカーソルポジシヨンレジスタ
（CSR）、２５はコンパレータ、２６，２７はパ
ラレル、シリアル変換器、２８は選択ゲートであ
る。アドレスジエネレータ２１からはCRT２２
上のラスタ走査に合わせたアドレスが順次発生さ
れ、VRAM２０から画像データが読出される。
同時にコンパレータ２５にも該アドレスは供給さ
れるので、レジスタ２４内のカーソルポジシヨン
に一致するとCPM２３からカーソルパターンが
発生される。ゲート２８はＰ／Ｓ変換器２７の出
力がない間は単純にＰ／Ｓ変換器２６の出力を
CRT２２に供給し、Ｐ／Ｓ変換器２７が出力を
生じるとこれを、Ｐ／Ｓ変換器２６の出力と共に
又はこの代りにCRT２２に供給する。
VRAM、２１はそのアドレスを指定するアドレ
スジエネレータ、２２はCRT、２３は各種のカ
ーソルパターンを格納するカーソルパターンメモ
リ（CPM）、２４はカーソルポジシヨンレジスタ
（CSR）、２５はコンパレータ、２６，２７はパ
ラレル、シリアル変換器、２８は選択ゲートであ
る。アドレスジエネレータ２１からはCRT２２
上のラスタ走査に合わせたアドレスが順次発生さ
れ、VRAM２０から画像データが読出される。
同時にコンパレータ２５にも該アドレスは供給さ
れるので、レジスタ２４内のカーソルポジシヨン
に一致するとCPM２３からカーソルパターンが
発生される。ゲート２８はＰ／Ｓ変換器２７の出
力がない間は単純にＰ／Ｓ変換器２６の出力を
CRT２２に供給し、Ｐ／Ｓ変換器２７が出力を
生じるとこれを、Ｐ／Ｓ変換器２６の出力と共に
又はこの代りにCRT２２に供給する。
発明の目的
本発明は、VRAM上にカーソルパターンを記
憶することによつてカーソルパターンメモリやそ
の周辺回路数を減少させようとするものである。
憶することによつてカーソルパターンメモリやそ
の周辺回路数を減少させようとするものである。
発明の構成
本発明は、CRT画面上に表示するカーソルパ
ターンをCRTコントローラがアクセスできるメ
モリ上に記憶し、そしてカーソルを表示すべき水
平走査の１つ前の走査の帰線期間中に該メモリか
ら当該水平走査分のカーソルパターンを読出して
これをシフトレジスタにロードし、当該水平走査
期間のカーソル表示位置対応タイミングで該レジ
スタをシフト開始してその出力を該メモリから読
出した表示データと共にCRT画面に表示するこ
とを特徴とするが、以下図示の実施例を参照しな
がらこれを詳細に説明する。
ターンをCRTコントローラがアクセスできるメ
モリ上に記憶し、そしてカーソルを表示すべき水
平走査の１つ前の走査の帰線期間中に該メモリか
ら当該水平走査分のカーソルパターンを読出して
これをシフトレジスタにロードし、当該水平走査
期間のカーソル表示位置対応タイミングで該レジ
スタをシフト開始してその出力を該メモリから読
出した表示データと共にCRT画面に表示するこ
とを特徴とするが、以下図示の実施例を参照しな
がらこれを詳細に説明する。
発明の実施例
第２図は本発明の一実施例である。同図におい
て１はラスタ走査CRTのコントローラ（CRTC）
で、表示用アドレスを発生する。表示用アドレス
は例えば何番目の水平走査かを示す数値である。
２はタイミング発生部で、CRT表示装置全体の
動作を規定するタイミングクロツクを発生する。
３は回路５のカーソル用アドレスとCRTC１の表
示用アドレスを選択し保持するレジスタ、４はカ
ーソルポジシヨンＸ，Ｙを保持するレジスタであ
る。こゝでＹは何番目の走査線かを示し、Ｘはそ
の走査線上の何番目の画素（ドツト）かを示す数
値である。５はカーソルアドレス発生器で、レジ
スタ４からのＹカーソルポジシヨンに応じて当該
カーソルを表示すべきラスタの直前の水平帰線期
間に該カーソルパターンを格納するVRAM６の
アドレスを発生し、また当該ラスタの表示期間に
変換部８のシフト開始を行なつたりする。６はカ
ーソルパターンと表示画素データを保持している
VRAMである。７，８はＰ／Ｓ（パラレル・シリ
アル）変換部で、具体的にはシフトレジスタから
なり、データをパラレルロードされ、シフトによ
りそれをシリアルに出力し、こうしてＰ／Ｓ変換
を行なう。変換部７は表示画素用、８はカーソル
パターン用である。９は変換部７，８から出力さ
れた表示画素とカーソルパターンを合成するオー
バレイ部である。
て１はラスタ走査CRTのコントローラ（CRTC）
で、表示用アドレスを発生する。表示用アドレス
は例えば何番目の水平走査かを示す数値である。
２はタイミング発生部で、CRT表示装置全体の
動作を規定するタイミングクロツクを発生する。
３は回路５のカーソル用アドレスとCRTC１の表
示用アドレスを選択し保持するレジスタ、４はカ
ーソルポジシヨンＸ，Ｙを保持するレジスタであ
る。こゝでＹは何番目の走査線かを示し、Ｘはそ
の走査線上の何番目の画素（ドツト）かを示す数
値である。５はカーソルアドレス発生器で、レジ
スタ４からのＹカーソルポジシヨンに応じて当該
カーソルを表示すべきラスタの直前の水平帰線期
間に該カーソルパターンを格納するVRAM６の
アドレスを発生し、また当該ラスタの表示期間に
変換部８のシフト開始を行なつたりする。６はカ
ーソルパターンと表示画素データを保持している
VRAMである。７，８はＰ／Ｓ（パラレル・シリ
アル）変換部で、具体的にはシフトレジスタから
なり、データをパラレルロードされ、シフトによ
りそれをシリアルに出力し、こうしてＰ／Ｓ変換
を行なう。変換部７は表示画素用、８はカーソル
パターン用である。９は変換部７，８から出力さ
れた表示画素とカーソルパターンを合成するオー
バレイ部である。
カーソルパターンは、表示される文字と同様に
例えば24×24ドツトで構成され、そして矩形、星
形、矢印など種々の形状をとり、複数種（勿論１
種でもよい）がVRAM６に格納される。カーソ
ルを表示すべきラスタ（第３図のRSTとする）
の直前の水平帰線期間（HS）になると回路５は
カーソルアドレス（カーソルを格納するVRAM
のアドレス）を発生し、このカーソルアドレスは
レジスタ３へ入力し、VRAM６をアクセスして
１ラスタ分のカーソルパターンを読出す。これは
カーソルＰ／Ｓ変換部８へ並列に入力する。期間
HSを通過するとレジスタ３の入力はCRTC１か
らの表示用アドレスに切り替り、またアドレス発
生部５に設けられＸをロードされたカウンタはダ
ウンカウントを開始する。VRAM６へはCRTC
１からの表示用アドレスが入力されて該アドレス
でアクセスされ、読出された１ライン分の表示デ
ータは表示Ｐ／Ｓ変換部７へ入力される。変換部
７は各水平走査と同期しそのドツトタイミングに
よつて表示用データをＰ／Ｓ変換し、変換部８は
回路５からそのラスタのカーソルを表示すべきド
ツトタイミング（つまり５のカウンタの内容が負
になると）シフト動作を開始する。前述のように
カーソルアドレス発生回路５のカウンタは水平帰
線期間（HS）が終わるとダウンカウントを開始
し、そして後続のラスタの途中で計数値が０にな
ると変換部８へシフトパルスを送つてカーソルパ
ターンをシフトさせる。一方表示Ｐ／Ｓ変換部７
は１ラスタ分の画素（ドツト）情報を並列に入力
され、カーソルＰ／Ｓ変換部８は当該ラスタにお
けるカーソル領域の画素情報を並列に入力され、
これらの変換部のシフトクロツクはラスタと同期
しておりそして変換部８のシフト開始は当該ラス
タ上のカーソル領域始端に一致するから、オーバ
レイ部９による排他的論理和（EOR）出力が
CRTへ入力されると、該CRTの管面には当該ラ
スタの画像と共にレジスタ４が指定した位置にカ
ーソルが表示される。１つのカーソルがｎ×ｎド
ツトで表示される場合は上記の動作がｎ回繰り返
される。例えば１つのカーソルが24×24ドツトで
表示されるなら、１ラスタでは水平方向に24ドツ
トだけが表示され、これが垂直方向に24ラスタ分
繰り返され、こうして該カーソル全体が表示され
る。
例えば24×24ドツトで構成され、そして矩形、星
形、矢印など種々の形状をとり、複数種（勿論１
種でもよい）がVRAM６に格納される。カーソ
ルを表示すべきラスタ（第３図のRSTとする）
の直前の水平帰線期間（HS）になると回路５は
カーソルアドレス（カーソルを格納するVRAM
のアドレス）を発生し、このカーソルアドレスは
レジスタ３へ入力し、VRAM６をアクセスして
１ラスタ分のカーソルパターンを読出す。これは
カーソルＰ／Ｓ変換部８へ並列に入力する。期間
HSを通過するとレジスタ３の入力はCRTC１か
らの表示用アドレスに切り替り、またアドレス発
生部５に設けられＸをロードされたカウンタはダ
ウンカウントを開始する。VRAM６へはCRTC
１からの表示用アドレスが入力されて該アドレス
でアクセスされ、読出された１ライン分の表示デ
ータは表示Ｐ／Ｓ変換部７へ入力される。変換部
７は各水平走査と同期しそのドツトタイミングに
よつて表示用データをＰ／Ｓ変換し、変換部８は
回路５からそのラスタのカーソルを表示すべきド
ツトタイミング（つまり５のカウンタの内容が負
になると）シフト動作を開始する。前述のように
カーソルアドレス発生回路５のカウンタは水平帰
線期間（HS）が終わるとダウンカウントを開始
し、そして後続のラスタの途中で計数値が０にな
ると変換部８へシフトパルスを送つてカーソルパ
ターンをシフトさせる。一方表示Ｐ／Ｓ変換部７
は１ラスタ分の画素（ドツト）情報を並列に入力
され、カーソルＰ／Ｓ変換部８は当該ラスタにお
けるカーソル領域の画素情報を並列に入力され、
これらの変換部のシフトクロツクはラスタと同期
しておりそして変換部８のシフト開始は当該ラス
タ上のカーソル領域始端に一致するから、オーバ
レイ部９による排他的論理和（EOR）出力が
CRTへ入力されると、該CRTの管面には当該ラ
スタの画像と共にレジスタ４が指定した位置にカ
ーソルが表示される。１つのカーソルがｎ×ｎド
ツトで表示される場合は上記の動作がｎ回繰り返
される。例えば１つのカーソルが24×24ドツトで
表示されるなら、１ラスタでは水平方向に24ドツ
トだけが表示され、これが垂直方向に24ラスタ分
繰り返され、こうして該カーソル全体が表示され
る。
VRAM６には任意のカーソルパターンを複数
種格納でき、VRAMはCPUがアクセス可能なメ
モリ空間であるからこのカーソルパターンの格納
はCPUが行なうことができる。またVRAMは１
画面毎に更新できるから、格納するカーソルパタ
ーンは１種類として各画面毎パターン更新しても
よいが、VRAMに予め複数種のパターンを格納
しておくと、マルチウインドウ型表示装置におい
て各ウインドウ毎に異なるパターンのカーソルを
容易に表示できる、或いは垂直帰線期間中に回路
５の内部のカーソルパターンアドレス変換テーブ
ルを書きかえるだけで異なるカーソルパターンを
記憶しているVRAMアドレスを発生して画面毎
に形状の異なつたカーソルを任意に表示できるな
どの利点が得られる。どのカーソルパターンをど
の位置に表示するかというカーソルポジシヨン
Ｘ，ＹはCPUからレジスタ４に与えればよい。
種格納でき、VRAMはCPUがアクセス可能なメ
モリ空間であるからこのカーソルパターンの格納
はCPUが行なうことができる。またVRAMは１
画面毎に更新できるから、格納するカーソルパタ
ーンは１種類として各画面毎パターン更新しても
よいが、VRAMに予め複数種のパターンを格納
しておくと、マルチウインドウ型表示装置におい
て各ウインドウ毎に異なるパターンのカーソルを
容易に表示できる、或いは垂直帰線期間中に回路
５の内部のカーソルパターンアドレス変換テーブ
ルを書きかえるだけで異なるカーソルパターンを
記憶しているVRAMアドレスを発生して画面毎
に形状の異なつたカーソルを任意に表示できるな
どの利点が得られる。どのカーソルパターンをど
の位置に表示するかというカーソルポジシヨン
Ｘ，ＹはCPUからレジスタ４に与えればよい。
発明の効果
以上述べたように本発明によれば、カーソルパ
ターン専用のメモリ（カーソルパターンメモリ）
を使用しなくても、VRAM上にカーソルパター
ンを保持し、そしてカーソルを表示すべきラスタ
の直前の水平帰線期間中にシフトレジスタ（Ｐ／
Ｓ変換部）にカーソルパターンをロードすれば任
意のドツトタイミングで従つて任意の位置にカー
ソル表示することができるため、回路数が減少す
る利点がある。特に、最近のメモリチツプは集積
化が進み、カーソルパターン程度を保持しておく
ための小容量のメモリに最適なチツプがなくなり
つつあるため、VRAM上の一部にカーソルパタ
ーンを保持するという効果は大きい。
ターン専用のメモリ（カーソルパターンメモリ）
を使用しなくても、VRAM上にカーソルパター
ンを保持し、そしてカーソルを表示すべきラスタ
の直前の水平帰線期間中にシフトレジスタ（Ｐ／
Ｓ変換部）にカーソルパターンをロードすれば任
意のドツトタイミングで従つて任意の位置にカー
ソル表示することができるため、回路数が減少す
る利点がある。特に、最近のメモリチツプは集積
化が進み、カーソルパターン程度を保持しておく
ための小容量のメモリに最適なチツプがなくなり
つつあるため、VRAM上の一部にカーソルパタ
ーンを保持するという効果は大きい。
第１図は従来のカーソル表示方式を示すブロツ
ク図、第２図は本発明の一実施例を示すブロツク
図、第３図は水平帰線期間の説明図である。 図中、１はCRTコントローラ、６はビデオ
RAM、８はカーソルパターン用シフトレジスタ
である。
ク図、第２図は本発明の一実施例を示すブロツク
図、第３図は水平帰線期間の説明図である。 図中、１はCRTコントローラ、６はビデオ
RAM、８はカーソルパターン用シフトレジスタ
である。
Claims (1)
- １ CRT画面上に表示するカーソルパターンを
CRTコントローラがアクセスできるメモリ上に
記憶し、そしてカーソルを表示すべき水平走査の
１つ前の走査の帰線期間中に該メモリから当該水
平走査分のカーソルパターンを読出してこれをシ
フトレジスタにロードし、当該水平走査期間のカ
ーソル表示位置対応タイミングで該レジスタをシ
フト開始してその出力を該メモリから読出した表
示データと共にCRT画面に表示することを特徴
とするカーソル表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211148A JPS59101697A (ja) | 1982-12-01 | 1982-12-01 | カ−ソル表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211148A JPS59101697A (ja) | 1982-12-01 | 1982-12-01 | カ−ソル表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59101697A JPS59101697A (ja) | 1984-06-12 |
| JPS632116B2 true JPS632116B2 (ja) | 1988-01-16 |
Family
ID=16601168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57211148A Granted JPS59101697A (ja) | 1982-12-01 | 1982-12-01 | カ−ソル表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101697A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200149823A1 (en) * | 2018-11-09 | 2020-05-14 | Furukawa Electric Co., Ltd. | Heat pipe |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215605A (ja) * | 1985-07-15 | 1987-01-24 | Fuji Electric Co Ltd | プログラミング装置 |
| JPS62280895A (ja) * | 1986-05-30 | 1987-12-05 | 株式会社ピーエフユー | カ−ソル表示制御方式 |
| JPS6371887A (ja) * | 1986-09-16 | 1988-04-01 | 横河電機株式会社 | カ−ソル表示装置 |
| JPS63127287A (ja) * | 1986-11-17 | 1988-05-31 | 富士通株式会社 | カ−ソル表示方式 |
-
1982
- 1982-12-01 JP JP57211148A patent/JPS59101697A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200149823A1 (en) * | 2018-11-09 | 2020-05-14 | Furukawa Electric Co., Ltd. | Heat pipe |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59101697A (ja) | 1984-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451981A (en) | Tear free updates of computer graphical output displays | |
| CA1220293A (en) | Raster scan digital display system | |
| US4695967A (en) | High speed memory access circuit of CRT display unit | |
| KR860001450B1 (ko) | 그래픽 디스플레이 시스템 | |
| JPS642955B2 (ja) | ||
| US4626839A (en) | Programmable video display generator | |
| JPS632116B2 (ja) | ||
| US5371513A (en) | Apparatus for generating programmable interrupts to indicate display positions in a computer | |
| US4417318A (en) | Arrangement for control of the operation of a random access memory in a data processing system | |
| KR960002044B1 (ko) | 데이타 선택 장치 | |
| JP2609628B2 (ja) | メモリアドレス制御装置 | |
| JP2623541B2 (ja) | 画像処理装置 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JP2565581B2 (ja) | Ｃｒｔ表示用回路 | |
| JP2585509B2 (ja) | デイスプレイ装置 | |
| JP2002014663A (ja) | 画像表示前処理装置および画像表示装置 | |
| JP3226939B2 (ja) | 画像表示装置 | |
| JP2735072B2 (ja) | 画像表示制御装置及びこれを具備する電子機器 | |
| JPH0673070B2 (ja) | 画像表示装置 | |
| JPS62272321A (ja) | 表示方式 | |
| JPH05181446A (ja) | 図形表示処理装置 | |
| JPS58143378A (ja) | Ｃｒｔ上における表示文字拡大制御方式 | |
| JPS61165788A (ja) | Ｃｒｔ表示方式 | |
| JPH06138868A (ja) | 表示制御装置 | |
| JPH04316089A (ja) | 表示制御装置 |