JPS63204444A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS63204444A JPS63204444A JP62037366A JP3736687A JPS63204444A JP S63204444 A JPS63204444 A JP S63204444A JP 62037366 A JP62037366 A JP 62037366A JP 3736687 A JP3736687 A JP 3736687A JP S63204444 A JPS63204444 A JP S63204444A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- memory
- state information
- working state
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 230000006870 function Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、マイクロコンピュータのように、プログラ
ム制御方式により処理を行うCPLJを含んだデータ処
理システムに関し、特に、マルチタスク処理等の場合に
も、的確な障害原因検出を行わんとするものである。
ム制御方式により処理を行うCPLJを含んだデータ処
理システムに関し、特に、マルチタスク処理等の場合に
も、的確な障害原因検出を行わんとするものである。
(従来の技術)
従来のマイクロコンピュータ応用システムにおいては、
システムの運用に関する重大な障害が発生した場合、障
害原因検出のため以下のような機能を有している。つま
り、CPUが上記障害を検出すると、「障害情報」を記
憶装置に記憶した後、システムダウンに移行するように
なされている。、具体的には、CPUは、障害検出を行
うと、その時点における実行中の命令アドレス、その時
点の次に実行される命令のアドレス、その時点における
CPLJ内部のレジスタのデータ、その時点におけるそ
の他ステータス情報を、検出して、これらを記憶するも
のであった。
システムの運用に関する重大な障害が発生した場合、障
害原因検出のため以下のような機能を有している。つま
り、CPUが上記障害を検出すると、「障害情報」を記
憶装置に記憶した後、システムダウンに移行するように
なされている。、具体的には、CPUは、障害検出を行
うと、その時点における実行中の命令アドレス、その時
点の次に実行される命令のアドレス、その時点における
CPLJ内部のレジスタのデータ、その時点におけるそ
の他ステータス情報を、検出して、これらを記憶するも
のであった。
かかる「障害情報」の記憶だけでは、単一ジョブ、単一
タスクでCPUが動作する場合はともかく、通常のシス
テムでは、マルチジョブ、マルチタスクでCPtJが動
作するから、ある時点における「障害情報」が記憶され
ているだけでは、いずれのジョブ、また、いずれのタス
クにおいて、当該「障害情報」が収集されることになっ
たのか明らかでなくなる場合が多く、障害原因の解析を
行えないことが生じた。即ち、同一の「障害情報」が記
憶されている場合でも、どのジョブまたはタスクからど
のジョブまたはタスクへ移行する段階で、当該「障害情
報」が記憶されたのかが重要であり、このような情報が
無ければ、障害原因の解析が極めて困難なのである。
タスクでCPUが動作する場合はともかく、通常のシス
テムでは、マルチジョブ、マルチタスクでCPtJが動
作するから、ある時点における「障害情報」が記憶され
ているだけでは、いずれのジョブ、また、いずれのタス
クにおいて、当該「障害情報」が収集されることになっ
たのか明らかでなくなる場合が多く、障害原因の解析を
行えないことが生じた。即ち、同一の「障害情報」が記
憶されている場合でも、どのジョブまたはタスクからど
のジョブまたはタスクへ移行する段階で、当該「障害情
報」が記憶されたのかが重要であり、このような情報が
無ければ、障害原因の解析が極めて困難なのである。
(発明が解決しようとする問題点)
上記のように、従来のデータ処理システムによると、C
PUが障害を検出した場合には、その時点における「障
害情報」のみしか記憶されず、特に、マルチジョブ、マ
ルチタスクのシステムにおける障害原因の解析を極めて
困難なものにしていたという欠点があった。本発明は、
かかる従来のデータ処理システムの欠点に恵みなされた
もので、その目的は、マルチジョブ、マルチタスクで動
作するcput具備する場合であっても、的確に障害原
因の解析を可能とするデータ処理システムを提供するこ
とである。
PUが障害を検出した場合には、その時点における「障
害情報」のみしか記憶されず、特に、マルチジョブ、マ
ルチタスクのシステムにおける障害原因の解析を極めて
困難なものにしていたという欠点があった。本発明は、
かかる従来のデータ処理システムの欠点に恵みなされた
もので、その目的は、マルチジョブ、マルチタスクで動
作するcput具備する場合であっても、的確に障害原
因の解析を可能とするデータ処理システムを提供するこ
とである。
[発明の構成コ
(問題点を解決するための手段)
本発明では、プログラム制御方式により処理を行うCP
Uと、所定段の記憶領域を有するFIFOメモリと、上
記CPUtfi処理を行う場合に発生する障害原因を検
出するために必要なタイミングで、システムの動作状況
情報を上記FIFOメモリに書込む書込手段とを具備さ
せて、データ処理システムを構成したものである。
Uと、所定段の記憶領域を有するFIFOメモリと、上
記CPUtfi処理を行う場合に発生する障害原因を検
出するために必要なタイミングで、システムの動作状況
情報を上記FIFOメモリに書込む書込手段とを具備さ
せて、データ処理システムを構成したものである。
(作用)
上記構成によると、書込手段によって、書込まれたシス
テムの動作状況情報が、常に、FIFOメモリ内に所定
段数だけ残ることになり、CPLIが障害を検出した時
点においても、この時点から過去の所定段分の履歴が記
憶されていることが保証され、この履歴を用いて障害原
因の解析を行うことが可能である。
テムの動作状況情報が、常に、FIFOメモリ内に所定
段数だけ残ることになり、CPLIが障害を検出した時
点においても、この時点から過去の所定段分の履歴が記
憶されていることが保証され、この履歴を用いて障害原
因の解析を行うことが可能である。
(実施例)
以下、図面を参照して本発明の一実施例を説明する。第
1図は、本発明の一実施例のブロック図である。同図に
おいて、1は、データ処理システムを示す。データ処理
システム1には、プログラム制御方式により処理を行う
CPLI2が含まれている。CPLI2は、バス4を介
して、周辺・記憶装置3を制御して、システムを運用す
る。5はn段の記憶領域を有するFIFOメモリを示す
。このFIFOメモリ5には、CPLI2からステータ
スライン6を介して、また、周辺・記憶装置3からステ
ータスライン7を介して、動作状況情報が出力される。
1図は、本発明の一実施例のブロック図である。同図に
おいて、1は、データ処理システムを示す。データ処理
システム1には、プログラム制御方式により処理を行う
CPLI2が含まれている。CPLI2は、バス4を介
して、周辺・記憶装置3を制御して、システムを運用す
る。5はn段の記憶領域を有するFIFOメモリを示す
。このFIFOメモリ5には、CPLI2からステータ
スライン6を介して、また、周辺・記憶装置3からステ
ータスライン7を介して、動作状況情報が出力される。
ここに、動作状況情報とは、CPLI2が出力する各種
信号−例えば、アドレスデータ、データ、リード/ライ
ト信号、ホールド信号等−ヤ、周辺・記゛臘装買3が出
力するデータ、ステータス信号、その地図示せぬが、シ
ステムの外部より与えられるデータ、信号等を指す。こ
のFIFOメモリ5に、動作状況情報が書込ま〜れる場
合には、FIFOメモリ5に、書込制御信号を与える必
要があるが、この書込制御信号は、CPLI2が書込手
段10として機能して図示せぬラインより出力するもの
とし、CPU2は、例えば、命令フェッチのタイミング
毎に、書込制御信号を出力する。FIFOメモリ5は、
具体的には、第2図に示されるようにn段のシフトレジ
スタ51〜5IIlが集合してなるもので、シフトレジ
スタ51は、1段がCPt、12のアドレスデータと同
量のビット数を有し、CPU2のアドレスデータを記憶
するために用いられ、シフトレジスタ52は、1段が1
ビツトでCPU2のホールド信号のオンオフを記゛lす
るために用いられ、・・・(中略)−・・、シフトレジ
スタ5m−1は1段が周辺・記憶装H3の所定ステータ
スデータと同量のビット数を有し、周辺・記1!!装置
3の上記所定ステータスデータを記憶するために用いら
れ、シフトレジスタ5IIlは、システムの外部より与
えられる所定のデータと同量のビット数を有し、システ
ムの外部より与えられる上記所定のデータを記憶するた
めに用いられる。従って、システムが稼動状態になって
、ある時間経過して命令フェッチが行われたときには、
FIFOメモリ5の各シフトレジスタ51〜5mには、
n回の命令フェッチ時の動作状況情報が時系列的に記憶
されていることになる。
信号−例えば、アドレスデータ、データ、リード/ライ
ト信号、ホールド信号等−ヤ、周辺・記゛臘装買3が出
力するデータ、ステータス信号、その地図示せぬが、シ
ステムの外部より与えられるデータ、信号等を指す。こ
のFIFOメモリ5に、動作状況情報が書込ま〜れる場
合には、FIFOメモリ5に、書込制御信号を与える必
要があるが、この書込制御信号は、CPLI2が書込手
段10として機能して図示せぬラインより出力するもの
とし、CPU2は、例えば、命令フェッチのタイミング
毎に、書込制御信号を出力する。FIFOメモリ5は、
具体的には、第2図に示されるようにn段のシフトレジ
スタ51〜5IIlが集合してなるもので、シフトレジ
スタ51は、1段がCPt、12のアドレスデータと同
量のビット数を有し、CPU2のアドレスデータを記憶
するために用いられ、シフトレジスタ52は、1段が1
ビツトでCPU2のホールド信号のオンオフを記゛lす
るために用いられ、・・・(中略)−・・、シフトレジ
スタ5m−1は1段が周辺・記憶装H3の所定ステータ
スデータと同量のビット数を有し、周辺・記1!!装置
3の上記所定ステータスデータを記憶するために用いら
れ、シフトレジスタ5IIlは、システムの外部より与
えられる所定のデータと同量のビット数を有し、システ
ムの外部より与えられる上記所定のデータを記憶するた
めに用いられる。従って、システムが稼動状態になって
、ある時間経過して命令フェッチが行われたときには、
FIFOメモリ5の各シフトレジスタ51〜5mには、
n回の命令フェッチ時の動作状況情報が時系列的に記憶
されていることになる。
20は、動作状況情報の出力装置を示し、この出力装置
20は、プロセッサ機能、キーボードによる出力命令受
付渫能、表示機能(CRTまたはプリンタ等による)を
有するもので、オペレータからキーボードによって出力
命令が与えられると、出力ライン30を介してFIFO
メモリ5から動作状況情報を読出して出力表示する。
20は、プロセッサ機能、キーボードによる出力命令受
付渫能、表示機能(CRTまたはプリンタ等による)を
有するもので、オペレータからキーボードによって出力
命令が与えられると、出力ライン30を介してFIFO
メモリ5から動作状況情報を読出して出力表示する。
一方、CPU2は、システムの障害を検出すると、FI
FOメモリ5に動作状況情報を書込み、システムダウン
とする。このとき、CPU2は、図示せぬ表示器にシス
テムダウンを表示する。
FOメモリ5に動作状況情報を書込み、システムダウン
とする。このとき、CPU2は、図示せぬ表示器にシス
テムダウンを表示する。
そこで、オペレータが出力装置20から、動作状況情報
を出力させるように操作すると、この時には、システム
ダウンのときから(n−1>回前の命令フェッチ時まで
の動作状況情報が表示出力される。このため、出力結果
に基づいて、システムダウンに到るまでの動作状況情報
を得ることができ、システムがどのジョブ、タスクのど
の位置で、どういう経緯でダウンすることになったかを
的確に解析するために役立つものである。
を出力させるように操作すると、この時には、システム
ダウンのときから(n−1>回前の命令フェッチ時まで
の動作状況情報が表示出力される。このため、出力結果
に基づいて、システムダウンに到るまでの動作状況情報
を得ることができ、システムがどのジョブ、タスクのど
の位置で、どういう経緯でダウンすることになったかを
的確に解析するために役立つものである。
尚、本実施例では、FIFOメモリ5へ動作状況情報を
富込むタイミングは、命令フェッチ時としたが、その他
、CPU2が処理を行う場合に発生する障害原因を検出
するために必要なタイミングであれば、いかなる時で′
あっても良い。
富込むタイミングは、命令フェッチ時としたが、その他
、CPU2が処理を行う場合に発生する障害原因を検出
するために必要なタイミングであれば、いかなる時で′
あっても良い。
[発明の効果]
以上説明したように、本発明によれば、所定段の記′!
!領域を有するFIFOメモリに、時系列的にシステム
の動作状況情報が残されるので、システムダウンの場合
には、この腹歴により、マルチジョブ、マルチタスクで
動作するCPUI備する場合であっても、的確な障害原
因の解析が可能となる。
!領域を有するFIFOメモリに、時系列的にシステム
の動作状況情報が残されるので、システムダウンの場合
には、この腹歴により、マルチジョブ、マルチタスクで
動作するCPUI備する場合であっても、的確な障害原
因の解析が可能となる。
第1図は本発明の一実施例のブロック図j第2図は第1
図の要部のメモリマツプを示す図である。 1・・・データ処理システム 2・・・CPU訃
・・周辺・記憶装置 5・・・FIFOメモ
リ51〜5IIl・・・シフトレジスタ 1o・・・
書込手段代理人 弁理士 本 1) 崇 77段〜 第2図
図の要部のメモリマツプを示す図である。 1・・・データ処理システム 2・・・CPU訃
・・周辺・記憶装置 5・・・FIFOメモ
リ51〜5IIl・・・シフトレジスタ 1o・・・
書込手段代理人 弁理士 本 1) 崇 77段〜 第2図
Claims (1)
- プログラム制御方式により処理を行うCPUと、所定段
の記憶領域を有するFIFOメモリと、前記CPUが処
理を行う場合に発生する障害原因を検出するために必要
なタイミングで、システムの動作状況情報を前記FIF
Oメモリに書込む書込手段とを具備したことを特徴とす
るデータ処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62037366A JPS63204444A (ja) | 1987-02-20 | 1987-02-20 | デ−タ処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62037366A JPS63204444A (ja) | 1987-02-20 | 1987-02-20 | デ−タ処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63204444A true JPS63204444A (ja) | 1988-08-24 |
Family
ID=12495529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62037366A Pending JPS63204444A (ja) | 1987-02-20 | 1987-02-20 | デ−タ処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63204444A (ja) |
-
1987
- 1987-02-20 JP JP62037366A patent/JPS63204444A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4550278A (en) | Control device | |
JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
JPS63204444A (ja) | デ−タ処理システム | |
JPS5939783B2 (ja) | 論理状態追跡装置 | |
JPS6232510A (ja) | シ−ケンサの異常診断装置 | |
JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
JPH1011317A (ja) | デジタル制御装置 | |
SU1509929A1 (ru) | Графический дисплей с контролем | |
JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
JPS5839339B2 (ja) | 計算機プログラム正常動作表示装置 | |
JP2005327175A (ja) | インサーキットエミュレータ装置およびスタックアクセス異常検知方法 | |
JPH1091477A (ja) | 制御用マイクロコンピュータ装置及び該装置の保守ツール | |
JPH02105230A (ja) | 半導体集積回路 | |
JPS6227421B2 (ja) | ||
WO1990001734A1 (en) | Trace control method for pc | |
JPH04336630A (ja) | アドレストレース方法およびアドレストレース装置 | |
JPH01145740A (ja) | マルチプロセス用エミユレータ | |
JPS6399156A (ja) | 数値制御装置における異常情報の記憶方式 | |
JPH0887426A (ja) | 自己診断状況表示方式 | |
JPS6237748A (ja) | フア−ムウエアによるトリガ信号発生方式 | |
JPS63150744A (ja) | 論理装置の履歴解析装置 | |
JPH0588946A (ja) | ヒストリメモリ書き込み方式 | |
JPH0444973B2 (ja) | ||
JPS59191662A (ja) | プログラム暴走検出方式 | |
JPS61266036A (ja) | 系統安定化装置 |