JPS63201856A - Storage device - Google Patents

Abstract

PURPOSE:To generate a trouble due to the shortage of a memory capacity and to detect an erroneous mounting by defining the high order memory capacity of a dominant polarity according to the connection logic of a memory capacity identification signal when a memory card different in the memory capacity is mixed. CONSTITUTION:Memory card mounting positions 40-43 and 44-47 respectively constitute groups and the 1Mb memory card 2 or the 4Mb memory card 3 can be mounted for every group unit. The capacity identification signal of the memory card 2 is opened and that of the memory card 3 is 0V. The memory card groups re recognized as the high order memory capacity by a memory card selection control part 5 and when a low order memory card is mixed, the trouble due to the shortage of the memory capacity is generated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ容量の異なるメモリカードを混在実装す
る記憶装置に係り、特に混在実装の誤まりを検出するの
に好適な記憶装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a storage device in which memory cards with different memory capacities are mixedly mounted, and particularly to a storage device suitable for detecting errors in mixed mounting.

〔従来の技術〕[Conventional technology]

従来の記憶装置は、日経エレクトロニクス４５８２　（
１９８５，１１，１８）のページ２２７〜２８８に記載
の主記憶装置のように、一種類のメモリ素子で一種類の
メモリカードを構成し、そのメモリカードを複数枚使用
するのが一般的である。The conventional storage device is Nikkei Electronics 4582 (
1985, 11, 18), pages 227 to 288, it is common to configure one type of memory card with one type of memory element and use a plurality of such memory cards. .

しかし、半導体の進歩が著しいため、電子計算機のライ
フタイム内でさらに大容量のメモリ素子が開発され、そ
れらを採用したメモリカードに生産を切替えてメモリ増
設を行う必要があるため、予めメモリ容量の異なるメモ
リカードを混在実装して制御できる機能を組込んでいる
ものもある。However, due to the remarkable progress in semiconductors, even larger capacity memory elements will be developed during the lifetime of electronic computers, and it will be necessary to switch production to memory cards that use them and increase memory capacity. Some devices have a built-in function that allows them to implement and control a mix of different memory cards.

この場合、メモリカード実装位置を複数枚単位のグルー
プに分割してグループ単位毎に混在実装し、混在制御数
を減らして制御を簡素化すること、また各グループの少
なくとも１枚のメモリカードからメモリカード制御部に
対してメモリ容量識別信号を供給し、各グループに実装
されているメモリカードを自動認識させることは一般的
である。In this case, it is possible to divide the memory card mounting position into groups of multiple cards and perform mixed mounting in each group to reduce the number of mixed controls and simplify control. It is common to supply a memory capacity identification signal to the card control unit to automatically recognize the memory cards installed in each group.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術では混在実装時の実装誤まシについて十分
な配慮がされておらず、 １、　メモリ容量ｍのメモリカードグループにメモリ容
量ｍｘｎ（ｎ＞１）のメモリカードが混入し、さらにメ
モリ容量識別信号が混入の影響を受けずにメモリ容量ｍ
と認識されるケース、２、　メモリ容量ｍＸｎのメモリ
カードグループにメモリ容量ｍのメモリカードが混入し
、さらにメモリ容量識別信号が混入の影響でメモリ容量
ｍに変わって認識されるケース ではメモリ容量ｍのグループとして正常動作してしまい
、実装誤まりが検出できない問題があった。In the above conventional technology, sufficient consideration has not been given to mounting errors during mixed mounting. Memory capacity m without the identification signal being affected by contamination
2. In a case where a memory card with a memory capacity m is mixed into a memory card group with a memory capacity m There was a problem in which the implementation error could not be detected because it would work normally as a group.

本発明の目的は上記のケースも含め、混在実装時の実装
誤まりを簡単外機能ですべて検出できる記憶装置を提供
することにある。An object of the present invention is to provide a storage device that can detect all mounting errors during mixed mounting, including the above-mentioned cases, with a simple function.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

上記目的はメモリ容量識別信号を前記グループ単位にす
べてのメモリカード実装位置で結線し、かつ結線論理で
優勢となる極性を上位メモリ容量のメモリカードのメモ
リ容量識別信号極性とすることにより達成される。The above object is achieved by connecting the memory capacity identification signal in each group at all memory card mounting positions, and by setting the dominant polarity in the wiring logic as the memory capacity identification signal polarity of the memory card with the higher memory capacity. .

〔作用〕[Effect]

前記グループ内のすべてのメモリカード実装位置におい
て、゛メモリ容量の誤なるメモリカードが混入された場
合、各メモリカードが出力するメモリ容量識別信号の結
線論理により優勢極性の上位メモリ容量の識別信号が確
定する。In all the memory card mounting positions in the group, if a memory card with an incorrect memory capacity is mixed in, the connection logic of the memory capacity identification signal output by each memory card will cause the identification signal of the upper memory capacity of the dominant polarity to be Determine.

従って、メモリカード選択制御部は当該グループを上位
メモリ容量のメモリカードのグループと認識してアクセ
スするため、メモリアクセステストで下位メモリ容量の
メそリカードでメモリ容量不足による障害が発生し、誤
実装を検出することができる。Therefore, since the memory card selection control unit recognizes the group as a group of memory cards with higher memory capacity and accesses it, failures due to insufficient memory capacity may occur in memory cards with lower memory capacity during memory access tests, resulting in incorrect implementation. can be detected.

〔実施例〕〔Example〕

以下、本発明の一実施例を第１図、第２図、および第３
図により説明する。An embodiment of the present invention will be described below with reference to FIGS. 1, 2, and 3.
This will be explained using figures.

第１図は（ａ）記憶装置１と、記憶装置１に実装する（
ｂ）メモリ容量Ｍ（ＭＢ）のＩ　Ｑｉ１メモリカード２
・および（ｃ）Ｍｘ　４　（ＭＢ　）の４Ｍｂメモリカ
ード３を示す。FIG. 1 shows (a) the storage device 1 and the (
b) I Qi1 memory card 2 with memory capacity M (MB)
- and (c) Mx 4 (MB) 4Mb memory card 3 is shown.

メモリカード実装位置４゜〜、と４４ケは各々グループ
を構成しく以下４゜、をＡグループ、４４〜ｆをＢグル
ープとする。）、グループ内での混在がない限り、グル
ープ単位でＩＭｂメモリカード２または４　Ｍ　ｂメモ
リカード３が実装可能である。メモリカード選択制御部
５に供給するメモリ容量識別ｉ号（以下、ＩＤ、−、信
号）はＴＴＬレベルであり□、ハイクランプ抵抗６・〜
、を介して＋５ｖ電源に接続している。また、ＩＤＯ信
号はＡグループ、またＩＤ１信号はＢグループの全実装
位置の所定のコネクタビンに接続している。さらに、そ
のコネクタピンに対応するメモリカードのピンはＩＭｂ
メモリカード２ではオープン（＆）、４Ｍｂカードでは
Ｏｖに接続されている。ＩＭｂメモリカード２および４
Ｍｂメモリカード３は、メモリカード選択制御部５から
供給されるメモリカード選択信号（以下、Ｓ、〜、倍信
号により、起動タイミング制御部（図示せず）から供給
される起動タイミング信号（以下、Ｔ信号）をアンドゲ
ート７でゲートし、メモリ素子８に供給している。５０
−９信号は選ばれた１本のみが論理値１１１となり、そ
の信号か供給されているメモリカードのメモリ素子だけ
に菅信号が供給され、動作する。The memory card mounting positions 4° to 44 constitute groups, and hereinafter 4° is referred to as group A, and 44 to f as group B. ), IMb memory cards 2 or 4 Mb memory cards 3 can be mounted in groups as long as there is no coexistence within the group. The memory capacity identification number i (hereinafter referred to as ID, -, signal) supplied to the memory card selection control section 5 is at TTL level □, and the high clamp resistor 6.
, is connected to the +5V power supply via. Further, the IDO signal is connected to the predetermined connector bins of all the mounting positions of the A group, and the ID1 signal is connected to the B group. Furthermore, the memory card pin corresponding to that connector pin is IMb
For memory card 2, it is connected to open (&), and for 4 Mb card, it is connected to Ov. IMb memory card 2 and 4
The Mb memory card 3 receives a memory card selection signal (hereinafter referred to as S, . T signal) is gated by an AND gate 7 and supplied to a memory element 8.50
Only one selected -9 signal has a logic value of 111, and the signal is supplied to only the memory element of the memory card to which that signal is supplied, and it operates.

□第２図はメモリカード選択信号部５の詳細ブロック図
、第３図はその制御動作を示すアドレス変′換表である
。メモリアドレス信号Ａ０〜□（・以下’　Ａ　ｅ、ａ
信号）中のＡ、〜４信号とＩＤ、−、信号により５ｏ−
ｖ信号を生成する。アドレス選択部９は一〇メモリカー
ド２′＆選択する場合はＡ、〜６信号、４Ｍｂ゛メモリ
カード３を選択する場合はＡ０〜．信号を選択アドレス
信号（１３＋−を信号）に出力する。□FIG. 2 is a detailed block diagram of the memory card selection signal section 5, and FIG. 3 is an address conversion table showing its control operation. Memory address signal A0~□ (・hereinafter ' A e, a
A, ~4 signal and ID, -, signal in 5o-
Generate a v signal. The address selection unit 9 is a signal A when selecting 10 memory card 2'&, ~6 signal, and A0~. when selecting 4 Mb memory card 3. The signal is output as a selection address signal (signal 13+-).

アドレス加算部１０は、Ｂ。−１信号を物理的なＳｏ　
−ｙ信号に対応させるために、第３図の混在組合せ／Ｉ
６２の４Ｍｂメモリカード３選択時に＋３加算（たをえ
ばＢｅ−ｍ＝’ｏ０１”の時Ｃｏ　−＊　＝　’　１０
０　’とする。）、７ｇ６３のＩＭｂメモリカード２選
択時に＋４加算し、物理アドレス信号（以下、Ｃ０−５
信号）に出力する。The address adder 10 is B. -1 signal to physical So
- In order to correspond to the y signal, the mixed combination /I in Fig.
+3 is added when selecting 4Mb memory card 3 of 62 (for example, when Be-m='o01'', Co-*=' 10
Set to 0'. ), +4 is added when IMb memory card 2 of 7g63 is selected, and the physical address signal (hereinafter, C0-5
signal).

アドレスデコード部１１はＣ０−３信号をデコードし、
Ｓ　＠−’Ｆ信号を生成する。アドレス選択部９とアド
レス加算部１０の制御条件は第３図のＳＥＬ／ＡＤＤ条
件の如く、ＩＤ、、信号とＡｏ−１信号により定まる。The address decoding unit 11 decodes the C0-3 signal,
Generate S @-'F signal. The control conditions for the address selection section 9 and the address addition section 10 are determined by the ID, , signal and the Ao-1 signal, as in the SEL/ADD conditions shown in FIG.

今、正常な実装例として、グループＡにＩＭｂメモリカ
ード２が４枚、グループＢに４Ｍｂメモリカード６が４
枚実装されたとする（第３図の混在実装Ａ２）。ＩＤＯ
信号はＡグループの１Ｍｂメモ［７−１’２のＩＤ信号
がすべてオーブン（＆）であるため高レベル（論理値°
１°）となる。Now, as a normal implementation example, there are four IMb memory cards 2 in group A and four 4Mb memory cards 6 in group B.
Assume that a single board is mounted (mixed mounting A2 in FIG. 3). IDO
The signal is at a high level (logical value °
1°).

また、Ｉｎ２信号はＢグループの４Ｍｂメモリカード３
のＩＤ信号がすべて０■にショートしているため低レベ
ル（論理値“０°）となる。従って・第３図の混在組合
せ／１６２に従って、Ａグループは・１Ｍｂメモリカー
ド２、またＢグループは４Ｍｂメモリカード３として正
常にアクセスされる。In addition, the In2 signal is the 4Mb memory card 3 of group B.
Since the ID signals of are all short-circuited to 0■, they are at a low level (logical value "0°").Therefore, according to mixed combination/162 in Figure 3, group A is 1 Mb memory card 2, and group B is It is accessed normally as a 4Mb memory card 3.

実装誤まりの例として、前記の状態に対して、Ａグルー
プの４゜とＢグループの４４に実装するメモリカードが
入替わったとする。As an example of a mounting error, suppose that the memory cards mounted at 4° of group A and 44 of group B are replaced in the above-mentioned state.

ＩＤＯ信号ばＡグループの４゜に４Ｍｂメモリカード３
が実装されたことによりＯＶにショートして低レベル（
論理値＋０１）に変わる。また、Ｉｎ２信号はＢグルー
プの４４にＩＭｂメモリカード２が実装されてもＢグル
ープの４．〜．に実装している４Ｍｂメモリカードによ
りＯＶにショートして低レベル（論理値“０°）のまま
である。従ってメモリカード選択制御部５は、第６図の
混在組合せ７ｇ６４の状態と認識する。この状態でメモ
リカードをアクセスすると、Ａグループの４．〜３（Ｓ
、〜、倍信号選択）と、Ｂグループの４４（８４信号で
選択）にはＩＭｂメモリカード２が実装され、Ａ、〜、
倍信号対応するメモリ素子アドレスが存在しないため、
アドレス不足が発生する。従ってアドレス誤まりその他
の実装誤まりについても、Ａグループ、またはＢグルー
プに少なくとも１枚の４Ｍｂメモリカード３が実装され
、他に１Ｍｂメモリカード２が実装されていれば、メモ
リカード選択制御部５はそのグループを４Ｍｂメモリカ
ード３のグループと認識し、同様にＩＭｂメモリ゛カー
ド２のアクセステストで障害が発生し、実装誤まりを検
出できる。4Mb memory card 3 to 4° of IDO signal group A
As a result of the implementation of
Logical value +01). In addition, even if the IMb memory card 2 is installed in 44 of group B, the In2 signal is 4.4 of group B. ~． The 4 Mb memory card installed in the 4 Mb memory card causes a short circuit to OV and remains at a low level (logical value "0°").Therefore, the memory card selection control unit 5 recognizes the state as the mixed combination 7g64 in FIG. If you access the memory card in this state, 4. to 3 (S
, ~, double signal selection) and 44 of B group (selected with 84 signal) are equipped with IMb memory cards 2, and A, ~,
Since there is no memory element address corresponding to the double signal,
Address shortage occurs. Therefore, regarding address errors and other mounting errors, if at least one 4Mb memory card 3 is mounted in group A or group B, and another 1Mb memory card 2 is mounted, the memory card selection control unit 5 recognizes the group as a group of 4Mb memory cards 3, and similarly a failure occurs in the access test of the IMb memory card 2, and a mounting error can be detected.

本実施例によれば、混在実装の分割グループであるメモ
リカード実装位置のＡグループまたはＢグループに異な
るメモリ容量のメモリカードが混入されたケースをすべ
て検出できる効果がある。According to this embodiment, it is possible to detect all cases in which memory cards with different memory capacities are mixed in group A or group B of memory card mounting positions, which are divided groups of mixed mounting.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、複雑な制御回路を設けることなく、メ
モリ容量識別機能を改善することにより、メモリ容量の
異なるメモリカードを混在実装する記憶装置での混在実
装誤まりを検出できる効果がある。According to the present invention, by improving the memory capacity identification function without providing a complicated control circuit, it is possible to detect a mixed mounting error in a storage device in which memory cards with different memory capacities are mixedly mounted.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例である記憶装置とメモリカー
ドのブロック図、第２図は第１図のメモリカード選択制
御部の詳細ブロック図、第６図は第２図の制御動作を示
すアドレス変換の表示図である。 １・・記憶装置。 ２・・・ＩＭｂメモリカード。 ３・・４Ｍｂメモリカード。 ４゜〜、・・・メモリカード実装位置。 ５・・・メモリカード選択制御部。 ６゜〜、・・・ハイクランプ抵抗。 ７・・・アンドゲート。 ８・・・メモリ素子。 ９・・・アドレス選択部。 １０・・・アドレス加算部。 １１・・・アドレスデコード部。FIG. 1 is a block diagram of a storage device and a memory card according to an embodiment of the present invention, FIG. 2 is a detailed block diagram of the memory card selection control section of FIG. 1, and FIG. 6 shows the control operation of FIG. 2. FIG. 3 is a display diagram of address conversion shown in FIG. 1...Storage device. 2...IMb memory card. 3.4Mb memory card. 4°～...Memory card mounting position. 5...Memory card selection control section. 6゜～...High clamp resistance. 7...and gate. 8...Memory element. 9...Address selection section. 10...Address addition section. 11...Address decoding section.

Claims (1)

【特許請求の範囲】[Claims] １、メモリカード実装位置を複数枚単位のグループに分
割し、メモリ容量の異なるメモリカードを前記グループ
単位毎に任意に実装できる記憶装置において、メモリカ
ードからメモリ容量識別信号を出力し、前記グループ単
位にすべてのメモリカード実装位置で前記識別信号を結
線し、メモリカード選択制御部に供給する機構とし、メ
モリ容量の異なるメモリカードを前記グループ内に混在
実装した場合に、結線論理により、メモリ容量の最も大
きいメモリカードの前記識別信号となるように各メモリ
カードの前記識別信号の極性を定めたことを特徴とする
記憶装置。1. In a storage device in which the memory card mounting position is divided into groups of multiple cards and memory cards with different memory capacities can be arbitrarily mounted in each group, a memory capacity identification signal is output from the memory card, The identification signal is connected to all the memory card mounting positions and supplied to the memory card selection control section, and when memory cards with different memory capacities are mixedly mounted in the group, the wiring logic determines the memory capacity. A storage device characterized in that the polarity of the identification signal of each memory card is determined so that the identification signal of the largest memory card is used.