JPS6319829A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6319829A JPS6319829A JP61163638A JP16363886A JPS6319829A JP S6319829 A JPS6319829 A JP S6319829A JP 61163638 A JP61163638 A JP 61163638A JP 16363886 A JP16363886 A JP 16363886A JP S6319829 A JPS6319829 A JP S6319829A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- thyristor
- solder
- base
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000005219 brazing Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims 6
- 239000008188 pellet Substances 0.000 abstract description 62
- 229910000679 solder Inorganic materials 0.000 abstract description 46
- 238000010008 shearing Methods 0.000 abstract 3
- 230000035882 stress Effects 0.000 description 13
- 239000011521 glass Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止形半導体装置及び気密封止形半導体
装置に係り、特に半導体ペレットがろう付けされるベー
スの改良に関するものである。
装置に係り、特に半導体ペレットがろう付けされるベー
スの改良に関するものである。
従来の樹脂又は気密封止形半導体装置の説明をサイリス
タを例にとって行う。第２図は、従来のサイリスタの一
例で縦断面図を示す。１は内部にＰＮＰＮ接合が形成さ
れたサイリスタペレット、２はサイリスタペレット１の
片主面でＰＮＰＮ接合のＮＥ側に設けられたカソード金
属電極層、３はサイリスタペレット１の前記カソード金
属’Ｆｔｔ 極層２の主面と反対側のＰＥ側主面に設け
ら九たアノード金属電極層、４は銅を主成分としたベー
ス、５はサイリスタペレット１とベース４との間にろう
材を介して設けられたモリブデン材の下電極。
タを例にとって行う。第２図は、従来のサイリスタの一
例で縦断面図を示す。１は内部にＰＮＰＮ接合が形成さ
れたサイリスタペレット、２はサイリスタペレット１の
片主面でＰＮＰＮ接合のＮＥ側に設けられたカソード金
属電極層、３はサイリスタペレット１の前記カソード金
属’Ｆｔｔ 極層２の主面と反対側のＰＥ側主面に設け
ら九たアノード金属電極層、４は銅を主成分としたベー
ス、５はサイリスタペレット１とベース４との間にろう
材を介して設けられたモリブデン材の下電極。
６はサイリスタペレット１のカソード金属電極層２と両
主面のＰＢ表面に設けられたゲート金属電極層、７はサ
イリスタペレット１と下電極５とをろう付するはんだ、
８は下電極５とベース４とをろう付するはんだ、９はＰ
ＮＰＮ接合のサイリスクペレット１のＮＢ側面への露出
部、１０はＰ Ｎ Ｐ Ｎ接合のサイリスタペレット１
の側面へのＪ１接合露出部に１１９けられたガラスパシ
ベーション層を有するメサ溝、１１はサイリスタペレッ
ト１の側面へのＪ２接合露出部に設けられたガラスパシ
ベーション層を有するメサ溝である。
主面のＰＢ表面に設けられたゲート金属電極層、７はサ
イリスタペレット１と下電極５とをろう付するはんだ、
８は下電極５とベース４とをろう付するはんだ、９はＰ
ＮＰＮ接合のサイリスクペレット１のＮＢ側面への露出
部、１０はＰ Ｎ Ｐ Ｎ接合のサイリスタペレット１
の側面へのＪ１接合露出部に１１９けられたガラスパシ
ベーション層を有するメサ溝、１１はサイリスタペレッ
ト１の側面へのＪ２接合露出部に設けられたガラスパシ
ベーション層を有するメサ溝である。
上記のサイリスタにおいて、はんだ７は本来図に示すＡ
の形状に流れるのが望ましいにもかかわらず、はんだ７
が図に示すＢの形状に流れる。はんだ７がＡの形状であ
れば、カソード金属電極層２に正の電圧、ベース４に負
の電圧が印加された場合、印加電圧は、サイリスタペレ
ット１の側面に接合が露出したメサ溝１０をガラスパシ
ベーション層で保護されたＪ１接合にのみかかり、正電
位を有する露出部９と負電極を有するはんだ７のＡ部で
は空間距離が十分あり正常に電圧が印加されるが、はん
だ７がＢの形状となると、前記と同じ極性の電圧が印加
されると、ガラスパシベーション層で霧出部が保護され
ていない正の電位を有するプ露出部９と負の電位を有す
るはんだ７のＢ部先端＜ｔｎ霧出部にＱ短距離にある部
分）間で、空間距夏が短かいため放電を行してしまい、
このサイリスタは、逆電圧阻止能力が完全に劣化してし
まうか、又は正常なサイリスタ特性を持たないサイリス
タとなる。
の形状に流れるのが望ましいにもかかわらず、はんだ７
が図に示すＢの形状に流れる。はんだ７がＡの形状であ
れば、カソード金属電極層２に正の電圧、ベース４に負
の電圧が印加された場合、印加電圧は、サイリスタペレ
ット１の側面に接合が露出したメサ溝１０をガラスパシ
ベーション層で保護されたＪ１接合にのみかかり、正電
位を有する露出部９と負電極を有するはんだ７のＡ部で
は空間距離が十分あり正常に電圧が印加されるが、はん
だ７がＢの形状となると、前記と同じ極性の電圧が印加
されると、ガラスパシベーション層で霧出部が保護され
ていない正の電位を有するプ露出部９と負の電位を有す
るはんだ７のＢ部先端＜ｔｎ霧出部にＱ短距離にある部
分）間で、空間距夏が短かいため放電を行してしまい、
このサイリスタは、逆電圧阻止能力が完全に劣化してし
まうか、又は正常なサイリスタ特性を持たないサイリス
タとなる。
従来のサイリスタの上記の欠陥を無くするために、改良
され実用化している他の従来のサイリスタが特開昭５９
−５１７４１号公報に記載されている。
され実用化している他の従来のサイリスタが特開昭５９
−５１７４１号公報に記載されている。
第３図はその縦断面を示すものである。第３図に示すサ
イリスタにおいては、サイリスタペレット１のアノード
金属電極Ｍ３側の後述のはんだが第２図のＢ部の形状と
ならぬように、ベース４をサイリスタペレット１のアノ
ード金属電極層３がろう付される主面のＣの部分に突出
したペレット台１３を設けており第２図の下電極５はモ
リブデンであり凸形状に加工することが難かしい。よっ
て本第３図のサイリスタでは下電極５を無くし、加工の
しやすい鋼材のベース４を曲加工しており。
イリスタにおいては、サイリスタペレット１のアノード
金属電極Ｍ３側の後述のはんだが第２図のＢ部の形状と
ならぬように、ベース４をサイリスタペレット１のアノ
ード金属電極層３がろう付される主面のＣの部分に突出
したペレット台１３を設けており第２図の下電極５はモ
リブデンであり凸形状に加工することが難かしい。よっ
て本第３図のサイリスタでは下電極５を無くし、加工の
しやすい鋼材のベース４を曲加工しており。
サイリスタペレット１とベース４をはんだ１２を介して
ろう付している。従ってはんだ１２はペレット台１３を
設けることによって、はんだ１２はペレット台１３の表
面にのみ存在し、余分なはんだ１２はベース４のペレッ
ト台１３より低くなっている部分１４に流れて、サイリ
スタペレット１の露出部９とはんだ１２の空間距離を十
分取ることができる。カソード金Ｅｔ電極２に正の電圧
、ベース４へ負の電圧が印加された場合、印加電圧はＪ
１接合の露出面がメサ溝１０のガラスパシベーション層
によって保護されたサイリスタペレット１のＪｓ接合に
のみかかり、このサイリスタは正常なサイリスタ機能を
果す。
ろう付している。従ってはんだ１２はペレット台１３を
設けることによって、はんだ１２はペレット台１３の表
面にのみ存在し、余分なはんだ１２はベース４のペレッ
ト台１３より低くなっている部分１４に流れて、サイリ
スタペレット１の露出部９とはんだ１２の空間距離を十
分取ることができる。カソード金Ｅｔ電極２に正の電圧
、ベース４へ負の電圧が印加された場合、印加電圧はＪ
１接合の露出面がメサ溝１０のガラスパシベーション層
によって保護されたサイリスタペレット１のＪｓ接合に
のみかかり、このサイリスタは正常なサイリスタ機能を
果す。
しかしながら第３図に示したサイリスタにも大きな欠陥
がある。すなわち、第２図のモリブデンの下電極５を凸
形状に加工することが難かしく、下電極５を無くし、サ
イリスタペレットとベース４をダイレクトにはんだ１２
にてろう付することにより、サイリスタペレット１とベ
ース４間の熱膨張係数の差が大きくなり（熱膨張係数サ
イリスタペレット１＝３．０Ｘ１０−Ｇ、モリブデン上
世１ｉ４ ＝４．Ｑ Ｘ １０−ｅ、銅ベース４＝１６
．５Ｘ１０−”）サイリスタを実動作させた時の温度変
化により過大な熱応力が発生する。特にろう材の劣化の
原因となるのは、変化する繰返しのせん断応力と考えら
れ、実動作させる時には、このサイリスタに流れる電流
の変動によりサイリスタペレット１で発生する熱損失の
変動に伴い、各部材の温度が変動する。特にサイリスタ
を用いた回路の負荷が大きく変動する場合には温度の変
動幅も大きく、はんだ１２はせん断応力を負担し、サイ
リスタペレット１は引張り圧縮応力を負担する事になる
。今、サイリスタペレット１の熱膨張係数をα！、縦弾
性係数をＥｌ、厚みをｈｚ、ベース４の熱膨張係数をα
２、縦弾性係数をＥｌ、厚みをｈｚ、はんだ１２の横弾
性係数をＧ、厚みをｈ８とし、はんだ接着部の最大値径
を２Ｘｏとすれば、せん断遅れの理論を適用すると、は
んだ１−２内のせん断応力で （ｘ）は、温度変動幅を
ΔＴとして近似的に次式で表せる Ｋ ｈ３ ｃｏｓｈ（Ｋｘｏ）但し、Ｋに
ついては次式となる。
がある。すなわち、第２図のモリブデンの下電極５を凸
形状に加工することが難かしく、下電極５を無くし、サ
イリスタペレットとベース４をダイレクトにはんだ１２
にてろう付することにより、サイリスタペレット１とベ
ース４間の熱膨張係数の差が大きくなり（熱膨張係数サ
イリスタペレット１＝３．０Ｘ１０−Ｇ、モリブデン上
世１ｉ４ ＝４．Ｑ Ｘ １０−ｅ、銅ベース４＝１６
．５Ｘ１０−”）サイリスタを実動作させた時の温度変
化により過大な熱応力が発生する。特にろう材の劣化の
原因となるのは、変化する繰返しのせん断応力と考えら
れ、実動作させる時には、このサイリスタに流れる電流
の変動によりサイリスタペレット１で発生する熱損失の
変動に伴い、各部材の温度が変動する。特にサイリスタ
を用いた回路の負荷が大きく変動する場合には温度の変
動幅も大きく、はんだ１２はせん断応力を負担し、サイ
リスタペレット１は引張り圧縮応力を負担する事になる
。今、サイリスタペレット１の熱膨張係数をα！、縦弾
性係数をＥｌ、厚みをｈｚ、ベース４の熱膨張係数をα
２、縦弾性係数をＥｌ、厚みをｈｚ、はんだ１２の横弾
性係数をＧ、厚みをｈ８とし、はんだ接着部の最大値径
を２Ｘｏとすれば、せん断遅れの理論を適用すると、は
んだ１−２内のせん断応力で （ｘ）は、温度変動幅を
ΔＴとして近似的に次式で表せる Ｋ ｈ３ ｃｏｓｈ（Ｋｘｏ）但し、Ｋに
ついては次式となる。
（１）（２）式で、τ（Ｘ）の値がはんだ材１２の弾性
限界τ０を越えた場合には、τ（Ｘ）二τ。となりせん
断歪γはサイリスタペレット１の中心からの距離Ｘの２
次式に近似でき次式となる。
限界τ０を越えた場合には、τ（Ｘ）二τ。となりせん
断歪γはサイリスタペレット１の中心からの距離Ｘの２
次式に近似でき次式となる。
γ＝ ａ ｘ２＋ ｂ ｘ 十ｃ −
（３）但しａ、ｂ、ｃは各部材の寸法および物性値より
決まる定数であり、ａ＞Ｏである。よってせん断応力で
は各部材の熱膨張係数の差が大きければ大きいほどサイ
リスタペレット１への発生は大きくなり、また、端の方
つまりｘ ” ｘ ｏにおいて最大となり、中心に近い
所では急激に零に近づく事がわかる。更にはんだ１２の
厚みｈ３が小さい方かでの最大値が大きくなる。また温
度変動の繰返し回数の耐量Ｎとしては次式で成立するこ
とが。
（３）但しａ、ｂ、ｃは各部材の寸法および物性値より
決まる定数であり、ａ＞Ｏである。よってせん断応力で
は各部材の熱膨張係数の差が大きければ大きいほどサイ
リスタペレット１への発生は大きくなり、また、端の方
つまりｘ ” ｘ ｏにおいて最大となり、中心に近い
所では急激に零に近づく事がわかる。更にはんだ１２の
厚みｈ３が小さい方かでの最大値が大きくなる。また温
度変動の繰返し回数の耐量Ｎとしては次式で成立するこ
とが。
別の実験より判っている。
但しＣＩははんだ材の種類で決まる定数である。
（４）式により繰返し耐ｆｆ１Ｎを向」ニさせるために
ははんだ１２の厚みｈ８を厚くする必要があるが、本サ
イリスタでは、第２図のサイリスタに対し第３図のサイ
リスタの方が、はんだ１２をベース４の１４部へ流れや
すくしているため、はんだ１２のペレット台１３の所の
はんだ厚は薄くなってしまう。
ははんだ１２の厚みｈ８を厚くする必要があるが、本サ
イリスタでは、第２図のサイリスタに対し第３図のサイ
リスタの方が、はんだ１２をベース４の１４部へ流れや
すくしているため、はんだ１２のペレット台１３の所の
はんだ厚は薄くなってしまう。
本発明は、前記した従来技術の欠点である。サイリスタ
ペレット１とベース４の熱膨張係数の差が大きく、また
はんだ１２が薄いことから、温度変動によりサイリスタ
ペレット１のせん断応力での発生が過大であり、温度変
動の繰り返し回数耐量Ｎが小さいという問題があった。
ペレット１とベース４の熱膨張係数の差が大きく、また
はんだ１２が薄いことから、温度変動によりサイリスタ
ペレット１のせん断応力での発生が過大であり、温度変
動の繰り返し回数耐量Ｎが小さいという問題があった。
本発明の目的は、サイリスタペレット１にメサ溝を有す
る構造において、サイリスタペレット１とろう材間での
電気的放電を防止した半導体構造で、サイリスタペレッ
ト１のせん断応力発生を低減し、温度変動の繰り返し回
数耐量を向上させることにある。
る構造において、サイリスタペレット１とろう材間での
電気的放電を防止した半導体構造で、サイリスタペレッ
ト１のせん断応力発生を低減し、温度変動の繰り返し回
数耐量を向上させることにある。
前記目的は、温度変動によりサイリスタペレット１に発
生するせん断応力τの近似式（１）（２）（３）よりは
んだ１２の厚みｈ８を厚くすることにより達成され、ま
た、温度変動の繰り返し耐量Ｎについても実験により成
立つことが判っている（４）式により、はんだ厚１２の
厚みｈ８を厚くすることにより達成される。
生するせん断応力τの近似式（１）（２）（３）よりは
んだ１２の厚みｈ８を厚くすることにより達成され、ま
た、温度変動の繰り返し耐量Ｎについても実験により成
立つことが判っている（４）式により、はんだ厚１２の
厚みｈ８を厚くすることにより達成される。
本発明の実施例を第１図により説明する。
第１図は本発明の一実施例であるサイリスタの縦断面図
である。第１図に示すサイリスタにおいては、ベース４
は、サイリスタペレット１のアノード金属電極層３より
も面積が小さくて、ペレット台１３よりも面積が小さく
、ペレット台１３よりも凸形状に加工されたペレット０
台１５が、サイリスタペレットの中心線近傍のベース４
に設けられている。
である。第１図に示すサイリスタにおいては、ベース４
は、サイリスタペレット１のアノード金属電極層３より
も面積が小さくて、ペレット台１３よりも面積が小さく
、ペレット台１３よりも凸形状に加工されたペレット０
台１５が、サイリスタペレットの中心線近傍のベース４
に設けられている。
上記の実施例のサイリスタにおいては、ベース４のペレ
ット０台１５のＤ面にてペレットをささえ、ベース４の
ペレット台１３のＥ面とサイリスタペレット１のアノー
ド金属電極層３の間のはんだ１２をペレット０台１５の
高さ分だけ厚くし、余分なはんだ１２はベース４の１４
部へ流している。前記により温度変動によりサイリスタ
ペレット１に発生するせん断応力でか近似式（１） （
２） （３）より、最も大きく生じる、サイリスタペレ
ット１とベース４がはんだ１２にてろう付されている、
端の方のはんだ１２厚みが厚いため、せん断応力の発生
を小さくできる。またサイリスタペレット１の中心付近
でせん断応力でか著しく小さいため、ベース４のペレッ
ト０台１５のＤ面上部はんだ１２の厚みｈ８は薄くても
十分サイリスタペレット１の最大ぜん断応力τは小さく
できる。また。
ット０台１５のＤ面にてペレットをささえ、ベース４の
ペレット台１３のＥ面とサイリスタペレット１のアノー
ド金属電極層３の間のはんだ１２をペレット０台１５の
高さ分だけ厚くし、余分なはんだ１２はベース４の１４
部へ流している。前記により温度変動によりサイリスタ
ペレット１に発生するせん断応力でか近似式（１） （
２） （３）より、最も大きく生じる、サイリスタペレ
ット１とベース４がはんだ１２にてろう付されている、
端の方のはんだ１２厚みが厚いため、せん断応力の発生
を小さくできる。またサイリスタペレット１の中心付近
でせん断応力でか著しく小さいため、ベース４のペレッ
ト０台１５のＤ面上部はんだ１２の厚みｈ８は薄くても
十分サイリスタペレット１の最大ぜん断応力τは小さく
できる。また。
温度変動の繰り返し回数の耐量Ｎは、はんだ１２の端の
方から亀裂が進行していく、実験より収り立することが
判っている（・１）式により、はんだ］−２のベース４
、ペレット台１３のＣ面上部厚みｈ３を厚くすることが
できるため耐量Ｎを向上させることができる。そして、
カソード金属電極層２へ正の電圧、ベース４へ負の電圧
を印加した時、印加電圧はＪｓ接合の露出面がメサ溝１
０のガラスパシベーション層しこよって保護されたサイ
リスタペレット１のＪＬ接合のみにかかり、ガラスパシ
ベーション層で露出部が保護されていない、正の電位を
有するＮ８露出部９と負の電位を有するはんだ１２間で
は空間距離が十分あり電気的放電をおこさない。
方から亀裂が進行していく、実験より収り立することが
判っている（・１）式により、はんだ］−２のベース４
、ペレット台１３のＣ面上部厚みｈ３を厚くすることが
できるため耐量Ｎを向上させることができる。そして、
カソード金属電極層２へ正の電圧、ベース４へ負の電圧
を印加した時、印加電圧はＪｓ接合の露出面がメサ溝１
０のガラスパシベーション層しこよって保護されたサイ
リスタペレット１のＪＬ接合のみにかかり、ガラスパシ
ベーション層で露出部が保護されていない、正の電位を
有するＮ８露出部９と負の電位を有するはんだ１２間で
は空間距離が十分あり電気的放電をおこさない。
本発明によりサイリスタペレット１とベース４間のはん
だ１２の端の方の厚みを厚くすることにより、サイリス
タペレット１に、温度変動にて生じる最大ぜん断応力τ
を小さくすることができ、また温度変動縁り返し回数の
耐量Ｎを向上させることができる。
だ１２の端の方の厚みを厚くすることにより、サイリス
タペレット１に、温度変動にて生じる最大ぜん断応力τ
を小さくすることができ、また温度変動縁り返し回数の
耐量Ｎを向上させることができる。
第１図は本発明の一実施例のサイリスタベース構造の縦
断面図、第２図、第３図は従来のサイリスタベース＋１
が造の一例の縦断面図である。 １・・・サイリスタペレット、２・・カソード金ａＳ極
層、３・・アノード金属電極層、４・・・ベース、５・
・下電極、６ ・ゲー１へ金属電極層、７・・・はんだ
、８・・・はんだ、９・・・サイリスタペレット１のＮ
ｎ ｆｉ！出部、１２・はんだ、１３・・・ペレット台
。
断面図、第２図、第３図は従来のサイリスタベース＋１
が造の一例の縦断面図である。 １・・・サイリスタペレット、２・・カソード金ａＳ極
層、３・・アノード金属電極層、４・・・ベース、５・
・下電極、６ ・ゲー１へ金属電極層、７・・・はんだ
、８・・・はんだ、９・・・サイリスタペレット１のＮ
ｎ ｆｉ！出部、１２・はんだ、１３・・・ペレット台
。
Claims (1)
- １、少なくとも一つのＰＮ接合と、互いに対向する第１
及び第２の主表面と、上記第１の主表面から上記ＰＮ接
合に達するように設けられたメサ溝と、上記第１、第２
の両主面に設けられた金属電極層とを有する半導体基体
、互いに対向する第１及び第２の主面の上記半導体基体
の上記メサ溝が設けられた金属電極層にろう材を介して
、半導体基体と熱膨張係数の差が大きいベースがろう付
され構成された半導体装置において、半導体基体のメサ
溝を有する一主面の金属電極層部と対向するベース面が
上記金属電極層面とほぼ等しい凸部を有しさらに凸部の
半導体基体の中心線近傍で金属電極層面より小さい凸部
を設けた、ベース２段凸構造を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61163638A JPS6319829A (ja) | 1986-07-14 | 1986-07-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61163638A JPS6319829A (ja) | 1986-07-14 | 1986-07-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6319829A true JPS6319829A (ja) | 1988-01-27 |
Family
ID=15777741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61163638A Pending JPS6319829A (ja) | 1986-07-14 | 1986-07-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6319829A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103325748A (zh) * | 2012-03-21 | 2013-09-25 | 株式会社东芝 | 半导体装置 |
| JP2016105508A (ja) * | 2016-02-29 | 2016-06-09 | 株式会社三社電機製作所 | 半導体装置 |
-
1986
- 1986-07-14 JP JP61163638A patent/JPS6319829A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103325748A (zh) * | 2012-03-21 | 2013-09-25 | 株式会社东芝 | 半导体装置 |
| JP2016105508A (ja) * | 2016-02-29 | 2016-06-09 | 株式会社三社電機製作所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10784256B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20180053737A1 (en) | Power semiconductor device | |
| US10115798B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6455335B2 (ja) | 半導体装置 | |
| JPH0693507B2 (ja) | 半導体構成素子 | |
| US11393902B2 (en) | Semiconductor device | |
| JP2016143804A (ja) | 半導体装置 | |
| JPS6319829A (ja) | 半導体装置 | |
| JPH0214572A (ja) | 半導体装置 | |
| US3480842A (en) | Semiconductor structure disc having pn junction with improved heat and electrical conductivity at outer layer | |
| CN106981460A (zh) | 半导体装置 | |
| JP2019067976A (ja) | 半導体装置 | |
| US4246693A (en) | Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum | |
| WO2015093090A1 (ja) | 半導体装置 | |
| JPS6197933A (ja) | 全圧接型半導体装置 | |
| JP2020027878A (ja) | 半導体装置 | |
| US11532618B2 (en) | Semiconductor device | |
| US20230032035A1 (en) | Semiconductor module | |
| CN111180516B (zh) | 半导体装置 | |
| JPS6135568A (ja) | ゲ−ト保護ダイオ−ド | |
| US20240071868A1 (en) | Semiconductor device | |
| JPH05315491A (ja) | 半導体電極とその製造方法及び半導体装置 | |
| JP2021040062A (ja) | 半導体装置 | |
| JPS5929142B2 (ja) | 半導体装置 | |
| JP2023038533A (ja) | 半導体装置 |