JPS631977A - レンジ切替機能を持つ時間−電圧変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野］ この発明はパルスのパルス幅の変化、ノ（ルス相互の時
間間隔、あるいは全（別系統から供給される二つのパル
スの時間差等を測定することができる時間−電圧変換装
置に関する。

「従来技術」 パルスのパルス幅を測定する装置は各種の測定装置が実
用されている。然るに〕くルスのノくルス幅がわずかに
変動したとき、つまりジ・ンタを含むノくルス列信号の
ジッタの量、ジッタの周期等を測定する装置は未だ実用
化されて〜・なし・。その理由レマ従来のパルス幅測定
技術は分解能が不足し、ジッタのようにパルス幅のわず
かな変動をとらえることができないからである。

パルス列信号に含まれるジッタを測定する方法としては
従来は第１１図に示すようにオシログラフにその測定し
ようとするパルスの波形を映出し、そのパルス波形の輝
線が描く横幅Ｗを測定してジッタの量を測定するか、ま
たは第１２図に示すような時間−電圧変換装置が用いら
れている。

第１２図に示す時間−電圧変換装置は二つのＤ形フリッ
プフロップによって前縁検出手段１と、後縁検出手段２
を構成し、これら前縁検出手段１と後縁検出手段２から
出力される前縁検出信号Ｐｄ（第１３図■参照）と後縁
検出信号Ｐｅ（第１３図■）をゲート３に与え、このゲ
ート３によって入力パルスＰｘがＨ論理の時間だけクロ
ックパルスＰＣを抜き出し、このクロックパルスＰｃを
カウンタ４で計数させる。計数が終了した時点で単安定
マルチバイブレーク５からラッチ指令が出され、ラッチ
回路６に計数値を取込む。このラッチ出力をＤＡ変換手
段７でＤＡ変換し、出力端子ＯＵに入力パルスＰＸのパ
ルス幅Ｔｘに相応した電圧信号を出力スル。データラッ
チと同時に単安定マルチバイブレータ８がトリガされデ
ータラッチかられずか遅れてリセット信号Ｐａを出力し
、次の入力パルスの入来を待つ時期状態に制御する。

この時間−電圧変換装置によれば入力端子ＩＮにパルス
列信号を与えると、そのパルス列信号の各パルスのパル
ス幅が電圧信号に変換されて出力端子ＯＵに出力される
。

この結果出力端子ＯＵに出力される電圧信号を例えばオ
シログラフに映出させることによりジッタが変化する様
子を第１４図に示すように波形として映出させることが
できる。

［発明が解決しようとする問題点」 第１１図に示すようにパルス列信号をそのままオシログ
ラフに映出させてシックを測定する方法は正確な測定と
は言い難い。

これに対し第１２図に示した時間−電圧変換装置を用い
ればジッタの量及びその変化の様子を定量的にとらえる
ことができる。

然し乍ら従来の時間−電圧変換装置によれば時間を電圧
に変換する分解能はクロックパルスＰＣの周期Ｔｏで決
められる。従って微少な時間の変化をとらえるためには
クロックパルスの周期ＴＯを短かくしなければならない
。

現状の技術で使えるクロックの周波数は５００　ＭＨｚ
程度が限界である。従って電圧に変換できる時間の単位
は２ｎＳが限度となる。よってこれよりこまかい時間の
変動を測定することはできない。

この発明の目的は更にこまかい時間の変化を電圧の変化
として取出すことができ、然も微少な時間の変化から大
きな時間の変化まで測定することができる汎用性の高い
レンジ切替機能を持つ時間−電圧変換装置を提供しよう
とするものである。

「問題点を解決するための手段」 この発明では 人、入力パルスの前縁とその直後のクロックツくルスま
での前縁端数時間に対応したアナログ電圧を出力する前
縁端数時間−電圧変換手段と、Ｂ、入力パルスの後縁と
その直後のクロックパルスまでの後縁端数時間に対応し
たアナログ電圧を出力する後縁端数時間−電圧変換手段
と、Ｃ１これら前縁端数時間−電圧変換手段から出力さ
れる電圧と、後縁端数時間−電圧変換手段から出力され
る電圧を引算するアナログ引算器と、Ｄ、入力パルスの
時間間隔内に存在するクロックパルスの数を計数し、入
力パルスの時間間隔の整数部分を検出するカウンタと、
　　　　　−Ｅ、　このカウンタに計数された整数部を
表わす計数値が入力され、その計数値の重み付けを変更
してレンジを切替えるレンジ切替手段と、Ｆ、レンジ切
替手段で重み付けが決定された計数値をＤＡ変換するＤ
Ａ変換手段と、 Ｇ、　このＤＡ変換手段でＤＡ変換されたアナログ電圧
と上記アナログ引算器から出力される端数部の電圧とを
加算する加算手段と、 によって時間−電圧変換装置を構成したものである。

この発明の構成によれば入力パルスの前縁と後縁で発生
するクロックパルスとの間の端数時間を測定し、この端
数時間をクロックパルスの数１・゛決まる整数部に加え
て精度よく時間を電圧に変換するように構成１−、たも
のである。このため（で前縁端数時間−電圧変換手段と
、後縁端数時間−電圧変換手段を設け、これら二つの端
数時間−電圧変換手段によって入力パルスの前Ｈとその
直後のクロックパルスの間の端数時間△ＴＩＫ相応する
電圧△■１と、入力パルスの後縁とその直後のクロック
パルスまでの端数時間△Ｔ２に相応する電圧△■２を得
る。

前縁と後縁で発生する端数時間の１ｒ＋の真値は△Ｔ］
　＋　（Ｔｏ−△Ｔ２）である。ＴＯはクロックパルス
の周期であり、これは整数部に加えることにする。

よってここでは△Ｔ１−△Ｔ２を算出する。このためこ
の電圧△■」と△■２をアナログ引算手段において△■
１−△ｖ２を演算し、端数部の出力電圧として△■−△
■１−△■２を得る。

一方整数部はゲート手段によって入力パルスの期間内に
存在するクロックパルスを抜き出１〜、このクロックパ
ルスをカウンタで計数し、その計数値を］）Ａ変換器で
アナログ電圧に変換し、このアブ（１グ電圧を整数部の
出力電圧ＮＶｏとする。プよおここでクロックパルスの
計数値Ｎと時間Ｔの間にはＴ−（Ｎ−１）の関係が生じ
るが、端数部で１力ウント分あまりが生じているからＴ
＝Ｎとして処理を行う。

整数部の出力電圧ＮＶｏと端数部の出力電圧△■をアナ
ログ加算手段によって加算すればその加算した電圧ＮＶ
Ｏ−＋−△■は入力パルスのパルス幅に相当する。よっ
てこの電圧信号ＮＶ　ｏ＋△Ｖを例えばオシログラフに
映出させることによって入力パルスに含まれるジッタ等
の時間軸上のゆらぎを電圧信号の波形として見ることが
できる。整数部における】ステップの電圧変化ＶＯと端
数部における最大電圧△Ｖｍａｘ　を■０−△Ｖｍａｘ
の関係に設定することによってクロックパルスの周期Ｔ
Ｏの時間を端数部の電圧△■で補間することができる。

よってこの発明によれば入力パルスの前縁からその直後
のクロックパルスまでの端数時間ΔＴ１と入力パルスの
後縁からその直後のクロ・ソクノくルスまでの端数時間
△Ｔ２を求め、この端数時間△Ｔ１と△Ｔ２によってク
ロックパルスの数で決まる整数部の１ステツプの電圧の
範囲を補間するから時間を電圧に変換する時間軸上の分
解能は微少な値（例えば１００Ｐｓ程度）にすることが
できる。

つまりＤＡ変換手段の最小桁の出力電圧を１　ｍＶとし
、クロックパルスの一周期Ｔｏに対応する電圧ＶＯを１
００　ｍＶ、また端数部の電圧を△Ｖ］　、△ｖ２、ア
ナログ引算手段の増幅率をＡとし、Ｖｏと△■１．△■
２の関係を、 Ｖｏ　＝　Ａ　ｌ△■１−△Ｖ２１　ｍａｘとなるよう
にＡを設定したとすると、Ａ１△■１−△Ｖ２１はＯ〜
１００ｍＶの間を１ｒｆＩＶステツプで補間することに
なる。従ってカウンタに供給するクロックパルスの周波
数を１００　ＭＨｚとした場合その周期ＴＯはＴｏ＝１
０ｎＳであるから、上記の条件に従えば周期Ｔｏの間を
端数時間によって１　／　ｔｏｏの精度で補間すること
になるためその分解能は１００　Ｐｓとなる。

この発明では更に整数部で得ら才するクロックパルスの
数のデータに対し重み付けを変更して測定レンジを切替
るレンジ切替手段を設けている。このレンジ切替手段を
設けたことによって高分解能から低分解能の各種の時間
間隔の測定を行うことができる。よって汎用性の高い電
圧−時間変換装置を提供できる。

このようにこの発明によれば従来の技術と比較して高分
解能で時間を電圧に変換することができる。よって時間
軸上の微少なゆれを検出することができる。この結果パ
ルス列信号の微少なジッタを測定することができるため
、例えば磁気ディスク装置あるいはディジタルオーデオ
再生機の評価、ディジタルビデオ再生機の評価あるいは
ディジタル伝送路の評価等に使用して有効である。また
この発明によればレンジ切替機能によって大きな時間の
変化も電圧信号に変換することができるから測定対象を
拡げることができる。

「時間−電圧変換装置の説明」 第１図はこの発明によるレンジ切替機能を持つ時間−電
圧変換装置の実施例を示す。この第１図の説明をする前
にレンジ切替機能を持たなｔ・時間−電圧変換装置を予
め説明することにする。

第６図にレンジ切替機能を持たない時間−電圧変換装置
を示す。第６図において１及び２は従来技術で説明した
入力パルスの前縁検出手段と後縁検出手段を構成するＤ
形フリップフロップを示す。

これら検出手段１と２を構成するＤ形フリップフロップ
の入力端子Ｔには第７図■に示す入力パルスＰＲが入力
される。前縁検出手段ｌからは第７図■に示す前縁検出
信号Ｐｃが出力され、また後縁検出手段２からは第７図
■に示す後縁検出信号ＰＦが出力される。これら検出信
号ＰｃとＰＦはリセット信号ＰＡ　（第７図■）の立上
りによってＬ論理に戻される。

前縁検出信号Ｐｃは前縁端数時間−電圧変換手段１１に
与えられる。また後縁検出信号ＰＦは後縁端数時間−電
圧変換手段１２に与えられる。

先ずこれら前縁端数時間−電圧変換手段１１と後縁端数
時間−電圧変換手段１２とアナログ引算手段１３とによ
って構成される端数部について説明する。

前縁端数時間−電圧変換手段１１は第７図■に示すよう
に前縁検出信号ＰＣの立上りから積分を開始し、積分の
開始時点から所定個のクロックパルスＰＬの到来を待っ
て積分を停止する動作を行う。

また後縁端数時間−電圧変換手段１２は第７図■に示す
ように後縁検出信号ＰＦの立上りから積分を開始し、積
分の開始時点から所定個のクロックパルスＰＬの到来を
待って積分を停止する動作を行う。

端数時間−電圧変換手段１１と１２の具体的な実施例を
第８図に示す。第８図において８０１はＤ形フリッグフ
ロップを示す。このＤ形フリップフロッグ８０１のトリ
ガ入力端子Ｔに入力端子８０２から前縁検出信号Ｐｃま
たは後縁検出信号ＰＰを供給する。従ってこのＤ形フリ
ップフロップ８０１は前縁検出信号ｐｃまたは後縁検出
信号ＰＦの立上りによってトリガされて出力端子ＱＫＨ
論理を出力する。

このＨ論理信号をドライバ８０３を介してＦＥＴによっ
て構成されるスイッチＱ１のゲートに与エル。

スイッチＱ１はＤ形フリップフロップ８０１の出力がＨ
論理に立上るのと同時にオフに制御され、積分器８０４
に積分を開始させる。つまりスイッチＱ１は常時オンの
状態に保持されており、積分コンデンサの両端を短絡し
ている。また積分器８０４の入力側に積分時定数を与え
る抵抗器８０５を接続し、この抵抗器８０５を通じてス
イッチＱ２を接続する。スイッチＱ２の他端側はこの例
では負電源−Ｅに接続している。

スイッチＱ２は常時オンに制御されている。この結果ス
イッチＱ１がオフになるのと同時に積分器８０４に負電
源−Ｅから負電圧が与えられ、負の電流を積分して出力
端子８０６に正方向に上昇する積分出力電圧△ｖ１また
は△ｖ２を出力する。

スイッチＱ２は積分器８０４が積分を開始した時点から
所定個のクロックパルスが到来するとオフに制御される
。このためにＤ形フリップフロップ８０１の出力によっ
て開の状態に制御されるゲート８０７を設け、このゲー
ト８０７によって積分開始時点からクロックパルスＰＬ
（第７図＠）を通過させる。

ゲート８０７を通過したクロックパルスＰＬはＸ逆計数
器８０８に入力される。Ｘ逆計数器８０８は通常Ｈ論理
を出力しており、クロックがＸ個入力されると出力がＬ
論理に立下る。ｘ　＝　’Ｑに設定した場合は１個目の
クロックパルスでＬ論理に立下り、またｘ−１に設定し
た場合は２個目のクロックパルスでＬ論理に立下る。

Ｘ逆計数器８０８の出力はＤ形フリップフロップ８０９
のトリガ端子Ｔに与えられる。このＤ形フリップフロッ
プ８０９のトリガ端子Ｔは反転入力端子とされ入力信号
の立下りによってトリガされて出力端子ＱＫＨ論理を出
力する。

このＨ論理信号をドライバ８１１を通じてスイッチＱ２
のゲート端子に与え、Ｈ論理に立上ることによりスイッ
チＱ２をオフに制御する。入力端子８１２には第７図■
に示すリセットパルスＰＡが与えられる。このリセット
パルスＰＡによって２個のＤ形フリップフロップ８０１
と８０９はリセットされスイッチＱ１とＱ２を共にオン
の状態に戻し、待期状態となる。

Ｘ進計数器のＸ進は例えば２〜５程度に選定し、入力パ
ルスＰＩ（（第７図Ｂ）の立上りからその直後のクロッ
クパルスまでの端数時間へＴｊに一定の時間Ｘ−Ｔｏを
加えた時間△’ｒ、　十Ｘ　、Ｉ　Ｔｏで積分器８０４
に前縁の端数時間△Ｔ１を電圧に変換する動作を行わせ
、積分時間を長く採って積分器８０４の応答性を助けて
いる。後縁側も同じ理由でＸ逆計数器を設けている。前
縁端数時間−電圧変換手段１１と後縁端数時間−電圧変
換手段１２のＸ逆計数器のＸ値を同じ値に選定すること
により、アナログ引算回路１３の減算動作によってＸ−
Ｔｏに相当する電圧分を除去するようにしている。

アナログ引算器１３は例えば第９図に示すように演算増
幅器９０１と４個の抵抗器９０２　、９０３．９０４゜
９０５によって構成することができる。

入力端子９０６に前縁の端数電圧△Ｖｌを与え、この端
数電圧△■１を抵抗器９０３を通じて演算増幅器９０１
の非反転入力端子に与える。また後縁の端数電圧△■２
は入力端子９０７から抵抗器９０２を通じて演算増幅器
９０１の反転入力端子に力える。

抵抗器９０２．　９０３の抵抗値をＲ１，抵抗器９０４
゜９０５の抵抗値をＲ２としたとき、出力端子９０８に
ほの電圧が出力される。

ここで１△■ｌ　ｍａｘ　＝　ＶＯとなるように抵抗値
Ｒ１とＲ，２を選定する。（ＶｏはクロックパルスＰＬ
の一周期Ｔｏに相応する電圧で、後述するＤＡ変換器７
の１ステップ分の電圧値である。） アナログ引算手段１３から出力される差電圧△■はアナ
ログ加算手段１５に与えられ、ＤＡ変換器７から出力さ
れるアナログ電圧Ｎ・ＶＯと加算される。

次に整数部の説明を行う。

整数部は入力パルスの期間Ｔｘ内に存在するクロックパ
ルスＰＬを抜き出すゲート手段１４と、このゲート手段
１４で抜き出したクロックパルスの数を計数するカウン
タ４と、カウンタ４の計数値なりＡ変換するＤＡ変換手
段７とによって構成される。

ゲ−１・手段１４はこの例では二つのＤ形フリツプフロ
ップ１４Ａ、１４Ｂと、１個のアンドゲート１４Ｃとに
よって構成した場合を示す。二つのＤ形フリップフロッ
プ１４Ａ、、１．４Ｂのトリガ入力端子には端数時間−
電圧変換手段１１と１２の出力端子３１３かも出力され
るゲート信号ＰＤとＰＧを与える。

Ｄ形フリップフロップ１４．　Ａは出力端子Ｑから出力
信号を取出すが、他方のＤ形フリップフロップ１４Ｂは
出力端子Ｑから信号を取出す。これによりＤ形フリップ
フロップ１４Ａの出力端子Ｑからは第７図［相］に示す
信号ＰＪが得られ、ノリツブフロップ１４Ｂの出力端子
Ｑからは第７図Ｏに示すＰＫが出力される。

信号ＰＪの立上りから信号ＰＫの立下りまでの時間はＮ
　−Ｔｏとなる。Ｎはクロ・ンクバルスの数であり、入
力パルスＰＢのパルス幅’Ｉｌ’Ｘの期間内に存在する
クロックパルスの数に相応する。

従って信号ＰＪとＰＫをアンドゲート１４Ｃの二つの入
力端子に供給し、アンドゲート１４Ｃの他の一つの入力
端子クロックツ（ルスＰ１．を与えることにより、アン
ドゲート１４Ｃの出力には第７図Ｏに示す打抜パルスＰ
Ｍが出力される。この打抜パルスＰＭの数は入力パルス
ＰＢのパルス幅Ｔｘの期間に存在スルクロックパルスの
数に相応する。

打抜パルスＰＭをカウンタ４で計数し、その計数値をＤ
Ａ変換器７でアナログ電圧Ｎ・■０に変換し、アナログ
加算手段１５に入力する。

アナログ加算手段１５では端数部の出力電圧Δ■と整数
部の出力電圧Ｎ・Ｖｏを加算し、第７図０に示すＶＸ−
△Ｖ十△Ｎ・Ｖｏを得る。加算された電圧■Ｘはサンプ
ルホールド回路１６に入力され第７図［相］に示すサン
プリングパルスＰｐによってサンプルホールドする。そ
のサンプルホールド電圧ＰＱ　（第７図＠）を出力端子
ＯＵに出力する。

サンプリングパルスＰＰはゲート信号ＰＫの立下がりを
単安定マルチパイプレーク５に与え、この単安定マルチ
パイプレーク５から出力させる。またサンプリングパル
スＰｐを他の単安定マルチパイプレーク８に与え、この
単安定マルチバイブレータ８からリセットパルスＦＡを
出力させる。このリセットバルスＰＡによって各部のＤ
形フリップフロップをリセットし、次の入力パルスの到
来に備える。

以上によりレンジ切替機能を持たない高分解能型の時間
−電圧変換装置の構成とその動作が理解されよう。ここ
で整数部の出力電圧Ｎ・ＶＯと、端数部の出力電圧△■
との間の関係を再度説明する。

整数部の出力電圧はクロックパルスＰＩ、の数Ｎに従っ
て第１０図に示すように■０のステップで変化する。端
数部の出力電圧△■の最大値△Ｖｍａｘ　をＶｏ　＝　
Ｖｍａｘとなるようにアナログ引算手段１３の利得Ａ−
丁を設定する。

一方ＤＡ変換器７において最小桁の出力はディジタル装
置では避けられない±１カウントの誤差を含む。このた
めＤＡ変換器７の最小桁の出力を除いた電圧をＮ　−Ｖ
ｏとして採用することにする。

このため最小桁の出力を１　ｍＶステップで出力するＤ
Ａ変換器を用いたとして、Ｖｏ＝１０ｍＶのステップで
変化する領域を出力信号として利用し、■〇−△■に対
応させることによってＩＱｍＶの領域を端数部の出力電
圧△Ｖで補間することになる。このようにすればクロッ
クパルスＰＬの一周期ＴＯを翁の分解能で電圧に変換す
ることができる。

従って例えばＶｏ＝２０ｍＶに設定し、０〜２０ＩＴＩ
Ｖを端数部で補間すればクロックツくルスの一周期ＴＯ
を端数部で補間することになる。このように端数部の最
大出力電圧△ＶｍａｘとＤＡ変換手段７の１ステツプの
電圧ＶＯとの間の関係を変えることによって分解能を切
替ることかでき、測定レンジを切替ることかできる。

「発明の実施例」 この発明はこのレンジ切替機能を持たせた時間−電圧変
換装置を提供するものである。第１図にその実施例を示
す。第１図において第６図と対応する部分には同一符号
を付して示している。

第１図に示す実施例において前縁検出手段１、後縁検出
手段２、前縁端数時間−電圧変換手段１１、後縁端数時
間−電圧変換手段１２、アナログ引算手段１３、ゲート
手段１４、アナログ加算手段１５゜サンプルホールド回
路１６の各部の構成及び動作は第６図のものと同じであ
る。

この実施例の第１の特徴とする構成はカウンタ４とＤＡ
変換手段７との間にレンジ切替手段２１を設けた点と、
端数時間−電圧変換手段１１と１２の−Ｅ電源２４をＤ
Ａ変換器によって構成した点である。

このレンジ切替手段２１はカウンタ４の計数出力の各ピ
ットの重み付けを変更する動作を行う回路で構成するこ
とができる。

このためには例えばパラレル入出カシリアル転送可能な
シフトレジスタを用いることができる。

第２図を用いてレンジ切替手段２１の構成及び動作を説
明する。

第２図においてレンジ切替手段２１はこの例では全部で
３６ピツトのパラレル入出カシリアル転送可能なシフト
レジスタを用いた場合を示す。３６ピツトの中で上位２
０ビツトん７〜Ａ３６をカウンタ４の計数値の受取用と
して用い。下位１６ビツトＡ１〜ん６をＤＡ変換手段７
への入力用として用いる。

カウンタ４も２０ビツトの計数容量を持つカウンタを用
い、その２０ビツトの計数出力Ｂ１〜ｌをレンジ切替手
段２１を構成するシフトレジスタの上位２０ビツトの入
力端子１１７〜Ｉ３６に与える。

レンジ切替手段２１を構成する・シフトレジスタの下位
１６ビツトＡ１〜ん６の出力をＤＡ変換手段７の各入力
端子Ｃ１〜Ｃ１６に与える。

このように構成することによりシフトレジスタに入力さ
れたカウンタ４の計数値Ｂ１〜〜を最下位ピットＮ１の
方向に何ピットシフトさせるかによってレンジを切替る
ことかできる。

つまりこの例ではシフト数を１〜２０に採ることができ
る。シフト数を１に採ったときカウンタ４の最下位ビッ
トの計数値Ｂ１がシフトレジスタのピットＡ１７からピ
ットん６にシフトされ、このシフトされた計数値Ｂ１が
ＤＡ変換器７の最上位ピットの入力端子Ｃ１＆に入力さ
れＤＡ変換される。

シフト数が１のときはカウンタ４の最下位ビットの計数
値Ｂ１が「１」か「０」かの何であるかをＤＡ変換する
ことになる。従ってクロックパルスＰＬがカウンタ４に
１個入力されるとＤＡ変換手段７は最大出力電圧Ｖｍａ
ｘ　　を出力し、端数部は０〜Ｖｍａｘの間をこまかく
補間することになる。よってこの状態が最も分解能が高
い状態になる。なおこの例ではＤＡ変換手段７は一５Ｖ
〜」−５■を出力するＤＡ変換器であるものとする。従
って端数部の最大出力電圧△Ｖｍａｘ　＝　Ａ、　ｌ△
■１−へＶ２１−１−５■に設定される。

シフト数を２としたときはカウンタ４の下位２ビツトの
計数値Ｂ１とＢ２がレンジ切替手段２１のビットん７と
Ａ＋［１の位置からシフトパルスＣＩ）によってＡｌ１
とＡｌ１のビット位置にシフトされる。従ってこの場合
はカウンタ４の下から２ビットの計数値Ｂ１どＢ２がＤ
Ａ変換手段７の最上位２ビツトの入力端子Ｃ＋ａとＣ１
０に入力される。よってカウンタ４の下２ビットの計数
値Ｂｌ、Ｒ２がＤＡ変換手段７の最上位ビットとその次
のビットの入力端子ＣＩ６とＣ１０’Ｉｇｌ与えられ、
カウンタ４の計数値Ｂ１の重み伺けが変更される。Ｉ）
　Ａ変換手段７は入力端子Ｃ〕５に「１ｊ論理が与えら
れると最大出力電圧Ｖｍａｘ−５Ｖの％の電圧２、５　
Ｖを出力し、カウンタ４にクロックパルスＰｒ。

が２個入力されるとＤＡ変換手段７の最上位ビットの入
力端子ＣＩ６が「１」論理となりＤＡ変換手段７は最大
出力電圧Ｖｍａｘ　＝　５　Ｖを出力する。つまりこの
場合はＤＡ変換手段７の１ステツプの電圧■。

＝２．５Ｖになる。この結果端数部は０〜２．５ｖの範
囲を補間し、端数部の最大出力電圧△Ｖｍａｘは△Ｖｍ
ａｘ　＝　２．５　Ｖとなる。レンジ切替手段２１に与
えろシフト数のデータはデータラッチ回路２２から与え
られる。

データラッチ回路２２から与えられるデータによってシ
フＩ・パルスを発生する構成例を第３図を用いて説明す
るデータラッチ回路２２にはマイクロコンピュータ２６
から設定されたレンジに応じたシフト数値データが送ら
れてラッチされる。このラッチ出力を８ビツトのプリセ
ットカウンタ３０１にプリセットする。

つまりシフト数１のときはプリセットカウンタに１２８
をプリセットし、ゲート３０２を通じてクロックパルス
ＰＬをプリセットカウンタ３０１に１個人力することに
よりプリセラ］・カウンタ３０１の計数内容を「０」に
戻し、その出力信号によってゲート３旧を閉に制御する
。ゲー１−３０２を通過したパルスをレンジ切替手段２
１に与えシフト動作を行わせる。このシフト動作はレン
ジ切替手段２］にカウンタ４の計数値を読込んだ直後に
実行される。

レンジ切替手段２１の読込動作は第１図に示す単安定マ
ルチバイブレータ３】の出力が立上ることによって行わ
れる。従って単安定マルチバイブレータ３１の出力をプ
リセットカウンタ３０１のプリセット指令端子Ｐに与え
ることにより、レンジ切替手段２１にカウンタ４の計数
値を読込むのと同時にプリセットカウンタ３０１はデー
タラッチ回路２２のデータを読込み、その読込動作によ
ってゲート３０２を開け、その直後からシフトパルスを
レンジ切替手段２１に供給する。プリセットカラン・　
タ３叫にプリセットする値は］シフトのとき「１２８」
２シフトのとき「１２７−１．３シフトのときＪ１２６
Ｊ・・・・・・２０シフトのとき「１０・９」となる。

カウンタ４の計数出力をシフトさせるシフト数と、１）
　Ａ変換手段７がフルスケールになるクロックの入力数
とレンジの関係は次光のようになる。

レンジの切替はシフト数１〜２０で２０レンジの切替を
行うことができる。

表　　１ 表１に示すシフト数は各レンジにおいてＤＡ変換器７が
フルスケールの電圧＋５■を出力するまでのクロックパ
ルスの数を表示している。表１に示すようにシフト数が
１．２．３・・・・・・と増加するに従ってＤＡ変換手
段７の出力電圧がフルスケールになるためのクロックパ
ルスＰ■、の数は１，２゜４、８．１６．３２．６４．
１０２４・・・・・・５２４２８８のように増加する。

レンジはクロックパルスの周期Ｔｏが１０１８とした場
合、整数部の１カウントでｌ００ｎｓ、端数部で１００
　ｎｓの時間−電圧変換が行われる。この結果整数部と
端数部を合わせてレンジは２００ｎｓとなる。

カウンタ４の計数出力を２ピツトシフトさせた場合は整
数部は２カウントで２００ｎＳ、端数部で２００ｎｓの
時間−電圧変換が行われる。この結果整数部と端数部を
合わせてレンジは４００ｎｓとなる。

以下同様にして８００ｎｓ、　　１．６μｓ、　　３．
２μ、ｓ、　６．４μｓ、１２．＠μＳ・・・・・・の
順にレンジの幅は倍々の関係で拡げられる。

ＤＡ変換手段７の１ステツプの電圧の変化ＶＯは２００
ｎｓレンジでＶｏ＝　＋５　Ｖ、　４００ｎｓしｙジで
ＶＯ−十２．５　Ｖ、８００ｎｓしｙジでＶＯ−＋１．
２５Ｖ、１．６μＳレンジでＶｏ　−＋０．６２５　Ｖ
・・・・・・のように順次％ずつ小さい値となる。

レンジ幅が倍に変化する毎にＤＡ変換手段７の１ステツ
プの電圧変化が％ずつ変化することから、これに合わせ
て端数部の出力電圧△Ｖも％ずつ変化させなげればなら
ない。

このために第１図の実施例では前縁端数時間−電圧変換
手段１１と後縁端数時間−電圧変換手段１２の各積分器
に与えるーＥ電源め電圧値をレンジの切替に応じて適宜
に選択するように構成している。レンジと−Ｅ電源の電
圧との間の関係を表２に示す。

第１図において２４は端数時間−電圧変換手段１１と１
２に積分電圧を与えるーＥ電源を示す。

この例では−Ｅ電源２４をＤＡ変換器によって構成した
場合を示す。ＤＡ変換器にデータラッチ回路２３から２
０ピツトのデータを与えて−Ｅ電源２４から電圧を発生
させる。

表　　２ データラッチ２３から−Ｅ電源２４に与える２０ピツト
の信号は表３に示すように−Ｅ電源２４を構成するＤＡ
変換器に与える２０ピツトの信号の最上位ビットＭｓに
「１」論理を与えたとき一５ｖを表　　３ 出力させたとすると、２ビット目Ｍ２に「１」論理を与
えたときは−２，５■を出力する。３ビットＭ３「ｌ」
論理を与えたときは−１，２５Ｖを出力する。このよう
にして上位ビットから順に「ｌ」論理を与えることによ
って−Ｅ電源２４から出力される電圧は％ずつ小さい値
に変化する。

従って操作部２５からマイクロコンピュータ２６にレン
ジを入力すると、その入力されたしンジに応じてデータ
ラッチ回路２２にはそのレンジに必要なシフト数値が与
えられると共に−Ｅ電源電圧を表わす２０ビツトのデー
タがデータラッチ回路２３に与えられ、この２０ピツト
のデータがデータラッチ回路２３から−Ｅ電源２４に与
えられ、−Ｅ電源電圧を発生させる。

このようにして整数部のレンジ切替と連動して端数部の
−Ｅ定電源４の−Ｅ電源電圧が切替られてＤＡ変換手段
７の１ステツプの電圧変化ＶＯと端数部の最大出力電圧
値△Ｖｍａｘの値が整合される。

以上によりレンジ切替に関する構成とその動作が理解さ
れよう。この実施例では更に整数部にオフセットを与え
、時間−電圧変換動作がレンジのゼロ点付近またはオー
バフロー付近で行われるときその動作点を移動させ、各
レンジのほぼ中央で時間−電圧変換動作を行わせること
ができるようにしている。

オフセット値は操作部２５から入力することができる。

入力されたオフセット値はデータラ・ソチ回路２７に出
力される。データラッチ回路２７にラッチされたオフセ
ット値はカウンタ４にプリセットする。よってこの場合
にはカウンタ４はプリセットカウンタを用いる。カウン
タ４にプリセットするオフセット値は時間の値でプリセ
ットされる。各レンジにおいてオフセット可能な最大値
を表４に示す。

表　　４ 第４図にオフセットを加えるための実施例を示す。カウ
ンタ４のプリセット入力側にデータラッチ２７を設ける
。データラッチ２７は３６ビツトの容量を有し、その全
てのビットにマイクロコンピュータ２６からオフセット
値が入力される。このオフセット値は操作部２５かも入
力される。入力されたオフセット値は表示器２８に表示
される。

またレンジの設定も操作部２５で設定され、その設定さ
れたレンジも表示器２８に表示される。

操作部２５から入力されたオフセット値はマイクロコン
ピュータ２６を介してデータラッチ回路２７に出力され
る。データラッチ回路２７の下位１６ビツトのデータは
シフトレジスタ２１の下位１６ビツトの入力端子に与え
られ、この下位１６ビツトＡ１〜ＡＩ６にプリセットさ
れる。

−方データラッチ２７の上位２０ビツトのデータはカウ
ンタ４の各ビットの位置にプリセットする。各レンジの
プリセット可能なオフセット値は表４に示した如くであ
り、その信号の状況を第５図に示す。第５図Ａはデータ
ラッチ２７０ビツト番号を示している。

第５図Ｂ−Ｇに各レンジにおけるオフセット信号の論理
状態を示す。

データラッチ２７０１〜１６までのビットから出力され
るオフセットデータはレンジ切替手段２１を構成するシ
フトレジスタ２１の１〜１６ビツトＡ１〜ＡＩ６にロー
ドされる。

データラッチ２７の１７〜３６ビツトの２０ピツトのオ
フセットデータはカウンタ４にプリセットされる。

カウンタ４はそのプリセットされた値から計数を開始し
、その計数結果をレンジ切替手段２１の１７〜３６ビツ
トＡＩ７〜后の位置にロー　ドされる。

このロードされた計数結果を設定されたレンジに応じた
数だけシフトし、結果的に下位１６ビツトに転送された
データがＤＡ変換手段７に与えられＤＡ変換を行う。

なお第１図の実施例では後縁検出手段２０入力側に切替
スイッチ３２を設けた例を示している。

この切替スイッチ３２は接点Ａを選択したとき上述した
パルスのパルス幅を時間に変換する動作な行う。

また接点Ｂを選択したときは入力端子ＩＮＩに与えられ
るパルス列のパルス相互の時間間隔を電圧に変換する動
作を行う。

また接点Ｃを選択したときは入力端子ＩＮ、とＩＮ２に
与えられるパルス信号の時間差を電圧に変換する動作を
行う。

「発明の作用効果」 以上説明したようにこの発明によれば時間の値をクロッ
クパルスの数で決まる整数部と入力パルスの前縁と後縁
で発生する端数部とに分け、クロックパルスの一周期の
時間を端数部で補間する時間−電圧変換を行う構成とし
たから分解能よく時間を電圧に変換することができる。

よって例えばこの発明による時間−電圧変換装置の出力
信号をオシロスコープに入力し、その電圧波形を描かせ
ることによりパルス列に含まれる時間的なゆらぎを波形
として見ることができる。

また周波数分析機能を持つスペクトラムアナライザに入
力することにより時間的なゆらぎの周波数成分を知るこ
とができる。

従って例えば磁気ディスク装置、ディジタルオーデオ機
器あるいはディジタル伝送路の評価を精度よく行うこと
ができる。

更にこの発明では時間−電圧変換する分解能を切替るよ
うにしてレンジ切替機能を持たしたがら、各種の時間の
値を電圧に変換することができる。

よって時間が大きく変化する測定対称がら微少な時間変
動しかしない測定対称まで幅広く測定を行うことができ
汎用性の高い時間−電圧変換装置を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示した実施例に用いたレンジ切替手段を説明
するためのブロック図、第３図は第１図の実施例に用い
たシフトパルス発生手段の構造を説明するためのブロッ
ク図、第４図は第１図の実施例に用いたオフセット加入
手段を説明するためのブロック図、第５図はレンジとオ
フセットデータの関係を説明するための図、第６図はし
／ジ切替機能を持たない時間−電圧変換装置を説明する
ためのブロック図、第７図は第６図に示した時間−電圧
変換装置の動作を説明するための波形図、第８図は第６
図に示した装置に用いた端数時間−電圧変換手段を説明
するための接続図、第９図は第６図に示した装置に用い
たアナログ引算手段を説明するための接続図、第１０図
は第６図に示した装置の動作を説明するための図、第１
１図は従来の技術を説明するための波形図、第１２図は
従来の時間−電圧変換装置を説明するためのブロック図
、第１３図は第１２図に示した装置の動゛作を説明する
ための波形図、第１４図は第１２図に示した装置によっ
て得られる電圧信号をオシログラフに映出した一例を示
す正面図である。 １：前縁検出手段、２：後縁検出手段、４：カウンタ、
７　：　ＤＡ変換手段、１１：前縁端数時間−電圧変換
手段、１２：後縁時間−電圧変換手段、１３：アナログ
引算手段、１４：ゲート手段、１５：アナログ加算手段
、１６：サンプルホールミ回路、２１：レンジ切替手段
、２２゜２３：データラッチ回路、２４ニーＥ電源。

Claims (1)

【特許請求の範囲】
1. （１）Ａ、入力パルスの前縁とその直後のクロックパル
   スまでの前縁端数時間に対応したアナログ電圧を出力す
   る前縁端数時間−電圧変換手段と、 Ｂ、入力パルスの後縁とその直後のクロックパルスまで
   の後縁端数時間に対応したアナログ電圧を出力する後縁
   端数時間−電圧変換手段と、 Ｃ、これら前縁端数時間−電圧変換手段から出力される
   電圧と、後縁端数時間−電圧変換手段から出力される電
   圧を引算するアナログ引算器と、 Ｄ、入力パルスの時間間隔内に存在するクロックパルス
   の数を計数し、入力パルスの時間間隔の整数部分を検出
   するカウンタと、 Ｅ、このカウンタに計数された整数部を表わす計数値が
   入力され、その計数値の重み付けを変更してレンジを切
   替えるレンジ切替手段と、 Ｆ、レンジ切替手段で重み付けが決定された計数値をＤ
   Ａ変換するＤＡ変換手段と、 Ｇ、このＤＡ変換手段でＤＡ変換されたアナログ電圧と
   上記アナログ引算器から出力される端数部の電圧とを加
   算する加算手段と、 から成るレンジ切替機能を持つ時間−電圧変換装置。