JPS631977A - レンジ切替機能を持つ時間−電圧変換装置 - Google Patents
レンジ切替機能を持つ時間−電圧変換装置Info
- Publication number
- JPS631977A JPS631977A JP14582686A JP14582686A JPS631977A JP S631977 A JPS631977 A JP S631977A JP 14582686 A JP14582686 A JP 14582686A JP 14582686 A JP14582686 A JP 14582686A JP S631977 A JPS631977 A JP S631977A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- pulse
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 64
- 238000003708 edge detection Methods 0.000 abstract description 27
- 238000010586 diagram Methods 0.000 description 14
- 230000010354 integration Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101000972349 Phytolacca americana Lectin-A Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野]
この発明はパルスのパルス幅の変化、ノ(ルス相互の時
間間隔、あるいは全(別系統から供給される二つのパル
スの時間差等を測定することができる時間−電圧変換装
置に関する。
間間隔、あるいは全(別系統から供給される二つのパル
スの時間差等を測定することができる時間−電圧変換装
置に関する。
「従来技術」
パルスのパルス幅を測定する装置は各種の測定装置が実
用されている。然るに〕くルスのノくルス幅がわずかに
変動したとき、つまりジ・ンタを含むノくルス列信号の
ジッタの量、ジッタの周期等を測定する装置は未だ実用
化されて〜・なし・。その理由レマ従来のパルス幅測定
技術は分解能が不足し、ジッタのようにパルス幅のわず
かな変動をとらえることができないからである。
用されている。然るに〕くルスのノくルス幅がわずかに
変動したとき、つまりジ・ンタを含むノくルス列信号の
ジッタの量、ジッタの周期等を測定する装置は未だ実用
化されて〜・なし・。その理由レマ従来のパルス幅測定
技術は分解能が不足し、ジッタのようにパルス幅のわず
かな変動をとらえることができないからである。
パルス列信号に含まれるジッタを測定する方法としては
従来は第11図に示すようにオシログラフにその測定し
ようとするパルスの波形を映出し、そのパルス波形の輝
線が描く横幅Wを測定してジッタの量を測定するか、ま
たは第12図に示すような時間−電圧変換装置が用いら
れている。
従来は第11図に示すようにオシログラフにその測定し
ようとするパルスの波形を映出し、そのパルス波形の輝
線が描く横幅Wを測定してジッタの量を測定するか、ま
たは第12図に示すような時間−電圧変換装置が用いら
れている。
第12図に示す時間−電圧変換装置は二つのD形フリッ
プフロップによって前縁検出手段1と、後縁検出手段2
を構成し、これら前縁検出手段1と後縁検出手段2から
出力される前縁検出信号Pd(第13図■参照)と後縁
検出信号Pe(第13図■)をゲート3に与え、このゲ
ート3によって入力パルスPxがH論理の時間だけクロ
ックパルスPCを抜き出し、このクロックパルスPcを
カウンタ4で計数させる。計数が終了した時点で単安定
マルチバイブレーク5からラッチ指令が出され、ラッチ
回路6に計数値を取込む。このラッチ出力をDA変換手
段7でDA変換し、出力端子OUに入力パルスPXのパ
ルス幅Txに相応した電圧信号を出力スル。データラッ
チと同時に単安定マルチバイブレータ8がトリガされデ
ータラッチかられずか遅れてリセット信号Paを出力し
、次の入力パルスの入来を待つ時期状態に制御する。
プフロップによって前縁検出手段1と、後縁検出手段2
を構成し、これら前縁検出手段1と後縁検出手段2から
出力される前縁検出信号Pd(第13図■参照)と後縁
検出信号Pe(第13図■)をゲート3に与え、このゲ
ート3によって入力パルスPxがH論理の時間だけクロ
ックパルスPCを抜き出し、このクロックパルスPcを
カウンタ4で計数させる。計数が終了した時点で単安定
マルチバイブレーク5からラッチ指令が出され、ラッチ
回路6に計数値を取込む。このラッチ出力をDA変換手
段7でDA変換し、出力端子OUに入力パルスPXのパ
ルス幅Txに相応した電圧信号を出力スル。データラッ
チと同時に単安定マルチバイブレータ8がトリガされデ
ータラッチかられずか遅れてリセット信号Paを出力し
、次の入力パルスの入来を待つ時期状態に制御する。
この時間−電圧変換装置によれば入力端子INにパルス
列信号を与えると、そのパルス列信号の各パルスのパル
ス幅が電圧信号に変換されて出力端子OUに出力される
。
列信号を与えると、そのパルス列信号の各パルスのパル
ス幅が電圧信号に変換されて出力端子OUに出力される
。
この結果出力端子OUに出力される電圧信号を例えばオ
シログラフに映出させることによりジッタが変化する様
子を第14図に示すように波形として映出させることが
できる。
シログラフに映出させることによりジッタが変化する様
子を第14図に示すように波形として映出させることが
できる。
[発明が解決しようとする問題点」
第11図に示すようにパルス列信号をそのままオシログ
ラフに映出させてシックを測定する方法は正確な測定と
は言い難い。
ラフに映出させてシックを測定する方法は正確な測定と
は言い難い。
これに対し第12図に示した時間−電圧変換装置を用い
ればジッタの量及びその変化の様子を定量的にとらえる
ことができる。
ればジッタの量及びその変化の様子を定量的にとらえる
ことができる。
然し乍ら従来の時間−電圧変換装置によれば時間を電圧
に変換する分解能はクロックパルスPCの周期Toで決
められる。従って微少な時間の変化をとらえるためには
クロックパルスの周期TOを短かくしなければならない
。
に変換する分解能はクロックパルスPCの周期Toで決
められる。従って微少な時間の変化をとらえるためには
クロックパルスの周期TOを短かくしなければならない
。
現状の技術で使えるクロックの周波数は500 MHz
程度が限界である。従って電圧に変換できる時間の単位
は2nSが限度となる。よってこれよりこまかい時間の
変動を測定することはできない。
程度が限界である。従って電圧に変換できる時間の単位
は2nSが限度となる。よってこれよりこまかい時間の
変動を測定することはできない。
この発明の目的は更にこまかい時間の変化を電圧の変化
として取出すことができ、然も微少な時間の変化から大
きな時間の変化まで測定することができる汎用性の高い
レンジ切替機能を持つ時間−電圧変換装置を提供しよう
とするものである。
として取出すことができ、然も微少な時間の変化から大
きな時間の変化まで測定することができる汎用性の高い
レンジ切替機能を持つ時間−電圧変換装置を提供しよう
とするものである。
「問題点を解決するための手段」
この発明では
人、入力パルスの前縁とその直後のクロックツくルスま
での前縁端数時間に対応したアナログ電圧を出力する前
縁端数時間−電圧変換手段と、B、入力パルスの後縁と
その直後のクロックパルスまでの後縁端数時間に対応し
たアナログ電圧を出力する後縁端数時間−電圧変換手段
と、C1これら前縁端数時間−電圧変換手段から出力さ
れる電圧と、後縁端数時間−電圧変換手段から出力され
る電圧を引算するアナログ引算器と、D、入力パルスの
時間間隔内に存在するクロックパルスの数を計数し、入
力パルスの時間間隔の整数部分を検出するカウンタと、
−E、 このカウンタに計数された整数部を
表わす計数値が入力され、その計数値の重み付けを変更
してレンジを切替えるレンジ切替手段と、F、レンジ切
替手段で重み付けが決定された計数値をDA変換するD
A変換手段と、 G、 このDA変換手段でDA変換されたアナログ電圧
と上記アナログ引算器から出力される端数部の電圧とを
加算する加算手段と、 によって時間−電圧変換装置を構成したものである。
での前縁端数時間に対応したアナログ電圧を出力する前
縁端数時間−電圧変換手段と、B、入力パルスの後縁と
その直後のクロックパルスまでの後縁端数時間に対応し
たアナログ電圧を出力する後縁端数時間−電圧変換手段
と、C1これら前縁端数時間−電圧変換手段から出力さ
れる電圧と、後縁端数時間−電圧変換手段から出力され
る電圧を引算するアナログ引算器と、D、入力パルスの
時間間隔内に存在するクロックパルスの数を計数し、入
力パルスの時間間隔の整数部分を検出するカウンタと、
−E、 このカウンタに計数された整数部を
表わす計数値が入力され、その計数値の重み付けを変更
してレンジを切替えるレンジ切替手段と、F、レンジ切
替手段で重み付けが決定された計数値をDA変換するD
A変換手段と、 G、 このDA変換手段でDA変換されたアナログ電圧
と上記アナログ引算器から出力される端数部の電圧とを
加算する加算手段と、 によって時間−電圧変換装置を構成したものである。
この発明の構成によれば入力パルスの前縁と後縁で発生
するクロックパルスとの間の端数時間を測定し、この端
数時間をクロックパルスの数1・゛決まる整数部に加え
て精度よく時間を電圧に変換するように構成1−、たも
のである。このため(で前縁端数時間−電圧変換手段と
、後縁端数時間−電圧変換手段を設け、これら二つの端
数時間−電圧変換手段によって入力パルスの前Hとその
直後のクロックパルスの間の端数時間△TIK相応する
電圧△■1と、入力パルスの後縁とその直後のクロック
パルスまでの端数時間△T2に相応する電圧△■2を得
る。
するクロックパルスとの間の端数時間を測定し、この端
数時間をクロックパルスの数1・゛決まる整数部に加え
て精度よく時間を電圧に変換するように構成1−、たも
のである。このため(で前縁端数時間−電圧変換手段と
、後縁端数時間−電圧変換手段を設け、これら二つの端
数時間−電圧変換手段によって入力パルスの前Hとその
直後のクロックパルスの間の端数時間△TIK相応する
電圧△■1と、入力パルスの後縁とその直後のクロック
パルスまでの端数時間△T2に相応する電圧△■2を得
る。
前縁と後縁で発生する端数時間の1r+の真値は△T]
+ (To−△T2)である。TOはクロックパルス
の周期であり、これは整数部に加えることにする。
+ (To−△T2)である。TOはクロックパルス
の周期であり、これは整数部に加えることにする。
よってここでは△T1−△T2を算出する。このためこ
の電圧△■」と△■2をアナログ引算手段において△■
1−△v2を演算し、端数部の出力電圧として△■−△
■1−△■2を得る。
の電圧△■」と△■2をアナログ引算手段において△■
1−△v2を演算し、端数部の出力電圧として△■−△
■1−△■2を得る。
一方整数部はゲート手段によって入力パルスの期間内に
存在するクロックパルスを抜き出1〜、このクロックパ
ルスをカウンタで計数し、その計数値を])A変換器で
アナログ電圧に変換し、このアブ(1グ電圧を整数部の
出力電圧NVoとする。プよおここでクロックパルスの
計数値Nと時間Tの間にはT−(N−1)の関係が生じ
るが、端数部で1力ウント分あまりが生じているからT
=Nとして処理を行う。
存在するクロックパルスを抜き出1〜、このクロックパ
ルスをカウンタで計数し、その計数値を])A変換器で
アナログ電圧に変換し、このアブ(1グ電圧を整数部の
出力電圧NVoとする。プよおここでクロックパルスの
計数値Nと時間Tの間にはT−(N−1)の関係が生じ
るが、端数部で1力ウント分あまりが生じているからT
=Nとして処理を行う。
整数部の出力電圧NVoと端数部の出力電圧△■をアナ
ログ加算手段によって加算すればその加算した電圧NV
O−+−△■は入力パルスのパルス幅に相当する。よっ
てこの電圧信号NV o+△Vを例えばオシログラフに
映出させることによって入力パルスに含まれるジッタ等
の時間軸上のゆらぎを電圧信号の波形として見ることが
できる。整数部における】ステップの電圧変化VOと端
数部における最大電圧△Vmax を■0−△Vmax
の関係に設定することによってクロックパルスの周期T
Oの時間を端数部の電圧△■で補間することができる。
ログ加算手段によって加算すればその加算した電圧NV
O−+−△■は入力パルスのパルス幅に相当する。よっ
てこの電圧信号NV o+△Vを例えばオシログラフに
映出させることによって入力パルスに含まれるジッタ等
の時間軸上のゆらぎを電圧信号の波形として見ることが
できる。整数部における】ステップの電圧変化VOと端
数部における最大電圧△Vmax を■0−△Vmax
の関係に設定することによってクロックパルスの周期T
Oの時間を端数部の電圧△■で補間することができる。
よってこの発明によれば入力パルスの前縁からその直後
のクロックパルスまでの端数時間ΔT1と入力パルスの
後縁からその直後のクロ・ソクノくルスまでの端数時間
△T2を求め、この端数時間△T1と△T2によってク
ロックパルスの数で決まる整数部の1ステツプの電圧の
範囲を補間するから時間を電圧に変換する時間軸上の分
解能は微少な値(例えば100Ps程度)にすることが
できる。
のクロックパルスまでの端数時間ΔT1と入力パルスの
後縁からその直後のクロ・ソクノくルスまでの端数時間
△T2を求め、この端数時間△T1と△T2によってク
ロックパルスの数で決まる整数部の1ステツプの電圧の
範囲を補間するから時間を電圧に変換する時間軸上の分
解能は微少な値(例えば100Ps程度)にすることが
できる。
つまりDA変換手段の最小桁の出力電圧を1 mVとし
、クロックパルスの一周期Toに対応する電圧VOを1
00 mV、また端数部の電圧を△V] 、△v2、ア
ナログ引算手段の増幅率をAとし、Voと△■1.△■
2の関係を、 Vo = A l△■1−△V21 maxとなるよう
にAを設定したとすると、A1△■1−△V21はO〜
100mVの間を1rfIVステツプで補間することに
なる。従ってカウンタに供給するクロックパルスの周波
数を100 MHzとした場合その周期TOはTo=1
0nSであるから、上記の条件に従えば周期Toの間を
端数時間によって1 / tooの精度で補間すること
になるためその分解能は100 Psとなる。
、クロックパルスの一周期Toに対応する電圧VOを1
00 mV、また端数部の電圧を△V] 、△v2、ア
ナログ引算手段の増幅率をAとし、Voと△■1.△■
2の関係を、 Vo = A l△■1−△V21 maxとなるよう
にAを設定したとすると、A1△■1−△V21はO〜
100mVの間を1rfIVステツプで補間することに
なる。従ってカウンタに供給するクロックパルスの周波
数を100 MHzとした場合その周期TOはTo=1
0nSであるから、上記の条件に従えば周期Toの間を
端数時間によって1 / tooの精度で補間すること
になるためその分解能は100 Psとなる。
この発明では更に整数部で得ら才するクロックパルスの
数のデータに対し重み付けを変更して測定レンジを切替
るレンジ切替手段を設けている。このレンジ切替手段を
設けたことによって高分解能から低分解能の各種の時間
間隔の測定を行うことができる。よって汎用性の高い電
圧−時間変換装置を提供できる。
数のデータに対し重み付けを変更して測定レンジを切替
るレンジ切替手段を設けている。このレンジ切替手段を
設けたことによって高分解能から低分解能の各種の時間
間隔の測定を行うことができる。よって汎用性の高い電
圧−時間変換装置を提供できる。
このようにこの発明によれば従来の技術と比較して高分
解能で時間を電圧に変換することができる。よって時間
軸上の微少なゆれを検出することができる。この結果パ
ルス列信号の微少なジッタを測定することができるため
、例えば磁気ディスク装置あるいはディジタルオーデオ
再生機の評価、ディジタルビデオ再生機の評価あるいは
ディジタル伝送路の評価等に使用して有効である。また
この発明によればレンジ切替機能によって大きな時間の
変化も電圧信号に変換することができるから測定対象を
拡げることができる。
解能で時間を電圧に変換することができる。よって時間
軸上の微少なゆれを検出することができる。この結果パ
ルス列信号の微少なジッタを測定することができるため
、例えば磁気ディスク装置あるいはディジタルオーデオ
再生機の評価、ディジタルビデオ再生機の評価あるいは
ディジタル伝送路の評価等に使用して有効である。また
この発明によればレンジ切替機能によって大きな時間の
変化も電圧信号に変換することができるから測定対象を
拡げることができる。
「時間−電圧変換装置の説明」
第1図はこの発明によるレンジ切替機能を持つ時間−電
圧変換装置の実施例を示す。この第1図の説明をする前
にレンジ切替機能を持たなt・時間−電圧変換装置を予
め説明することにする。
圧変換装置の実施例を示す。この第1図の説明をする前
にレンジ切替機能を持たなt・時間−電圧変換装置を予
め説明することにする。
第6図にレンジ切替機能を持たない時間−電圧変換装置
を示す。第6図において1及び2は従来技術で説明した
入力パルスの前縁検出手段と後縁検出手段を構成するD
形フリップフロップを示す。
を示す。第6図において1及び2は従来技術で説明した
入力パルスの前縁検出手段と後縁検出手段を構成するD
形フリップフロップを示す。
これら検出手段1と2を構成するD形フリップフロップ
の入力端子Tには第7図■に示す入力パルスPRが入力
される。前縁検出手段lからは第7図■に示す前縁検出
信号Pcが出力され、また後縁検出手段2からは第7図
■に示す後縁検出信号PFが出力される。これら検出信
号PcとPFはリセット信号PA (第7図■)の立上
りによってL論理に戻される。
の入力端子Tには第7図■に示す入力パルスPRが入力
される。前縁検出手段lからは第7図■に示す前縁検出
信号Pcが出力され、また後縁検出手段2からは第7図
■に示す後縁検出信号PFが出力される。これら検出信
号PcとPFはリセット信号PA (第7図■)の立上
りによってL論理に戻される。
前縁検出信号Pcは前縁端数時間−電圧変換手段11に
与えられる。また後縁検出信号PFは後縁端数時間−電
圧変換手段12に与えられる。
与えられる。また後縁検出信号PFは後縁端数時間−電
圧変換手段12に与えられる。
先ずこれら前縁端数時間−電圧変換手段11と後縁端数
時間−電圧変換手段12とアナログ引算手段13とによ
って構成される端数部について説明する。
時間−電圧変換手段12とアナログ引算手段13とによ
って構成される端数部について説明する。
前縁端数時間−電圧変換手段11は第7図■に示すよう
に前縁検出信号PCの立上りから積分を開始し、積分の
開始時点から所定個のクロックパルスPLの到来を待っ
て積分を停止する動作を行う。
に前縁検出信号PCの立上りから積分を開始し、積分の
開始時点から所定個のクロックパルスPLの到来を待っ
て積分を停止する動作を行う。
また後縁端数時間−電圧変換手段12は第7図■に示す
ように後縁検出信号PFの立上りから積分を開始し、積
分の開始時点から所定個のクロックパルスPLの到来を
待って積分を停止する動作を行う。
ように後縁検出信号PFの立上りから積分を開始し、積
分の開始時点から所定個のクロックパルスPLの到来を
待って積分を停止する動作を行う。
端数時間−電圧変換手段11と12の具体的な実施例を
第8図に示す。第8図において801はD形フリッグフ
ロップを示す。このD形フリップフロッグ801のトリ
ガ入力端子Tに入力端子802から前縁検出信号Pcま
たは後縁検出信号PPを供給する。従ってこのD形フリ
ップフロップ801は前縁検出信号pcまたは後縁検出
信号PFの立上りによってトリガされて出力端子QKH
論理を出力する。
第8図に示す。第8図において801はD形フリッグフ
ロップを示す。このD形フリップフロッグ801のトリ
ガ入力端子Tに入力端子802から前縁検出信号Pcま
たは後縁検出信号PPを供給する。従ってこのD形フリ
ップフロップ801は前縁検出信号pcまたは後縁検出
信号PFの立上りによってトリガされて出力端子QKH
論理を出力する。
このH論理信号をドライバ803を介してFETによっ
て構成されるスイッチQ1のゲートに与エル。
て構成されるスイッチQ1のゲートに与エル。
スイッチQ1はD形フリップフロップ801の出力がH
論理に立上るのと同時にオフに制御され、積分器804
に積分を開始させる。つまりスイッチQ1は常時オンの
状態に保持されており、積分コンデンサの両端を短絡し
ている。また積分器804の入力側に積分時定数を与え
る抵抗器805を接続し、この抵抗器805を通じてス
イッチQ2を接続する。スイッチQ2の他端側はこの例
では負電源−Eに接続している。
論理に立上るのと同時にオフに制御され、積分器804
に積分を開始させる。つまりスイッチQ1は常時オンの
状態に保持されており、積分コンデンサの両端を短絡し
ている。また積分器804の入力側に積分時定数を与え
る抵抗器805を接続し、この抵抗器805を通じてス
イッチQ2を接続する。スイッチQ2の他端側はこの例
では負電源−Eに接続している。
スイッチQ2は常時オンに制御されている。この結果ス
イッチQ1がオフになるのと同時に積分器804に負電
源−Eから負電圧が与えられ、負の電流を積分して出力
端子806に正方向に上昇する積分出力電圧△v1また
は△v2を出力する。
イッチQ1がオフになるのと同時に積分器804に負電
源−Eから負電圧が与えられ、負の電流を積分して出力
端子806に正方向に上昇する積分出力電圧△v1また
は△v2を出力する。
スイッチQ2は積分器804が積分を開始した時点から
所定個のクロックパルスが到来するとオフに制御される
。このためにD形フリップフロップ801の出力によっ
て開の状態に制御されるゲート807を設け、このゲー
ト807によって積分開始時点からクロックパルスPL
(第7図@)を通過させる。
所定個のクロックパルスが到来するとオフに制御される
。このためにD形フリップフロップ801の出力によっ
て開の状態に制御されるゲート807を設け、このゲー
ト807によって積分開始時点からクロックパルスPL
(第7図@)を通過させる。
ゲート807を通過したクロックパルスPLはX逆計数
器808に入力される。X逆計数器808は通常H論理
を出力しており、クロックがX個入力されると出力がL
論理に立下る。x = ’Qに設定した場合は1個目の
クロックパルスでL論理に立下り、またx−1に設定し
た場合は2個目のクロックパルスでL論理に立下る。
器808に入力される。X逆計数器808は通常H論理
を出力しており、クロックがX個入力されると出力がL
論理に立下る。x = ’Qに設定した場合は1個目の
クロックパルスでL論理に立下り、またx−1に設定し
た場合は2個目のクロックパルスでL論理に立下る。
X逆計数器808の出力はD形フリップフロップ809
のトリガ端子Tに与えられる。このD形フリップフロッ
プ809のトリガ端子Tは反転入力端子とされ入力信号
の立下りによってトリガされて出力端子QKH論理を出
力する。
のトリガ端子Tに与えられる。このD形フリップフロッ
プ809のトリガ端子Tは反転入力端子とされ入力信号
の立下りによってトリガされて出力端子QKH論理を出
力する。
このH論理信号をドライバ811を通じてスイッチQ2
のゲート端子に与え、H論理に立上ることによりスイッ
チQ2をオフに制御する。入力端子812には第7図■
に示すリセットパルスPAが与えられる。このリセット
パルスPAによって2個のD形フリップフロップ801
と809はリセットされスイッチQ1とQ2を共にオン
の状態に戻し、待期状態となる。
のゲート端子に与え、H論理に立上ることによりスイッ
チQ2をオフに制御する。入力端子812には第7図■
に示すリセットパルスPAが与えられる。このリセット
パルスPAによって2個のD形フリップフロップ801
と809はリセットされスイッチQ1とQ2を共にオン
の状態に戻し、待期状態となる。
X進計数器のX進は例えば2〜5程度に選定し、入力パ
ルスPI((第7図B)の立上りからその直後のクロッ
クパルスまでの端数時間へTjに一定の時間X−Toを
加えた時間△’r、 十X 、I Toで積分器804
に前縁の端数時間△T1を電圧に変換する動作を行わせ
、積分時間を長く採って積分器804の応答性を助けて
いる。後縁側も同じ理由でX逆計数器を設けている。前
縁端数時間−電圧変換手段11と後縁端数時間−電圧変
換手段12のX逆計数器のX値を同じ値に選定すること
により、アナログ引算回路13の減算動作によってX−
Toに相当する電圧分を除去するようにしている。
ルスPI((第7図B)の立上りからその直後のクロッ
クパルスまでの端数時間へTjに一定の時間X−Toを
加えた時間△’r、 十X 、I Toで積分器804
に前縁の端数時間△T1を電圧に変換する動作を行わせ
、積分時間を長く採って積分器804の応答性を助けて
いる。後縁側も同じ理由でX逆計数器を設けている。前
縁端数時間−電圧変換手段11と後縁端数時間−電圧変
換手段12のX逆計数器のX値を同じ値に選定すること
により、アナログ引算回路13の減算動作によってX−
Toに相当する電圧分を除去するようにしている。
アナログ引算器13は例えば第9図に示すように演算増
幅器901と4個の抵抗器902 、903.904゜
905によって構成することができる。
幅器901と4個の抵抗器902 、903.904゜
905によって構成することができる。
入力端子906に前縁の端数電圧△Vlを与え、この端
数電圧△■1を抵抗器903を通じて演算増幅器901
の非反転入力端子に与える。また後縁の端数電圧△■2
は入力端子907から抵抗器902を通じて演算増幅器
901の反転入力端子に力える。
数電圧△■1を抵抗器903を通じて演算増幅器901
の非反転入力端子に与える。また後縁の端数電圧△■2
は入力端子907から抵抗器902を通じて演算増幅器
901の反転入力端子に力える。
抵抗器902. 903の抵抗値をR1,抵抗器904
゜905の抵抗値をR2としたとき、出力端子908に
ほの電圧が出力される。
゜905の抵抗値をR2としたとき、出力端子908に
ほの電圧が出力される。
ここで1△■l max = VOとなるように抵抗値
R1とR,2を選定する。(VoはクロックパルスPL
の一周期Toに相応する電圧で、後述するDA変換器7
の1ステップ分の電圧値である。) アナログ引算手段13から出力される差電圧△■はアナ
ログ加算手段15に与えられ、DA変換器7から出力さ
れるアナログ電圧N・VOと加算される。
R1とR,2を選定する。(VoはクロックパルスPL
の一周期Toに相応する電圧で、後述するDA変換器7
の1ステップ分の電圧値である。) アナログ引算手段13から出力される差電圧△■はアナ
ログ加算手段15に与えられ、DA変換器7から出力さ
れるアナログ電圧N・VOと加算される。
次に整数部の説明を行う。
整数部は入力パルスの期間Tx内に存在するクロックパ
ルスPLを抜き出すゲート手段14と、このゲート手段
14で抜き出したクロックパルスの数を計数するカウン
タ4と、カウンタ4の計数値なりA変換するDA変換手
段7とによって構成される。
ルスPLを抜き出すゲート手段14と、このゲート手段
14で抜き出したクロックパルスの数を計数するカウン
タ4と、カウンタ4の計数値なりA変換するDA変換手
段7とによって構成される。
ゲ−1・手段14はこの例では二つのD形フリツプフロ
ップ14A、14Bと、1個のアンドゲート14Cとに
よって構成した場合を示す。二つのD形フリップフロッ
プ14A、、1.4Bのトリガ入力端子には端数時間−
電圧変換手段11と12の出力端子313かも出力され
るゲート信号PDとPGを与える。
ップ14A、14Bと、1個のアンドゲート14Cとに
よって構成した場合を示す。二つのD形フリップフロッ
プ14A、、1.4Bのトリガ入力端子には端数時間−
電圧変換手段11と12の出力端子313かも出力され
るゲート信号PDとPGを与える。
D形フリップフロップ14. Aは出力端子Qから出力
信号を取出すが、他方のD形フリップフロップ14Bは
出力端子Qから信号を取出す。これによりD形フリップ
フロップ14Aの出力端子Qからは第7図[相]に示す
信号PJが得られ、ノリツブフロップ14Bの出力端子
Qからは第7図Oに示すPKが出力される。
信号を取出すが、他方のD形フリップフロップ14Bは
出力端子Qから信号を取出す。これによりD形フリップ
フロップ14Aの出力端子Qからは第7図[相]に示す
信号PJが得られ、ノリツブフロップ14Bの出力端子
Qからは第7図Oに示すPKが出力される。
信号PJの立上りから信号PKの立下りまでの時間はN
−Toとなる。Nはクロ・ンクバルスの数であり、入
力パルスPBのパルス幅’Il’Xの期間内に存在する
クロックパルスの数に相応する。
−Toとなる。Nはクロ・ンクバルスの数であり、入
力パルスPBのパルス幅’Il’Xの期間内に存在する
クロックパルスの数に相応する。
従って信号PJとPKをアンドゲート14Cの二つの入
力端子に供給し、アンドゲート14Cの他の一つの入力
端子クロックツ(ルスP1.を与えることにより、アン
ドゲート14Cの出力には第7図Oに示す打抜パルスP
Mが出力される。この打抜パルスPMの数は入力パルス
PBのパルス幅Txの期間に存在スルクロックパルスの
数に相応する。
力端子に供給し、アンドゲート14Cの他の一つの入力
端子クロックツ(ルスP1.を与えることにより、アン
ドゲート14Cの出力には第7図Oに示す打抜パルスP
Mが出力される。この打抜パルスPMの数は入力パルス
PBのパルス幅Txの期間に存在スルクロックパルスの
数に相応する。
打抜パルスPMをカウンタ4で計数し、その計数値をD
A変換器7でアナログ電圧N・■0に変換し、アナログ
加算手段15に入力する。
A変換器7でアナログ電圧N・■0に変換し、アナログ
加算手段15に入力する。
アナログ加算手段15では端数部の出力電圧Δ■と整数
部の出力電圧N・Voを加算し、第7図0に示すVX−
△V十△N・Voを得る。加算された電圧■Xはサンプ
ルホールド回路16に入力され第7図[相]に示すサン
プリングパルスPpによってサンプルホールドする。そ
のサンプルホールド電圧PQ (第7図@)を出力端子
OUに出力する。
部の出力電圧N・Voを加算し、第7図0に示すVX−
△V十△N・Voを得る。加算された電圧■Xはサンプ
ルホールド回路16に入力され第7図[相]に示すサン
プリングパルスPpによってサンプルホールドする。そ
のサンプルホールド電圧PQ (第7図@)を出力端子
OUに出力する。
サンプリングパルスPPはゲート信号PKの立下がりを
単安定マルチパイプレーク5に与え、この単安定マルチ
パイプレーク5から出力させる。またサンプリングパル
スPpを他の単安定マルチパイプレーク8に与え、この
単安定マルチバイブレータ8からリセットパルスFAを
出力させる。このリセットバルスPAによって各部のD
形フリップフロップをリセットし、次の入力パルスの到
来に備える。
単安定マルチパイプレーク5に与え、この単安定マルチ
パイプレーク5から出力させる。またサンプリングパル
スPpを他の単安定マルチパイプレーク8に与え、この
単安定マルチバイブレータ8からリセットパルスFAを
出力させる。このリセットバルスPAによって各部のD
形フリップフロップをリセットし、次の入力パルスの到
来に備える。
以上によりレンジ切替機能を持たない高分解能型の時間
−電圧変換装置の構成とその動作が理解されよう。ここ
で整数部の出力電圧N・VOと、端数部の出力電圧△■
との間の関係を再度説明する。
−電圧変換装置の構成とその動作が理解されよう。ここ
で整数部の出力電圧N・VOと、端数部の出力電圧△■
との間の関係を再度説明する。
整数部の出力電圧はクロックパルスPI、の数Nに従っ
て第10図に示すように■0のステップで変化する。端
数部の出力電圧△■の最大値△Vmax をVo =
Vmaxとなるようにアナログ引算手段13の利得A−
丁を設定する。
て第10図に示すように■0のステップで変化する。端
数部の出力電圧△■の最大値△Vmax をVo =
Vmaxとなるようにアナログ引算手段13の利得A−
丁を設定する。
一方DA変換器7において最小桁の出力はディジタル装
置では避けられない±1カウントの誤差を含む。このた
めDA変換器7の最小桁の出力を除いた電圧をN −V
oとして採用することにする。
置では避けられない±1カウントの誤差を含む。このた
めDA変換器7の最小桁の出力を除いた電圧をN −V
oとして採用することにする。
このため最小桁の出力を1 mVステップで出力するD
A変換器を用いたとして、Vo=10mVのステップで
変化する領域を出力信号として利用し、■〇−△■に対
応させることによってIQmVの領域を端数部の出力電
圧△Vで補間することになる。このようにすればクロッ
クパルスPLの一周期TOを翁の分解能で電圧に変換す
ることができる。
A変換器を用いたとして、Vo=10mVのステップで
変化する領域を出力信号として利用し、■〇−△■に対
応させることによってIQmVの領域を端数部の出力電
圧△Vで補間することになる。このようにすればクロッ
クパルスPLの一周期TOを翁の分解能で電圧に変換す
ることができる。
従って例えばVo=20mVに設定し、0〜20ITI
Vを端数部で補間すればクロックツくルスの一周期TO
を端数部で補間することになる。このように端数部の最
大出力電圧△VmaxとDA変換手段7の1ステツプの
電圧VOとの間の関係を変えることによって分解能を切
替ることかでき、測定レンジを切替ることかできる。
Vを端数部で補間すればクロックツくルスの一周期TO
を端数部で補間することになる。このように端数部の最
大出力電圧△VmaxとDA変換手段7の1ステツプの
電圧VOとの間の関係を変えることによって分解能を切
替ることかでき、測定レンジを切替ることかできる。
「発明の実施例」
この発明はこのレンジ切替機能を持たせた時間−電圧変
換装置を提供するものである。第1図にその実施例を示
す。第1図において第6図と対応する部分には同一符号
を付して示している。
換装置を提供するものである。第1図にその実施例を示
す。第1図において第6図と対応する部分には同一符号
を付して示している。
第1図に示す実施例において前縁検出手段1、後縁検出
手段2、前縁端数時間−電圧変換手段11、後縁端数時
間−電圧変換手段12、アナログ引算手段13、ゲート
手段14、アナログ加算手段15゜サンプルホールド回
路16の各部の構成及び動作は第6図のものと同じであ
る。
手段2、前縁端数時間−電圧変換手段11、後縁端数時
間−電圧変換手段12、アナログ引算手段13、ゲート
手段14、アナログ加算手段15゜サンプルホールド回
路16の各部の構成及び動作は第6図のものと同じであ
る。
この実施例の第1の特徴とする構成はカウンタ4とDA
変換手段7との間にレンジ切替手段21を設けた点と、
端数時間−電圧変換手段11と12の−E電源24をD
A変換器によって構成した点である。
変換手段7との間にレンジ切替手段21を設けた点と、
端数時間−電圧変換手段11と12の−E電源24をD
A変換器によって構成した点である。
このレンジ切替手段21はカウンタ4の計数出力の各ピ
ットの重み付けを変更する動作を行う回路で構成するこ
とができる。
ットの重み付けを変更する動作を行う回路で構成するこ
とができる。
このためには例えばパラレル入出カシリアル転送可能な
シフトレジスタを用いることができる。
シフトレジスタを用いることができる。
第2図を用いてレンジ切替手段21の構成及び動作を説
明する。
明する。
第2図においてレンジ切替手段21はこの例では全部で
36ピツトのパラレル入出カシリアル転送可能なシフト
レジスタを用いた場合を示す。36ピツトの中で上位2
0ビツトん7〜A36をカウンタ4の計数値の受取用と
して用い。下位16ビツトA1〜ん6をDA変換手段7
への入力用として用いる。
36ピツトのパラレル入出カシリアル転送可能なシフト
レジスタを用いた場合を示す。36ピツトの中で上位2
0ビツトん7〜A36をカウンタ4の計数値の受取用と
して用い。下位16ビツトA1〜ん6をDA変換手段7
への入力用として用いる。
カウンタ4も20ビツトの計数容量を持つカウンタを用
い、その20ビツトの計数出力B1〜lをレンジ切替手
段21を構成するシフトレジスタの上位20ビツトの入
力端子117〜I36に与える。
い、その20ビツトの計数出力B1〜lをレンジ切替手
段21を構成するシフトレジスタの上位20ビツトの入
力端子117〜I36に与える。
レンジ切替手段21を構成する・シフトレジスタの下位
16ビツトA1〜ん6の出力をDA変換手段7の各入力
端子C1〜C16に与える。
16ビツトA1〜ん6の出力をDA変換手段7の各入力
端子C1〜C16に与える。
このように構成することによりシフトレジスタに入力さ
れたカウンタ4の計数値B1〜〜を最下位ピットN1の
方向に何ピットシフトさせるかによってレンジを切替る
ことかできる。
れたカウンタ4の計数値B1〜〜を最下位ピットN1の
方向に何ピットシフトさせるかによってレンジを切替る
ことかできる。
つまりこの例ではシフト数を1〜20に採ることができ
る。シフト数を1に採ったときカウンタ4の最下位ビッ
トの計数値B1がシフトレジスタのピットA17からピ
ットん6にシフトされ、このシフトされた計数値B1が
DA変換器7の最上位ピットの入力端子C1&に入力さ
れDA変換される。
る。シフト数を1に採ったときカウンタ4の最下位ビッ
トの計数値B1がシフトレジスタのピットA17からピ
ットん6にシフトされ、このシフトされた計数値B1が
DA変換器7の最上位ピットの入力端子C1&に入力さ
れDA変換される。
シフト数が1のときはカウンタ4の最下位ビットの計数
値B1が「1」か「0」かの何であるかをDA変換する
ことになる。従ってクロックパルスPLがカウンタ4に
1個入力されるとDA変換手段7は最大出力電圧Vma
x を出力し、端数部は0〜Vmaxの間をこまかく
補間することになる。よってこの状態が最も分解能が高
い状態になる。なおこの例ではDA変換手段7は一5V
〜」−5■を出力するDA変換器であるものとする。従
って端数部の最大出力電圧△Vmax = A、 l△
■1−へV21−1−5■に設定される。
値B1が「1」か「0」かの何であるかをDA変換する
ことになる。従ってクロックパルスPLがカウンタ4に
1個入力されるとDA変換手段7は最大出力電圧Vma
x を出力し、端数部は0〜Vmaxの間をこまかく
補間することになる。よってこの状態が最も分解能が高
い状態になる。なおこの例ではDA変換手段7は一5V
〜」−5■を出力するDA変換器であるものとする。従
って端数部の最大出力電圧△Vmax = A、 l△
■1−へV21−1−5■に設定される。
シフト数を2としたときはカウンタ4の下位2ビツトの
計数値B1とB2がレンジ切替手段21のビットん7と
A+[1の位置からシフトパルスCI)によってAl1
とAl1のビット位置にシフトされる。従ってこの場合
はカウンタ4の下から2ビットの計数値B1どB2がD
A変換手段7の最上位2ビツトの入力端子C+aとC1
0に入力される。よってカウンタ4の下2ビットの計数
値Bl、R2がDA変換手段7の最上位ビットとその次
のビットの入力端子CI6とC10’Igl与えられ、
カウンタ4の計数値B1の重み伺けが変更される。I)
A変換手段7は入力端子C〕5に「1j論理が与えら
れると最大出力電圧Vmax−5Vの%の電圧2、5
Vを出力し、カウンタ4にクロックパルスPr。
計数値B1とB2がレンジ切替手段21のビットん7と
A+[1の位置からシフトパルスCI)によってAl1
とAl1のビット位置にシフトされる。従ってこの場合
はカウンタ4の下から2ビットの計数値B1どB2がD
A変換手段7の最上位2ビツトの入力端子C+aとC1
0に入力される。よってカウンタ4の下2ビットの計数
値Bl、R2がDA変換手段7の最上位ビットとその次
のビットの入力端子CI6とC10’Igl与えられ、
カウンタ4の計数値B1の重み伺けが変更される。I)
A変換手段7は入力端子C〕5に「1j論理が与えら
れると最大出力電圧Vmax−5Vの%の電圧2、5
Vを出力し、カウンタ4にクロックパルスPr。
が2個入力されるとDA変換手段7の最上位ビットの入
力端子CI6が「1」論理となりDA変換手段7は最大
出力電圧Vmax = 5 Vを出力する。つまりこの
場合はDA変換手段7の1ステツプの電圧■。
力端子CI6が「1」論理となりDA変換手段7は最大
出力電圧Vmax = 5 Vを出力する。つまりこの
場合はDA変換手段7の1ステツプの電圧■。
=2.5Vになる。この結果端数部は0〜2.5vの範
囲を補間し、端数部の最大出力電圧△Vmaxは△Vm
ax = 2.5 Vとなる。レンジ切替手段21に与
えろシフト数のデータはデータラッチ回路22から与え
られる。
囲を補間し、端数部の最大出力電圧△Vmaxは△Vm
ax = 2.5 Vとなる。レンジ切替手段21に与
えろシフト数のデータはデータラッチ回路22から与え
られる。
データラッチ回路22から与えられるデータによってシ
フI・パルスを発生する構成例を第3図を用いて説明す
るデータラッチ回路22にはマイクロコンピュータ26
から設定されたレンジに応じたシフト数値データが送ら
れてラッチされる。このラッチ出力を8ビツトのプリセ
ットカウンタ301にプリセットする。
フI・パルスを発生する構成例を第3図を用いて説明す
るデータラッチ回路22にはマイクロコンピュータ26
から設定されたレンジに応じたシフト数値データが送ら
れてラッチされる。このラッチ出力を8ビツトのプリセ
ットカウンタ301にプリセットする。
つまりシフト数1のときはプリセットカウンタに128
をプリセットし、ゲート302を通じてクロックパルス
PLをプリセットカウンタ301に1個人力することに
よりプリセラ]・カウンタ301の計数内容を「0」に
戻し、その出力信号によってゲート3旧を閉に制御する
。ゲー1−302を通過したパルスをレンジ切替手段2
1に与えシフト動作を行わせる。このシフト動作はレン
ジ切替手段2]にカウンタ4の計数値を読込んだ直後に
実行される。
をプリセットし、ゲート302を通じてクロックパルス
PLをプリセットカウンタ301に1個人力することに
よりプリセラ]・カウンタ301の計数内容を「0」に
戻し、その出力信号によってゲート3旧を閉に制御する
。ゲー1−302を通過したパルスをレンジ切替手段2
1に与えシフト動作を行わせる。このシフト動作はレン
ジ切替手段2]にカウンタ4の計数値を読込んだ直後に
実行される。
レンジ切替手段21の読込動作は第1図に示す単安定マ
ルチバイブレータ3】の出力が立上ることによって行わ
れる。従って単安定マルチバイブレータ31の出力をプ
リセットカウンタ301のプリセット指令端子Pに与え
ることにより、レンジ切替手段21にカウンタ4の計数
値を読込むのと同時にプリセットカウンタ301はデー
タラッチ回路22のデータを読込み、その読込動作によ
ってゲート302を開け、その直後からシフトパルスを
レンジ切替手段21に供給する。プリセットカラン・
タ3叫にプリセットする値は]シフトのとき「128」
2シフトのとき「127−1.3シフトのときJ126
J・・・・・・20シフトのとき「10・9」となる。
ルチバイブレータ3】の出力が立上ることによって行わ
れる。従って単安定マルチバイブレータ31の出力をプ
リセットカウンタ301のプリセット指令端子Pに与え
ることにより、レンジ切替手段21にカウンタ4の計数
値を読込むのと同時にプリセットカウンタ301はデー
タラッチ回路22のデータを読込み、その読込動作によ
ってゲート302を開け、その直後からシフトパルスを
レンジ切替手段21に供給する。プリセットカラン・
タ3叫にプリセットする値は]シフトのとき「128」
2シフトのとき「127−1.3シフトのときJ126
J・・・・・・20シフトのとき「10・9」となる。
カウンタ4の計数出力をシフトさせるシフト数と、1)
A変換手段7がフルスケールになるクロックの入力数
とレンジの関係は次光のようになる。
A変換手段7がフルスケールになるクロックの入力数
とレンジの関係は次光のようになる。
レンジの切替はシフト数1〜20で20レンジの切替を
行うことができる。
行うことができる。
表 1
表1に示すシフト数は各レンジにおいてDA変換器7が
フルスケールの電圧+5■を出力するまでのクロックパ
ルスの数を表示している。表1に示すようにシフト数が
1.2.3・・・・・・と増加するに従ってDA変換手
段7の出力電圧がフルスケールになるためのクロックパ
ルスP■、の数は1,2゜4、8.16.32.64.
1024・・・・・・524288のように増加する。
フルスケールの電圧+5■を出力するまでのクロックパ
ルスの数を表示している。表1に示すようにシフト数が
1.2.3・・・・・・と増加するに従ってDA変換手
段7の出力電圧がフルスケールになるためのクロックパ
ルスP■、の数は1,2゜4、8.16.32.64.
1024・・・・・・524288のように増加する。
レンジはクロックパルスの周期Toが1018とした場
合、整数部の1カウントでl00ns、端数部で100
nsの時間−電圧変換が行われる。この結果整数部と
端数部を合わせてレンジは200nsとなる。
合、整数部の1カウントでl00ns、端数部で100
nsの時間−電圧変換が行われる。この結果整数部と
端数部を合わせてレンジは200nsとなる。
カウンタ4の計数出力を2ピツトシフトさせた場合は整
数部は2カウントで200nS、端数部で200nsの
時間−電圧変換が行われる。この結果整数部と端数部を
合わせてレンジは400nsとなる。
数部は2カウントで200nS、端数部で200nsの
時間−電圧変換が行われる。この結果整数部と端数部を
合わせてレンジは400nsとなる。
以下同様にして800ns、 1.6μs、 3.
2μ、s、 6.4μs、12.@μS・・・・・・の
順にレンジの幅は倍々の関係で拡げられる。
2μ、s、 6.4μs、12.@μS・・・・・・の
順にレンジの幅は倍々の関係で拡げられる。
DA変換手段7の1ステツプの電圧の変化VOは200
nsレンジでVo= +5 V、 400nsしyジで
VO−十2.5 V、800nsしyジでVO−+1.
25V、1.6μSレンジでVo −+0.625 V
・・・・・・のように順次%ずつ小さい値となる。
nsレンジでVo= +5 V、 400nsしyジで
VO−十2.5 V、800nsしyジでVO−+1.
25V、1.6μSレンジでVo −+0.625 V
・・・・・・のように順次%ずつ小さい値となる。
レンジ幅が倍に変化する毎にDA変換手段7の1ステツ
プの電圧変化が%ずつ変化することから、これに合わせ
て端数部の出力電圧△Vも%ずつ変化させなげればなら
ない。
プの電圧変化が%ずつ変化することから、これに合わせ
て端数部の出力電圧△Vも%ずつ変化させなげればなら
ない。
このために第1図の実施例では前縁端数時間−電圧変換
手段11と後縁端数時間−電圧変換手段12の各積分器
に与えるーE電源め電圧値をレンジの切替に応じて適宜
に選択するように構成している。レンジと−E電源の電
圧との間の関係を表2に示す。
手段11と後縁端数時間−電圧変換手段12の各積分器
に与えるーE電源め電圧値をレンジの切替に応じて適宜
に選択するように構成している。レンジと−E電源の電
圧との間の関係を表2に示す。
第1図において24は端数時間−電圧変換手段11と1
2に積分電圧を与えるーE電源を示す。
2に積分電圧を与えるーE電源を示す。
この例では−E電源24をDA変換器によって構成した
場合を示す。DA変換器にデータラッチ回路23から2
0ピツトのデータを与えて−E電源24から電圧を発生
させる。
場合を示す。DA変換器にデータラッチ回路23から2
0ピツトのデータを与えて−E電源24から電圧を発生
させる。
表 2
データラッチ23から−E電源24に与える20ピツト
の信号は表3に示すように−E電源24を構成するDA
変換器に与える20ピツトの信号の最上位ビットMsに
「1」論理を与えたとき一5vを表 3 出力させたとすると、2ビット目M2に「1」論理を与
えたときは−2,5■を出力する。3ビットM3「l」
論理を与えたときは−1,25Vを出力する。このよう
にして上位ビットから順に「l」論理を与えることによ
って−E電源24から出力される電圧は%ずつ小さい値
に変化する。
の信号は表3に示すように−E電源24を構成するDA
変換器に与える20ピツトの信号の最上位ビットMsに
「1」論理を与えたとき一5vを表 3 出力させたとすると、2ビット目M2に「1」論理を与
えたときは−2,5■を出力する。3ビットM3「l」
論理を与えたときは−1,25Vを出力する。このよう
にして上位ビットから順に「l」論理を与えることによ
って−E電源24から出力される電圧は%ずつ小さい値
に変化する。
従って操作部25からマイクロコンピュータ26にレン
ジを入力すると、その入力されたしンジに応じてデータ
ラッチ回路22にはそのレンジに必要なシフト数値が与
えられると共に−E電源電圧を表わす20ビツトのデー
タがデータラッチ回路23に与えられ、この20ピツト
のデータがデータラッチ回路23から−E電源24に与
えられ、−E電源電圧を発生させる。
ジを入力すると、その入力されたしンジに応じてデータ
ラッチ回路22にはそのレンジに必要なシフト数値が与
えられると共に−E電源電圧を表わす20ビツトのデー
タがデータラッチ回路23に与えられ、この20ピツト
のデータがデータラッチ回路23から−E電源24に与
えられ、−E電源電圧を発生させる。
このようにして整数部のレンジ切替と連動して端数部の
−E定電源4の−E電源電圧が切替られてDA変換手段
7の1ステツプの電圧変化VOと端数部の最大出力電圧
値△Vmaxの値が整合される。
−E定電源4の−E電源電圧が切替られてDA変換手段
7の1ステツプの電圧変化VOと端数部の最大出力電圧
値△Vmaxの値が整合される。
以上によりレンジ切替に関する構成とその動作が理解さ
れよう。この実施例では更に整数部にオフセットを与え
、時間−電圧変換動作がレンジのゼロ点付近またはオー
バフロー付近で行われるときその動作点を移動させ、各
レンジのほぼ中央で時間−電圧変換動作を行わせること
ができるようにしている。
れよう。この実施例では更に整数部にオフセットを与え
、時間−電圧変換動作がレンジのゼロ点付近またはオー
バフロー付近で行われるときその動作点を移動させ、各
レンジのほぼ中央で時間−電圧変換動作を行わせること
ができるようにしている。
オフセット値は操作部25から入力することができる。
入力されたオフセット値はデータラ・ソチ回路27に出
力される。データラッチ回路27にラッチされたオフセ
ット値はカウンタ4にプリセットする。よってこの場合
にはカウンタ4はプリセットカウンタを用いる。カウン
タ4にプリセットするオフセット値は時間の値でプリセ
ットされる。各レンジにおいてオフセット可能な最大値
を表4に示す。
力される。データラッチ回路27にラッチされたオフセ
ット値はカウンタ4にプリセットする。よってこの場合
にはカウンタ4はプリセットカウンタを用いる。カウン
タ4にプリセットするオフセット値は時間の値でプリセ
ットされる。各レンジにおいてオフセット可能な最大値
を表4に示す。
表 4
第4図にオフセットを加えるための実施例を示す。カウ
ンタ4のプリセット入力側にデータラッチ27を設ける
。データラッチ27は36ビツトの容量を有し、その全
てのビットにマイクロコンピュータ26からオフセット
値が入力される。このオフセット値は操作部25かも入
力される。入力されたオフセット値は表示器28に表示
される。
ンタ4のプリセット入力側にデータラッチ27を設ける
。データラッチ27は36ビツトの容量を有し、その全
てのビットにマイクロコンピュータ26からオフセット
値が入力される。このオフセット値は操作部25かも入
力される。入力されたオフセット値は表示器28に表示
される。
またレンジの設定も操作部25で設定され、その設定さ
れたレンジも表示器28に表示される。
れたレンジも表示器28に表示される。
操作部25から入力されたオフセット値はマイクロコン
ピュータ26を介してデータラッチ回路27に出力され
る。データラッチ回路27の下位16ビツトのデータは
シフトレジスタ21の下位16ビツトの入力端子に与え
られ、この下位16ビツトA1〜AI6にプリセットさ
れる。
ピュータ26を介してデータラッチ回路27に出力され
る。データラッチ回路27の下位16ビツトのデータは
シフトレジスタ21の下位16ビツトの入力端子に与え
られ、この下位16ビツトA1〜AI6にプリセットさ
れる。
−方データラッチ27の上位20ビツトのデータはカウ
ンタ4の各ビットの位置にプリセットする。各レンジの
プリセット可能なオフセット値は表4に示した如くであ
り、その信号の状況を第5図に示す。第5図Aはデータ
ラッチ270ビツト番号を示している。
ンタ4の各ビットの位置にプリセットする。各レンジの
プリセット可能なオフセット値は表4に示した如くであ
り、その信号の状況を第5図に示す。第5図Aはデータ
ラッチ270ビツト番号を示している。
第5図B−Gに各レンジにおけるオフセット信号の論理
状態を示す。
状態を示す。
データラッチ2701〜16までのビットから出力され
るオフセットデータはレンジ切替手段21を構成するシ
フトレジスタ21の1〜16ビツトA1〜AI6にロー
ドされる。
るオフセットデータはレンジ切替手段21を構成するシ
フトレジスタ21の1〜16ビツトA1〜AI6にロー
ドされる。
データラッチ27の17〜36ビツトの20ピツトのオ
フセットデータはカウンタ4にプリセットされる。
フセットデータはカウンタ4にプリセットされる。
カウンタ4はそのプリセットされた値から計数を開始し
、その計数結果をレンジ切替手段21の17〜36ビツ
トAI7〜后の位置にロー ドされる。
、その計数結果をレンジ切替手段21の17〜36ビツ
トAI7〜后の位置にロー ドされる。
このロードされた計数結果を設定されたレンジに応じた
数だけシフトし、結果的に下位16ビツトに転送された
データがDA変換手段7に与えられDA変換を行う。
数だけシフトし、結果的に下位16ビツトに転送された
データがDA変換手段7に与えられDA変換を行う。
なお第1図の実施例では後縁検出手段20入力側に切替
スイッチ32を設けた例を示している。
スイッチ32を設けた例を示している。
この切替スイッチ32は接点Aを選択したとき上述した
パルスのパルス幅を時間に変換する動作な行う。
パルスのパルス幅を時間に変換する動作な行う。
また接点Bを選択したときは入力端子INIに与えられ
るパルス列のパルス相互の時間間隔を電圧に変換する動
作を行う。
るパルス列のパルス相互の時間間隔を電圧に変換する動
作を行う。
また接点Cを選択したときは入力端子IN、とIN2に
与えられるパルス信号の時間差を電圧に変換する動作を
行う。
与えられるパルス信号の時間差を電圧に変換する動作を
行う。
「発明の作用効果」
以上説明したようにこの発明によれば時間の値をクロッ
クパルスの数で決まる整数部と入力パルスの前縁と後縁
で発生する端数部とに分け、クロックパルスの一周期の
時間を端数部で補間する時間−電圧変換を行う構成とし
たから分解能よく時間を電圧に変換することができる。
クパルスの数で決まる整数部と入力パルスの前縁と後縁
で発生する端数部とに分け、クロックパルスの一周期の
時間を端数部で補間する時間−電圧変換を行う構成とし
たから分解能よく時間を電圧に変換することができる。
よって例えばこの発明による時間−電圧変換装置の出力
信号をオシロスコープに入力し、その電圧波形を描かせ
ることによりパルス列に含まれる時間的なゆらぎを波形
として見ることができる。
信号をオシロスコープに入力し、その電圧波形を描かせ
ることによりパルス列に含まれる時間的なゆらぎを波形
として見ることができる。
また周波数分析機能を持つスペクトラムアナライザに入
力することにより時間的なゆらぎの周波数成分を知るこ
とができる。
力することにより時間的なゆらぎの周波数成分を知るこ
とができる。
従って例えば磁気ディスク装置、ディジタルオーデオ機
器あるいはディジタル伝送路の評価を精度よく行うこと
ができる。
器あるいはディジタル伝送路の評価を精度よく行うこと
ができる。
更にこの発明では時間−電圧変換する分解能を切替るよ
うにしてレンジ切替機能を持たしたがら、各種の時間の
値を電圧に変換することができる。
うにしてレンジ切替機能を持たしたがら、各種の時間の
値を電圧に変換することができる。
よって時間が大きく変化する測定対称がら微少な時間変
動しかしない測定対称まで幅広く測定を行うことができ
汎用性の高い時間−電圧変換装置を提供できる。
動しかしない測定対称まで幅広く測定を行うことができ
汎用性の高い時間−電圧変換装置を提供できる。
第1図はこの発明の一実施例を示すブロック図、第2図
は第1図に示した実施例に用いたレンジ切替手段を説明
するためのブロック図、第3図は第1図の実施例に用い
たシフトパルス発生手段の構造を説明するためのブロッ
ク図、第4図は第1図の実施例に用いたオフセット加入
手段を説明するためのブロック図、第5図はレンジとオ
フセットデータの関係を説明するための図、第6図はし
/ジ切替機能を持たない時間−電圧変換装置を説明する
ためのブロック図、第7図は第6図に示した時間−電圧
変換装置の動作を説明するための波形図、第8図は第6
図に示した装置に用いた端数時間−電圧変換手段を説明
するための接続図、第9図は第6図に示した装置に用い
たアナログ引算手段を説明するための接続図、第10図
は第6図に示した装置の動作を説明するための図、第1
1図は従来の技術を説明するための波形図、第12図は
従来の時間−電圧変換装置を説明するためのブロック図
、第13図は第12図に示した装置の動゛作を説明する
ための波形図、第14図は第12図に示した装置によっ
て得られる電圧信号をオシログラフに映出した一例を示
す正面図である。 1:前縁検出手段、2:後縁検出手段、4:カウンタ、
7 : DA変換手段、11:前縁端数時間−電圧変換
手段、12:後縁時間−電圧変換手段、13:アナログ
引算手段、14:ゲート手段、15:アナログ加算手段
、16:サンプルホールミ回路、21:レンジ切替手段
、22゜23:データラッチ回路、24ニーE電源。
は第1図に示した実施例に用いたレンジ切替手段を説明
するためのブロック図、第3図は第1図の実施例に用い
たシフトパルス発生手段の構造を説明するためのブロッ
ク図、第4図は第1図の実施例に用いたオフセット加入
手段を説明するためのブロック図、第5図はレンジとオ
フセットデータの関係を説明するための図、第6図はし
/ジ切替機能を持たない時間−電圧変換装置を説明する
ためのブロック図、第7図は第6図に示した時間−電圧
変換装置の動作を説明するための波形図、第8図は第6
図に示した装置に用いた端数時間−電圧変換手段を説明
するための接続図、第9図は第6図に示した装置に用い
たアナログ引算手段を説明するための接続図、第10図
は第6図に示した装置の動作を説明するための図、第1
1図は従来の技術を説明するための波形図、第12図は
従来の時間−電圧変換装置を説明するためのブロック図
、第13図は第12図に示した装置の動゛作を説明する
ための波形図、第14図は第12図に示した装置によっ
て得られる電圧信号をオシログラフに映出した一例を示
す正面図である。 1:前縁検出手段、2:後縁検出手段、4:カウンタ、
7 : DA変換手段、11:前縁端数時間−電圧変換
手段、12:後縁時間−電圧変換手段、13:アナログ
引算手段、14:ゲート手段、15:アナログ加算手段
、16:サンプルホールミ回路、21:レンジ切替手段
、22゜23:データラッチ回路、24ニーE電源。
Claims (1)
- (1)A、入力パルスの前縁とその直後のクロックパル
スまでの前縁端数時間に対応したアナログ電圧を出力す
る前縁端数時間−電圧変換手段と、 B、入力パルスの後縁とその直後のクロックパルスまで
の後縁端数時間に対応したアナログ電圧を出力する後縁
端数時間−電圧変換手段と、 C、これら前縁端数時間−電圧変換手段から出力される
電圧と、後縁端数時間−電圧変換手段から出力される電
圧を引算するアナログ引算器と、 D、入力パルスの時間間隔内に存在するクロックパルス
の数を計数し、入力パルスの時間間隔の整数部分を検出
するカウンタと、 E、このカウンタに計数された整数部を表わす計数値が
入力され、その計数値の重み付けを変更してレンジを切
替えるレンジ切替手段と、 F、レンジ切替手段で重み付けが決定された計数値をD
A変換するDA変換手段と、 G、このDA変換手段でDA変換されたアナログ電圧と
上記アナログ引算器から出力される端数部の電圧とを加
算する加算手段と、 から成るレンジ切替機能を持つ時間−電圧変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14582686A JPS631977A (ja) | 1986-06-20 | 1986-06-20 | レンジ切替機能を持つ時間−電圧変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14582686A JPS631977A (ja) | 1986-06-20 | 1986-06-20 | レンジ切替機能を持つ時間−電圧変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS631977A true JPS631977A (ja) | 1988-01-06 |
JPH0575270B2 JPH0575270B2 (ja) | 1993-10-20 |
Family
ID=15394014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14582686A Granted JPS631977A (ja) | 1986-06-20 | 1986-06-20 | レンジ切替機能を持つ時間−電圧変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS631977A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007040742A (ja) * | 2005-08-01 | 2007-02-15 | Yokogawa Electric Corp | ジッタ測定装置 |
-
1986
- 1986-06-20 JP JP14582686A patent/JPS631977A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007040742A (ja) * | 2005-08-01 | 2007-02-15 | Yokogawa Electric Corp | ジッタ測定装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0575270B2 (ja) | 1993-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4250449A (en) | Digital electric energy measuring circuit | |
US3541446A (en) | Small signal analog to digital converter with positive cancellation of error voltages | |
JPS6166971A (ja) | デジタル抵抗測定装置とその測定方法 | |
JPH01502933A (ja) | 周波数カウント装置および方法 | |
US4486707A (en) | Gain switching device with reduced error for watt meter | |
US3786350A (en) | Linear input ohmmeter | |
US4210903A (en) | Method for producing analog-to-digital conversions | |
JPS631977A (ja) | レンジ切替機能を持つ時間−電圧変換装置 | |
JPS62294993A (ja) | 時間−電圧変換装置 | |
KR950000418B1 (ko) | 시간정보 검출장치 | |
US4160949A (en) | Auto-zeroed ohmmeter | |
US4110747A (en) | Apparatus for producing analog-to-digital conversions | |
JPH0285917A (ja) | 再循環式実効値変換法及びその装置 | |
JPH0454198B2 (ja) | ||
JP2703469B2 (ja) | ディジタル式放射線計測装置 | |
RU2247996C2 (ru) | Цифровой измеритель гармонических искажений (варианты) | |
JPH046477A (ja) | 交流電圧測定装置 | |
JPH01167679A (ja) | インピーダンス測定装置 | |
SU765765A1 (ru) | Устройство дл измерени приращени магнитного потока | |
JPH06273194A (ja) | 測定装置の出力補間回路 | |
RU2020579C1 (ru) | Измеритель отношения значений амплитуд квазисинусоидальных сигналов | |
JP2917278B2 (ja) | 位相差検出回路 | |
Rusek et al. | A switched-battery digital capacitance meter | |
SU826254A1 (ru) | Фазометр | |
SU674212A1 (ru) | Цифровой измеритель моноимпульсных сигналов |