JPS63193377A - Amplitude detecting system - Google Patents
Amplitude detecting systemInfo
- Publication number
- JPS63193377A JPS63193377A JP2450487A JP2450487A JPS63193377A JP S63193377 A JPS63193377 A JP S63193377A JP 2450487 A JP2450487 A JP 2450487A JP 2450487 A JP2450487 A JP 2450487A JP S63193377 A JPS63193377 A JP S63193377A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- analog waveform
- slice level
- detection signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241001233037 catfish Species 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は振巾検出方式に係り、特にディジタル磁気記録
装置の読出し波形に好適な振巾検出方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an amplitude detection method, and particularly to an amplitude detection method suitable for a read waveform of a digital magnetic recording device.
従来、ディジタル磁気記録装置の読出し波形の振巾検出
には固定レベルスライス方式が採られていた。これは、
第３図忙示すように、アナログ波形１をスライスレベル
発生回路５から出力されるスライスレベル２にヨリコン
パレータ４”ｌ’比ａＬ。Conventionally, a fixed level slice method has been used to detect the amplitude of a read waveform of a digital magnetic recording device. this is,
As shown in FIG. 3, the analog waveform 1 is converted to the slice level 2 outputted from the slice level generation circuit 5 by a comparator 4''l'.
振巾検出信号３を得るものである。A swing width detection signal 3 is obtained.
ところが、読出し波形の振巾がダイナミックに低下する
ような場合には、第４図に示すようにスライスレベル２
が読出し波形１の振巾に対し相対的に高くなる結果、振
巾検出精度が悪くなり振巾検出信号３を喪失することが
あった。However, when the amplitude of the readout waveform decreases dynamically, slice level 2 is applied as shown in Figure 4.
becomes relatively high with respect to the amplitude of the readout waveform 1, and as a result, the amplitude detection accuracy deteriorates and the amplitude detection signal 3 may be lost.
そこで、最近では変動に応じてスライスレベル゛ライス
レベルを変化させる検出方式として１例えば特開昭６０
−１０１７０３号公報記載の技術が知られている。これ
は、ディジタル磁気記録装置の読出し波形のピーク検出
に、再生波形を積分し、積分波形の中心スライスレベル
を、読出し波形のピーク位置のずれを減少させるように
、ＰＬＬの位相比較器の出力を補正させるものである。Therefore, recently, a detection method for changing the slice level according to the fluctuation has been developed.
The technique described in JP-A-101703 is known. This is used to detect the peak of the read waveform of a digital magnetic recording device by integrating the reproduced waveform, adjusting the center slice level of the integrated waveform, and adjusting the output of the phase comparator of the PLL so as to reduce the shift in the peak position of the read waveform. This is to be corrected.
上記従来技術はスライスレベルを変動させるものである
が、入力アナログ波形のピーク位置の位相を補償するも
のであって、入力アナログ波形の振巾変動については配
慮されていなかった。そのため、振巾の変化に伴りてデ
ータを喪失する虞れがあるという問題があった。The above-mentioned conventional technology varies the slice level, but compensates for the phase of the peak position of the input analog waveform, and does not take into account amplitude fluctuations of the input analog waveform. Therefore, there is a problem in that there is a risk of data loss as the amplitude changes.
本発明の目的は、入力アナログ波形の振巾変動について
補償することにより、データの読取りを確実ならしめる
振巾検出方式を提供するとと忙ある。SUMMARY OF THE INVENTION It is an object of the present invention to provide an amplitude detection method that ensures reliable data reading by compensating for amplitude variations in an input analog waveform.
上記した目的を達成するため１本発ＢＡ￥Ｃおいて］家
、磁気記録装置の読出しアナログ波形の振巾を検出する
ためのスライスレベルを発生するスライスレベル発生回
路と、アナログ波形とスライスレベルを比較するととに
より振巾検出信号を出力するコンパレータと、アナログ
波形及び振巾検出信号を入力し、ピークを検出するピー
ク検出回路と、アナログ波形及びピーク検出信号を入力
し、スライスレベル発生回路に基準信号として振巾ホー
ルド電圧を送出するとともに、この振巾ホールド電圧を
入力端にフィードバックさせる振巾ホールド回路とから
なり、スライスレベルを読出しアナログ波形の包絡線に
追従させるよう忙した振巾検出方式を提供する。In order to achieve the above purpose, a slice level generation circuit that generates a slice level for detecting the amplitude of a read analog waveform of a magnetic recording device, and a slice level generation circuit that generates a slice level for detecting the amplitude of an analog waveform read from a magnetic recording device, A comparator that outputs an amplitude detection signal when compared, a peak detection circuit that inputs the analog waveform and amplitude detection signal and detects the peak, and a slice level generation circuit that inputs the analog waveform and peak detection signal and outputs a reference signal. It consists of an amplitude hold circuit that sends out an amplitude hold voltage as a signal and feeds back this amplitude hold voltage to the input terminal, and uses a busy amplitude detection method to read out the slice level and follow the envelope of the analog waveform. provide.
アナログ波形の振巾を検出するためのスライスレベルは
、アナログ波形のピークを検出するピーク検出信号を入
力する振巾ホールド回路からの振巾ホールド電圧を基準
として発生される。このため、アナログ波形の振巾が変
動した場合には、この振巾に応じてスライスレベルも変
動するので。A slice level for detecting the amplitude of an analog waveform is generated based on an amplitude hold voltage from an amplitude hold circuit inputting a peak detection signal for detecting a peak of the analog waveform. Therefore, if the amplitude of the analog waveform changes, the slice level will also change according to this amplitude.
振巾検出信号の喪失が防止される。Loss of the amplitude detection signal is prevented.
以下１本発明の一実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明に係る振巾検出方式の概略構成を示すブ
ロック図である。第１図において、４はコンパレータで
あり、アナログ波形１はスライスレベル発生回路５で発
生されるスライスレベルと比較され、振巾検出信号３が
出力される。この振巾検出信号５はアナログ波形１とと
もにピーク検出回路９に入力され、ピーク検出信号６が
出力される。ピーク検出回路９で得られたピーク検出信
号６とアナログ波形１は、振巾ホールド回路８に振巾ホ
ールド電圧７とともに入力される。すなわち、振巾ホー
ルド電圧７はアナログ波形１の振巾と同じくなるように
フィードバックされる。振巾ホールド電圧７はスライス
レベル発生回路５に入力され、スライスレベル２が出力
されるよ５忙なり【いる。したがって、スライスレベル
発生回路５により、振巾ホールド電圧７に追従するスラ
イスレベル２が得られる。このようすを示したものが第
２図である。第２図から明らかなように、アナログ波形
１の振巾が低下すると、ｔ１巾ホールド電圧７もアナロ
グ波形１の振巾と同じよ５に低下する。すなわち、振巾
ホールド電圧７はアナログ波形１の包絡線を示している
こととなる。振巾ホールド電圧７に応じてスライスレベ
ル２が決定されるため、振巾検出信号３は確実にデータ
を再生したものとなっている。FIG. 1 is a block diagram showing a schematic configuration of a swing width detection method according to the present invention. In FIG. 1, a comparator 4 compares an analog waveform 1 with a slice level generated by a slice level generation circuit 5, and outputs an amplitude detection signal 3. This amplitude detection signal 5 is input to a peak detection circuit 9 together with the analog waveform 1, and a peak detection signal 6 is output. The peak detection signal 6 and analog waveform 1 obtained by the peak detection circuit 9 are input to the amplitude hold circuit 8 together with the amplitude hold voltage 7. That is, the amplitude hold voltage 7 is fed back so as to have the same amplitude as the analog waveform 1. The amplitude hold voltage 7 is input to the slice level generation circuit 5, and the slice level 2 is outputted. Therefore, the slice level generation circuit 5 obtains the slice level 2 that follows the amplitude hold voltage 7. Figure 2 shows this situation. As is clear from FIG. 2, when the amplitude of the analog waveform 1 decreases, the t1 width hold voltage 7 also decreases to 5, which is the same as the amplitude of the analog waveform 1. That is, the amplitude hold voltage 7 indicates the envelope of the analog waveform 1. Since the slice level 2 is determined according to the amplitude hold voltage 7, the amplitude detection signal 3 is reliably reproduced data.
次に振巾ホールド回路８の動作を第５図、第６図により
説明する。第５図において、アナログ波形１が振巾ホー
ルド電圧７より大きい時、トランジスタＱ１がオンし、
トランジスタＱ２はオフとなる。Next, the operation of the amplitude hold circuit 8 will be explained with reference to FIGS. 5 and 6. In FIG. 5, when analog waveform 1 is larger than amplitude hold voltage 7, transistor Q1 is turned on,
Transistor Q2 is turned off.
つれて、トランジスタＱ５の工きツタ電位はトランジス
タＱ４のエミッタ電位より高くなり、トランジスタＱ７
がオンし、トランジスタＱ６はオフとなる。As a result, the emitter potential of transistor Q5 becomes higher than the emitter potential of transistor Q4, and transistor Q7
is turned on, and transistor Q6 is turned off.
そして、トランジスタＱ１０がオンし、トランジスタＱ
１４はオフとなる。その結果、トランジスタＱ８のコレ
クタ電流ｉ１はダイオードＤ９を通りコンデンサＣを充
電する。このよ５に、コンデンサＣへのチャージ電流ｉ
１のスイッチング用ＫＮＰＮ）う−ンシスタＱ６を使用
するため、ＰＮＰ ）ランジスタＱａ・をスイッチング
用として使用するより、ＬＳＩ化する場合に高速のスイ
ッチング特性をもつ回路が得られる。尚、トランジスタ
Ｑ１３． Ｑｓ４はダーリントン結合され、コンデンサ
Ｃからのもれ電流を小さくしている。トランジスタＱ＜
ａのエミッタ電位が振巾ホールド電圧となり、トランジ
スタＱ２のベースに接続され、アナログ波形１と比較さ
れる。Then, transistor Q10 turns on, and transistor Q
14 is turned off. As a result, collector current i1 of transistor Q8 charges capacitor C through diode D9. In this way, the charging current i to the capacitor C
Since the switching KNPN transistor Q6 of 1 is used, a circuit with faster switching characteristics can be obtained when integrated into an LSI than when the PNP) transistor Qa is used for switching. Note that the transistor Q13. Qs4 is Darlington coupled to reduce leakage current from capacitor C. Transistor Q<
The emitter potential of a becomes an amplitude hold voltage, is connected to the base of transistor Q2, and is compared with analog waveform 1.
アナログ波形１が振巾ホールド電圧７より大きい時は、
チャージ電流ｉ１がコンデンサＣＫ流れ込むので、振巾
ホールド電圧７が大きくなり、アナログ波形ＩＫ近づこ
うとする。アナログ波形１が振巾ホールド電圧７より低
い時は、トランジスタＱ１はオフとなり、トランジスタ
Ｑ２がオンとなる。トランジスタＱ３のエミッタ電位は
トランジスタＱ４のエミッタ電位より小さくなり、トラ
ンジスタＱ６がオンし、トランジスタＱ７はオフとなる
。トランジスタＱ６のエミッタ電流をｉｓとしたとき、
ｉｓ＞ｉｌと設定すると、トランジスタＱ８のコレクタ
電流ｔ１はトランジスタＱ６に流れる。ダイオードＤ９
はオツトーなり、ダイオードＤ５には１ｓ−ｉｔの大き
さの電流が流れる。この時、コンデンサＣへの電流チャ
ージが止まる。電位ｖ１がトランジスタＱｓ、Ｑ４それ
ぞれのエミッタ電位の中間に設定すると、アナログ波形
１の振巾が振巾ホールド電圧７より低い時、トランジス
タＱ１０がオフとなり、ピーク検出信号がなければ（ハ
イレベル）、トランジスタＱ１２はオフとなる。したが
って、トランジスタＱ１３のベース電位はＱ１３のベー
ス電流分を無視すれば一定となり、振巾ホールド電圧７
も一定となる。一方、アナログ波形１が振巾ホールド電
圧７より小さくかつ、ピーク検出信号６がある時（ロー
レベル）？ダイオードＤ９．トランジスタＱ１０１ Ｑ
ｌｌがそれぞれオフとなり、トランジスタＱ１２がオン
する。ディスチャージ電流１２がコンデンサＣから流れ
出し、！トランジスタＱ１Ｓのベース電位は低下する。When analog waveform 1 is larger than amplitude hold voltage 7,
Since the charge current i1 flows into the capacitor CK, the amplitude hold voltage 7 increases and approaches the analog waveform IK. When analog waveform 1 is lower than amplitude hold voltage 7, transistor Q1 is turned off and transistor Q2 is turned on. The emitter potential of transistor Q3 becomes lower than the emitter potential of transistor Q4, transistor Q6 is turned on, and transistor Q7 is turned off. When the emitter current of transistor Q6 is is,
When is>il, collector current t1 of transistor Q8 flows to transistor Q6. Diode D9
is normal, and a current of 1 s-it flows through the diode D5. At this time, the current charging to capacitor C stops. When potential v1 is set between the emitter potentials of transistors Qs and Q4, when the amplitude of analog waveform 1 is lower than amplitude hold voltage 7, transistor Q10 is turned off, and if there is no peak detection signal (high level), Transistor Q12 is turned off. Therefore, the base potential of transistor Q13 is constant if the base current of Q13 is ignored, and the amplitude hold voltage 7
is also constant. On the other hand, when analog waveform 1 is smaller than amplitude hold voltage 7 and peak detection signal 6 is present (low level)? Diode D9. Transistor Q101 Q
11 is turned off, and transistor Q12 is turned on. A discharge current 12 flows out of capacitor C, ! The base potential of transistor Q1S decreases.
これＫより、振巾ホールド電圧７も低下し、アナログ波
形１の振巾に近づこうとする。第６図から明らかなよう
に、一連の動作を繰り返すことＫより。From this K, the amplitude hold voltage 7 also decreases and approaches the amplitude of the analog waveform 1. As is clear from FIG. 6, repeating a series of operations is better than K.
振巾ホールド電圧７はアナログ波形１の振巾に等りくな
る。The amplitude hold voltage 7 becomes equal to the amplitude of the analog waveform 1.
本発明によれば、アナログ波形がダイナミックに変動し
てもスライスレベルを振巾ホールド電圧に追従して変化
させることが出来るので、振巾検出信号を精度良く発生
させ、データの喪失が防止される効果がある。According to the present invention, even if the analog waveform changes dynamically, the slice level can be changed to follow the amplitude hold voltage, so the amplitude detection signal can be generated with high accuracy and data loss can be prevented. effective.
第１図は本発明の一実施例忙係る振巾検出方式の概略構
成を示すブロック図、第２図は本発明に係る振巾検出信
号の動作を示すタイムチャート。
第３図は従来の固定振巾検出方式の概略構成を示すブロ
ック図、８４図は第３図の動作を示すタイムチャート、
第５図は振巾ホールド回路の一例を示す概略回路図、第
６図は第５図の動作を示すタイムチャートである。
１・・・アナログ波形、
２・・・スライスレベル。
３・・・振巾検出信号、
４・・・コンパレータ。
５・・・スライスレベル発生回路。
６・・・ピーク検出信号。
７・・・振巾ホールド電圧。
８・・・振巾ホールド回路。
９・・・ピーク検出回路。
塙 １ 口
躬２１！１
譲付セ畑号３
第 ３の
第４１！１
揮栃鯰詣ｔ３FIG. 1 is a block diagram showing a schematic configuration of a swing width detection method according to an embodiment of the present invention, and FIG. 2 is a time chart showing the operation of a swing width detection signal according to the present invention. Fig. 3 is a block diagram showing a schematic configuration of a conventional fixed amplitude detection method, Fig. 84 is a time chart showing the operation of Fig. 3,
FIG. 5 is a schematic circuit diagram showing an example of the amplitude hold circuit, and FIG. 6 is a time chart showing the operation of FIG. 1...Analog waveform, 2...Slice level. 3... Swing width detection signal, 4... Comparator. 5...Slice level generation circuit. 6...Peak detection signal. 7... Width hold voltage. 8... Width hold circuit. 9...Peak detection circuit. Hanawa 1 Quotation 21! 1 Transferred Sebata No. 3 3rd 41! 1 Kitochi Catfish Pilgrimage t3
Claims (1)
るためのスライスレベルを発生させるスライスレベル発
生回路と、前記アナログ波形と前記スライスレベルを比
較することにより振巾検出信号を出力するコンパレータ
と、このコンパレータから出力される振巾検出信号と前
記アナログ波形とを入力し、ピークを検出するピーク検
出回路と、このピーク検出回路で得られたピーク検出信
号と前記アナログ波形を入力し、前記スライスレベル発
生回路に基準信号として振巾ホールド電圧を送出すると
ともに、この振巾ホールド電圧を前記アナログ波形の振
巾と同じになるように入力端にフィードバックさせる振
巾ホールド回路とから成り、前記スライスレベルを前記
読出しアナログ波形の包絡線に追従させるようにしたこ
とを特徴とする振巾検出方式。1. A slice level generation circuit that generates a slice level for detecting the amplitude of a read analog waveform of a magnetic recording device, and a comparator that outputs an amplitude detection signal by comparing the analog waveform and the slice level; A peak detection circuit that inputs the amplitude detection signal outputted from this comparator and the analog waveform and detects the peak, and a peak detection circuit that inputs the peak detection signal obtained by this peak detection circuit and the analog waveform, and detects the slice level. It consists of an amplitude hold circuit that sends an amplitude hold voltage as a reference signal to the generation circuit and feeds back this amplitude hold voltage to the input terminal so that it has the same amplitude as the analog waveform, and controls the slice level. An amplitude detection method characterized in that the amplitude detection method follows an envelope of the read analog waveform.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2450487A JPS63193377A (en) | 1987-02-06 | 1987-02-06 | Amplitude detecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2450487A JPS63193377A (en) | 1987-02-06 | 1987-02-06 | Amplitude detecting system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63193377A true JPS63193377A (en) | 1988-08-10 |
Family
ID=12140021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2450487A Pending JPS63193377A (en) | 1987-02-06 | 1987-02-06 | Amplitude detecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63193377A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281368A (en) * | 1988-09-19 | 1990-03-22 | Hitachi Ltd | Reproducing system for optical disk device |
| US6246653B1 (en) | 1997-12-12 | 2001-06-12 | International Business Machines Corporation | Data slice circuit and data slice method |
-
1987
- 1987-02-06 JP JP2450487A patent/JPS63193377A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281368A (en) * | 1988-09-19 | 1990-03-22 | Hitachi Ltd | Reproducing system for optical disk device |
| US6246653B1 (en) | 1997-12-12 | 2001-06-12 | International Business Machines Corporation | Data slice circuit and data slice method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Van de Plassche | A sigma-delta modulator as an A/D converter | |
| US4395681A (en) | System for compensating the offset voltage of a differential amplifier | |
| US6144234A (en) | Sample hold circuit and semiconductor device having the same | |
| US4250452A (en) | Pressure sensitive transducer circuits | |
| US5120995A (en) | Switched peak detector | |
| JPH09186570A (en) | Differential type current switch circuit and d/a converter using it and transient response reduction method | |
| US3612912A (en) | Schmitt trigger circuit with self-regulated arm voltage | |
| JP3203363B2 (en) | Peak detector | |
| JPS63193377A (en) | Amplitude detecting system | |
| JPS59185419A (en) | Attenuating circuit | |
| US4339669A (en) | Current ramping controller circuit | |
| KR100291237B1 (en) | Clamp circuit | |
| US4242602A (en) | Phase comparator circuit with gated isolation circuit | |
| JP2739953B2 (en) | Video signal clamp device | |
| JPS5947396B2 (en) | hold circuit | |
| JP4097940B2 (en) | AGC circuit | |
| JPH0339980Y2 (en) | ||
| JP2549674Y2 (en) | AFT circuit | |
| JPS60251600A (en) | Sample and hold circuit | |
| JPS63208374A (en) | Clamping device | |
| JPS6215958B2 (en) | ||
| KR900003075B1 (en) | Digital signal and digiral synchronizing signal dividing integrated circuit | |
| JPH0445199Y2 (en) | ||
| JPH0193206A (en) | Pulse count type detector | |
| JPS63234621A (en) | Ecl logic circuit |