JPS63192112A - 安定化電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は安定化電源回路に係り、特に低電圧で動作する
安定化電源回路に関する。

（従来の技術） 低電圧で動作する安定化電源回路は、例えば個別選択呼
出受信機の如く乾電池１個で動作をさせる必要がある装
置において用いられ、乾電池１個を動作電源としてＩＶ
程度の安定化出力を得るようにしたものである。

ところで、乾電池が、例えばニッケルカドミウム電池の
如く、電流容量が大きく、かつ内部インピーダンスの低
い電池である場合、安定化出力端子が何等かの理由で接
地されると、短絡過電流によって出力トランジスタが破
損することが考えられ、最悪の場合電池の異常発熱によ
る装置破損もあり得る。そこで、この種の低電圧安定化
電源回路では短絡過電流を防止するための負荷電流制限
回路を備えるようにしている。

従来、このような安定化電源回路としては、例えば第３
図に示すものが知られている。第３図において、電池２
０５の電源ラインにはＰＮＰトランジスタからなる出力
トランジスタＱ２０３のエミッタと基準電圧回路２０１
の入力端がそれぞれ接続され、基準電圧回路２０１の出
力端は演算増幅器２０２の反転入力端へ接続される。

出力トランジスタＱ　２’ｏｓのコレクタと接地間には
抵抗Ｒ２Ｏ３，同Ｒ２０２，同Ｒ２０１の直列回路が接
続され、コレクタ側の抵抗Ｒ２ｏ、の端子電圧はコンパ
レータ２０４の入力信号となっている。

また、抵抗Ｒ２ｏ、と同Ｒ２ｏ２との接続点と接地間に
は負荷２０３が接続され、抵抗Ｒ２ｏ２と同Ｒ２０１と
の接続点は演算増幅器２０２の非反転入力端に接続され
ている。そして、コンパレータ２０４の出力は演算増幅
器２０２へ制御信号として与えられる。

以上の構成において、基準電圧回路２０１と演算増幅器
２０２と出力トランジスタＱ２０Ｓとが安定化電源回路
の基本構成要素である。負荷２０３へ供給する出力電圧
Ｖ、）は、演算増幅器２０２が電圧フォロア構成である
から、基準電圧回路２０１が発生する基準電圧をＶＲ，
、とすると、Ｖｏ　＝ＶＲ，，ｘＲ＋Ｒ Ｒ２０１−−（１） となる。

そして、抵抗Ｒ２ｏ、とコンパレータ２０４でもって負
荷電流制限回路を構成している。

即ち、出力トランジスタＱｚｏ３を流れる負荷電流によ
る抵抗Ｒ２ｏ３の電圧降下をコンパレータ２０４で検出
し、その電圧降下が一定電圧以上の電位差になった場合
、つまり負荷電流がある値を超えた場合、コンパレータ
２０４は出力状態を変化させる。すると、演算増幅器２
０２は、コンパレータ２０４の出力状態変化に応答して
例えば出力インピーダンスを無限大化し、出力トランジ
スタＱ　２０Ｂをオフ作動させる。その結果、負荷短絡
等があっても所定電流値以上の過電流が流れるのが防止
される。

（発明が解決しようとする問題点） ところが、前述した負荷電流制限回路は、抵抗で負荷電
流変化を電圧変化に変換し、その電圧変化をコンパレー
タで検出する構成である。

また、出力トランジスタＱｚｏｓについて言えば、コレ
クターエミッタ間電圧Ｖｃａは、電源電圧が下がるとそ
れに伴い小さくなるが、コレクタ飽和電圧７ｃｍ１．２
．以下には小さくならないことは良く知られている通り
である。

従って、従来の安定化電源回路において最低限度必要な
電源電圧は、出力電圧ｖ０と出力トランジスタＱ　２０
３のコレクタ飽和電圧■。Ｅ（ａａｔｌと抵抗Ｒ２０Ｂ
の電圧降下Ｖ　Ｒ２Ｏ３とを加えた電圧ということにな
る。

つまり、従来の安定化電源回路にあっては、電源電圧の
最低電圧として電圧降下ＶＲ２０３を見込む必要があり
、この電圧降下ＶＲ２０１の分だけ電源の有効利用がで
きないという問題点がある。

例えば、コンパレータ２０４の検出電位差が５０ｓ＋ｖ
であるとし、通常の負荷電流の２倍の電流が流れたとき
に負荷電流制限回路が作動するとすると、正常時の電圧
降下ＶＲ２０３は２５■Ｖであるから、電源電圧の利用
範囲は２５ｍｖ狭くなるのである。この種の安定化電源
回路は、電池電源で動作する個別選択呼出受信機の如く
、基本的に電源電圧の利用範囲が狭い装置で使用される
ものであるから、この問題は重要である。

本発明は、従来のこのような問題点に鑑みなされたもの
で、その目的は、電源電圧の有効利用を阻害することの
ない負荷電流制限回路を備えた安定化電源回路を提供す
ることにある。

（問題点を解決するための手段） 前記目的を達成するために、本発明の安定化電源回路は
次の如き構成を有する。

即ち、本発明の安定化電源回路は、基準電圧を発生する
基準電圧回路と、負荷電圧の帰還電圧と前記基準電圧と
の差電圧を増幅する誤差増幅回路と、この誤差増幅回路
の出力に応動して負荷電流を制御する出力トランジスタ
とを備えた安定化電源回路において；　前記出力トラン
ジスタとベースおよびエミッタが共通に接続され負荷電
流を検出する第１のトランジスタと：　この第１のトラ
ンジスタのコレクタに接続され前記検出負荷電流の制限
値を与えるための基準電流を形成する定電流源と；　ベ
ースが前記第１のトランジスタのコレクタと前記定電流
源との接続点に接続され検出負荷電流が基準電流を超え
たとき前記誤差増幅回路の回路動作を停止させる第２の
トランジスタと；　で構成される負荷電流制限回路を設
けたことを特徴とするものである。

（作　用） 次に、前記の如く構成される本発明の安定化電源回路の
作用を説明する。

安定化電源回路は、例えば正極性の電源で作動するもの
とすれば、出力トランジスタはＰＮＰトランジスタから
なり、そのエミッタは電源ラインに接続される。そして
、出力トランジスタのコレクタと接地との間には帰還電
圧形成用の抵抗が接続されるとともに、この抵抗に並列
に負荷が接続されることになる。

さらに、誤差増幅回路はトランジスタ差動増幅回路から
なり、かつその共通エミッタと接地との間には負荷とし
てのトランジスタ定電流源が接続されているとする。

そうすると、本発明に係る負荷電流制限回路を構成する
各要素の接続関係は次の如くになる。

第１のトランジスタは、出力トランジスタと同様にＰＮ
Ｐトランジスタからなり、出力トランジスタとベースお
よびエミッタが共通に接続され、そのコレクタと接地と
の間には定電流源が接続される。そして、第２のトラン
ジスタは、ＮＰＮトランジスタからなり、ベースが前記
第１のトランジスタのコレクタと前記定電流源との接続
点に接続され、またコレクタが前記トランジスタ定電流
源のベースに接続され、エミッタが接地されることにな
る。

以上の構成において、第１のトランジスタは負荷電流を
検出する。ここに、第１のトランジスタは出力トランジ
スタと並列的に設けであるから、検出負荷電流の大きさ
は必ずしも出力トランジスタを流れる実際の負荷電流の
大きさと同一にする必要はない、この検出負荷電流が定
電流源が形成する基準電流よりも小さいとき、即ち負荷
電流が小さい状態では第２のトランジスタはベース電流
が定電流源側へ引かれるシンク電流となるのでオフ状態
を維持する。誤差増幅回路は通常の動作を行い、所要の
安定化出力電圧が負荷へ印加される。

次いで、検出負荷電流が基準電流よ−りも大きいとき、
即ち負荷電流が過大となる場合には、第２のトランジス
タはベース電流が第１のトランジスタ側から供給される
アウト電流となるのでオン状態となる。その結果、トラ
ンジスタ定電流源がオフし誤差増幅回路がその機能を停
止するので、出力トランジスタはオフとなる。

ここに、所定の安定化出力電圧を得るに必要な電源電圧
の最低電圧は、その出力電圧に出力トランジスタのコレ
クタ飽和電圧を加えたものとなる。

これは本発明の負荷電流制限回路の存在と無関係である
。

以上説明したように、本発明の安定化電源回路によれば
、負荷電流制限回路は出力トランジスタを流れる負荷電
流を検出するのではなく、出力トランジスタを流れる負
荷電流に相当する負荷電流を直接的に検出し、その検出
負荷電流と基準電流との大小関係を判断するようにしで
あるので、所定の安定化出力電圧を得るに必要な電源電
圧の最低電圧はその出力電圧に出力トランジスタのコレ
クタ飽和電圧を加えたものとなる。

即ち、従来の如き検出抵抗による電圧降下分を見込む必
要がなくなり、それだけ電源電圧の有効利用範囲が従来
よりも広がるのである。

また、本発明に係る負荷電流制限回路はトランジスタを
主体に構成されるものであるから、コンパレータを用い
た従来回路に比して回路素子数が大幅に減少し回路構成
が簡単になるという効果が得られる。

（実　施　例） 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例に係る安定化電源回路を示す
、この安定化電源回路は、正極性の電池１０３で作動し
負荷１０２へ所要の安定化出力電圧を印加すべく集積化
形成したものである。

第１図においては、Ｑ　１０１．Ｑ　ｘｏｚ、Ｑ　ｌｏ
ｇおよびＱ　１０４は誤差増幅回路を構成するトランジ
スタであり、差動トランジスタＱ１ｏｔ、同Ｑ　ｘｏａ
の共通エミッタにはトランジスタＱ　ｓｏｓのコレクタ
が接続され、トランジスタＱ　ｓｏｓのエミッタは接地
されている。また、トランジスタＱ１０！のベースはダ
イオード構成のトランジスタＱｌｌｌのベース（コレク
タ）に接続され、トランジスタＱ１１１はコレクタ（ベ
ース）が抵抗Ｒ１０３を介して電源ラインに、エミッタ
が接地にそれぞれ接続される。

要するに、トランジスタＱ　Ｉｏ５は、抵抗ＲＩｏ。

およびトランジスタＱｌｌｌによって一定のベースバイ
アスを与えられ、一定のコレクタ電流（即ち、共通エミ
ッタ電流）１１０２を形成するトランジスタ定電流源を
構成している。

Ｑ＞ｏａはＰＮＰタイプからなる出力トランジスタであ
り、この出力トランジスタＱ　ｓｏａはエミッタが電源
ラインに接続され、コレクタと接地間には帰還電圧形成
用の抵抗ＲＩ０２．同ＲＩＯ，の直列回路が接続される
とともに、これらと並列に負荷１０２が接続されている
。抵抗Ｒ１ｏ２と同ＦＬ１ｏ、との接続点は前記トラン
ジスタＱ　１０２のベースに接続され、トランジスタＱ
１ｏｔのベースには基準電圧回路１０１の出力端が接続
される。

基準電圧回路１０１は入力端が電源ラインに接続され、
所定の基準電圧ＶＲ，，を形成する。

以上が安定化電流回路の基本構成である。従来と同様に
、出力電圧ｖｏは、 Ｖｏ　−Ｖｏｔｖ　Ｘ　Ｒ＋Ｒ−一一一一一（２）ＩＯ
Ｉ である。

次に、Ｑ１０フは第１のトランジスタであり、ＰＮＰタ
イプのものからなる。この第１のトランジスタＱ１０７
は、エミッタが電源ラインに、ベースがトランジスタＱ
　ｌｏｔのコレクタにそれぞれ接続されている。即ち、
出力トランジスタＱ１０６とベースおよびエミッタが共
通に接続されている。

ここで、第１のトランジスタＱＩＯ？のエミッタ面積は
出力トランジスタＱ　１０６のそれの１　／　ｎ倍とな
っている。即ち、第１のトランジスタ定電流源のコレク
タ電ｙｔ＜検出負荷電流）をＩ　ＱＩＯ？とし、出力ト
ランジスタＱ　１０６のコレクタ電流（負荷電流）をＩ
Ｌとすると、 ＩＱＩ。７＝」！ となるようにしである、これは消費電流を低減するため
の措置である。

そして、この第１のトランジスタＱ　１０７のコレクタ
は定電流源であるＮＰＮタイプのトランジスタＱ１０９
のコレクタに接続される。トランジスタＱ１゜９はエミ
ッタが接地され、ベースがダイオード構成のトランジス
タＱｔｏａのベース（コレクタ）に接続されている。ト
ランジスタＱｓｏａはエミッタが接地され、コレクタ（
ベース）と電源ライン問には定電流源Ｉ’ｌＯ１が設け
である。要するに、トランジスタＱ　１０９は定電流源
Ｉ　１０１とトランジスタＱ　ｚｏ８とによって定電流
動作をさせられているのである。逆に言えば、トランジ
スタ定電流源としたために、定電流源Ｉｔｏｔとトラン
ジスタＱｓｏａが必要となったのである。

ここで、トランジスタＱ　１０９のコレクタ電流、即ち
基準電流をＩ　９１０９とすると、この基準電流Ｉ　Ｑ
ＩＱ９は定電流源Ｉ　１０１で設定される電流値によっ
て定まる０以上の構成によって第１のトランジスタ定電
流源とトランジスタＱ　１０９とは電流コンパレータを
構成することになる。

また、Ｑ　１１０は第２のトランジスタであり、ＮＰＮ
タイプのものからなる。この第２のトランジスタＱｌｔ
ｏはベースが第１のトランジスタＱＩＯフとトランジス
タＱ　１０９の共通コレクタに接続され、エミッタが接
地され、コレクタがトランジスタＱ　＋ｏｓのベースに
接続されている。要するに、この第２のトランジスタＱ
ｓｔｏは電流コンパレータの出力によってオンオフ制御
されるスイッチングトランジスタであり、オン作動時に
トランジスタＱ　！０５をオフ状態に設定する。

以上が負荷電流制限回路の構成であり、次にその動作を
説明する。

負荷電流が小さく　Ｉ　Ｑ１０７＜　Ｉ　Ｑ１０９の場
合には、第２のトランジスタＱ■ｏはベース電流がトラ
ンジスタＱ　１０９側に引かれる形となるので（シンク
電流）、オフ状−態になる。従って、トランジスタＱ　
ｘｏｓは正規の動作をし、誤差増幅回路は何等影響を受
けず、負荷１０２へは所定の安定化された出力電圧が印
加される。

一方、負荷電流が太きくＩＱＩＯフ＞ｌＱ１０９の場合
には、第２のトランジスタＱｌｌｏはベース電流が第１
のトランジスタＱ１０７から供給されることになるので
（アウト電流）、オン状態となる。そうすると、トラン
ジスタＱ１０５はベース電位が動作電圧以下の低レベル
となるので、オフ状態となる。

即ち、誤差増幅回路は共通エミッタ電流Ｉ！。２が流れ
なくなるので、その動作を停止する。これによって、出
力トランジスタはベース電流の供給が途絶えオフ作動す
ることになる。

要するに、本実施例における負荷電流制限回路は、電流
コンパレータを構成する第１のトランジスタＱｌｏフと
トランジスタＱ１０９において、Ｉ　Ｑ１０７”　Ｉ　
Ｑ１０９の状態を境にしてＩ　Ｑ１０？＞　Ｉ　Ｑ１０
９どなったとき、即ち負荷電流ＩＬが基準電流Ｉ　Ｑ１
０９のｎ倍よりも大きい場合には安定化電源出力を低レ
ベルにする。逆に言えば、負荷電流ＩＬは基準電流ＩＱ
Ｉ。、のｎ倍までに制限されるのである。

第２図はこの負荷電流制限特性を周知の回路シミュレー
ションプログラム“Ｓ　Ｐ　Ｉ　ＣＥ　−Ｓ　”でシミ
ュレーションした結果―得られたものである。

このシミュレーションでは、定電流源Ｉ　１０１の出力
電流を１０μＡ、ｎ＝１００とし、即ち電流制限値を１
ｍＡとし、出力電圧を１ｖとし、重負荷を用いてどの程
度の負荷電流が取り出せるかを計算したものである。第
２図から明らかなように、出力電圧が零となる負荷短絡
時でも、負荷電流は１ｍＡ程度しか流れないようにする
ことができるのである。

また、このシミュレーションは当該安定化電源回路が前
記過電流制限動作を安定的に行い得ることを示している
。即ち、第１のトランジスタＱｓｏフは出力トランジス
タＱ　＊ｏｓと同様の動作を行うから、出力トランジス
タＱ　１０６がオフ状態になると、第１のトランジスタ
ＱＩＯＷもオフ状態となる。すると、第２のトランジス
タＱ１１ｏはオフ状態となるから、誤差増幅回路は動作
を再開する。つまり、過負荷等が継続する場合には、い
わゆるループを形成するのではないかと危惧されるが、
その心配は不要であることが判明したのである。

さらに、第２図は電圧変動率が優れていることを示唆し
ている。具体的に電圧変動率を計算すると次の如くにな
る。

出力電圧の誤差Δ■ｏは、誤差増幅回路の差動トランジ
スタのベース・エミッタ間電圧ＶＩＥのばらつきによる
Ｖｌｌ記オフセットを無視すると、主に出力トランジス
タＱｔｏ６のベース電流に起因して生ずる。即ち、出力
トランジスタＱｌｏａのベース電流ＩＢは、負荷電流を
ＩＬ、電流増幅率をβとすると、 Ｉ３＝」！ β であるが、このベース電流ＩＢが差動トランジスタ（Ｑ
　１０１．　Ｑ　１０２）の一方のトランジスタＱｔｏ
ｔへ流れ込むことになり、差動トランジスタ（ＱＩＯＩ
。

Ｑ　＋ｏｚ）のエミッタ電流にアンバランスを生じ、こ
れが誤差増幅回路のオフセット電圧ΔＶＢεになる。

そこで、差動トランジスタ（Ｑ　ｌｏｔ、　Ｑ　１０２
）のエミッタ電流は、バランスがとれているときには、
共通エミッタ電流Ｉ　１０２を２分割したものであるか
ら、それらのベース電流を無視すると、それぞれのコレ
゛クタ電流は１１０２／２となる。従って、トランジス
タＱｒｏｔのベース・エミッタ間電圧Ｖ　ＢＥ（ＱＩＯ
ＩＩは となり、トランジスタＱ　１０２のベース・エミッタ間
電圧Ｖ　Ｂ１１（Ｑ１０２）は となる、ここで１．は飽和電流、ＶτはＫ　Ｔ　／　ｑ
（Ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：単位電荷量
）である。

一方、出力トランジスタＱ　ｔｅａのベース電流Ｉ８に
よって差動トランジスタ（Ｑ　１０１．　Ｑ　ｔｏ＊＋
のエミッタ電流にアンバランスが生じている場合には、
コレクタ電流も同様であるから、トランジスタとなり、
またトランジスタＱ　１０２では、Ｌ皿−一り− Ｖａｉ＋ｏｘｏｚ＋＝Ｖｔ　Ｌ＋　　　　　　　　　−
ｍ−−−（６）とな゛る。従って、オフセット電圧ΔＶ
８６は、となる、このオフセット電圧Δｖ０により出力
電圧誤差ΔＶｏは、 ΔＶｏ＝ΔＶｉ＋ｉＸ　　　　”　　　　　−−ｍ−・
−−（８）となるから、電圧変動率αはα＝ΔＶｏ／Ｖ
ｏとして求めることができる。

そこで、例えば、Ｉ　Ｌ　＝　５００　μＡ、　Ｖ　Ｔ
　＝　２６ｍＶ、Ｉ　１０２　＝２００　、ｕＡ、ｌｎ
＝５００μ＾／４０、β＝４０、Ｒｉｏｔ　＝８５にΩ
、Ｒ１０２＝　１５にΩ、Ｖｏ＝１．ＯＶとして計算す
ると、ΔＶｅｔ＝３．２ｍＶ、ΔＶｏ＝３、７　ｍ　Ｖ
、ａ　＝　０．４％となる。

第１図の回路構成から明らかなように、本発明の安定化
電源回路によれば、所定の安定化出力電圧を得るに必要
な電源電圧の最低電圧は、出力トランジスタＱ　１０６
のコレクタ飽和電圧だけそ見込んだものであれば良いこ
とになる。これは負荷電流制限回路の存在と無関係であ
る。

なお、以上説明した実施例では、集積化した場合を示し
たが、本発明はこれに限定されるものではなく、個別部
品で構成しても良い、また、負極性の電源で動作するよ
うに構成することも可能である。

（発明の効果） 以上説明したように、本発明の安定化電源回路によれば
、負荷電流制限回路は出力トランジスタを流れる負荷電
流を検出するのではなく、出力トランジスタを流れる負
荷電流に相当する負荷電流を直接的に検出し、その検出
負荷電流と基準電流との大小関係を判断するようにしで
あるので、所定の安定化出力電圧を得るに必要な電源電
圧の最低電圧はその出力電圧に出力トランジスタのコレ
クタ飽和電圧を加えたものとなる。

即ち、従来の如き検出抵抗による電圧降下分を見込む必
要がなくなり、それだけ電源電圧の有効利用範囲が従来
よりも広がるのである。

また、本発明に係る負荷電流制限回路はトランジスタを
主体に構成されるものであるから、コンパレータを用い
た従来回路に比して回路素子数が大幅に減少し回路構成
が簡単になるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る安定化電源回路の詳細
回路図、第２図は負荷電流の制限特性図、第３図は従来
の安定化電源回路の回路図である。 １０１・・・・・・基準電圧回路、　　１０２・・・・
・・負荷、１０３・・・・・・電池、　Ｑ　ｔｏｓ、　
Ｑ　ｔｏｚ、　Ｑ　ｔｏｓ、　Ｑ　１０４−・・・誤差
増幅回路を構成するトランジスタ、Ｑ＋ｏｓ・・・・・
・定電流源となるトランジスタ、Ｑ　１０６・・・・・
・出力トランジスタ、　Ｑ１０？・・・・・・第１のト
ランジスタ、　Ｑｌｏｑ・・・・・・定電流源となるト
ランジスタ、　Ｑｌｔｏ・・・・・・第２のトランジス
タ。 代理人　弁理士　　八　幡　　義　博 （：Ｊｔｏｔ、Ｑｔｏｚ、　Ｑｍ３．ＯｔＨ−−−！Ｉ
Ｆ、！１ｌＶｒ暢回ｈ＊ｍｙ１．−するトランシ゛スタ
０ＩＯｓ　−−−Ｌ質流９東となろトランシ゛スクＯｍ
６　＝−恨カトランヴスタ ０１０７−ｍ−第／／）トラ゛ノシ゛スク０１１）９−
−・ｆｆ１ｆｆ、う原ンなるトランシ″スク０７．ｏ　
−−−＄２θトラン己゛ズタ本光明の宇メ選び電源回持
の１４戊イ刻ｌ存電流（ｍＡ） 潰荷電流の制狼騎住 第　２　図

Claims (3)

【特許請求の範囲】
1. （１）基準電圧を発生する基準電圧回路と、負荷電圧の
   帰還電圧と前記基準電圧との差電圧を増幅する誤差増幅
   回路と、この誤差増幅回路の出力に応動して負荷電流を
   制御する出力トランジスタとを備えた安定化電源回路に
   おいて；前記出力トランジスタとベースおよびエミッタ
   が共通に接続され負荷電流を検出する第１のトランジス
   タと；この第１のトランジスタのコレクタに接続され前
   記検出負荷電流の制限値を与えるための基準電流を形成
   する定電流源と；ベースが前記第１のトランジスタのコ
   レクタと前記定電流源との接続点に接続され検出負荷電
   流が基準電流を超えたとき前記誤差増幅回路の回路動作
   を停止させる第２のトランジスタと；で構成される負荷
   電流制限回路を設けたことを特徴とする安定化電源回路
   。
2. （２）前記出力トランジスタおよび前記第１のトランジ
   スタはそれぞれＰＮＰトランジスタからなり、前記第２
   のトランジスタはＮＰＮトランジスタからなることを特
   徴とする特許請求の範囲第（１）項記載の安定化電源回
   路。
3. （３）前記誤差増幅回路はトランジスタ差動増幅回路か
   らなり、かつその共通エミッタには負荷としてのトラン
   ジスタ定電流源が接続され、このトランジスタ定電流源
   のベースが前記第２のトランジスタのコレクタに接続さ
   れていることを特徴とする特許請求の範囲第（１）項記
   載の安定化電源回路。