JP2643133B2

JP2643133B2 - 安定化電源回路

Info

Publication number: JP2643133B2
Application number: JP2521187A
Authority: JP
Inventors: 洋一郎南
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1987-02-05
Filing date: 1987-02-05
Publication date: 1997-08-20
Anticipated expiration: 2012-08-20
Also published as: JPS63192112A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は安定化電源回路に係り、特に低電圧で動作す
る安定化電源回路に関する。

（従来の技術）低電圧で動作する安定化電源回路は、例えば個別選択
呼出受信機の如く乾電池１個で動作をさせる必要がある
装置において用いられ、乾電池１個を動作電源として1V
程度の安定化出力を得るようにしたものである。

ところで、乾電池が、例えばニッケルカドミウム電池
の如く、電流容量が大きく、かつ内部インピーダンスの
低い電池である場合、安定化出力端子が何等かの理由で
接地されると、短絡過電流によって出力トランジスタが
破損することが考えられ、最悪の場合電池の異常発熱に
よる装置破損もあり得る。そこで、この種の低電圧安定
化電源回路では短絡過電流を防止するための負荷電流制
限回路を備えるようにしている。

従来、このような安定化電源回路としては、例えば第
３図に示すものが知られている。第３図において、電池
205の電源ラインにはPNPトランジスタからなる出力トラ
ンジスタQ₂₀₃のエミッタと基準電圧回路201の入力端が
それぞれ接続され、基準電圧回路201の出力端は演算増
幅器202の反転入力端へ接続される。

出力トランジスタQ₂₀₃のコレクタと接地間には抵抗R
₂₀₃、同R₂₀₂、同R₂₀₁の直列回路が接続され、コレクタ
側の抵抗R₂₀₃の端子電圧はコンパレータ204の入力信号
となっている。

また、抵抗R₂₀₃と同R₂₀₂との接続点と接地間には負荷
203が接続され、抵抗R₂₀₂と同R₂₀₁との接続点は演算増
幅器202の非反転入力端に接続されている。そして、コ
ンパレータ204の出力は演算増幅器202へ制御信号として
与えられる。

以上の構成において、基準電圧回路201と演算増幅器2
02と出力トランジスタQ₂₀₃とが安定化電源回路の基本構
成要素である。負荷203へ供給する出力電圧V₀は、演算
増幅器202が電圧フォロア構成であるから、基準電圧回
路201が発生する基準電圧をV_REFとすると、となる。

そして、抵抗R₂₀₃とコンパレータ204でもって負荷電
流制限回路を構成している。

即ち、出力トランジスタQ₂₀₃を流れる負荷電流による
抵抗R₂₀₃の電圧降下下をコンパレータ204で検出し、そ
の電圧降下が一定電圧以上の電位差になった場合、つま
り負荷電流がある値を超えた場合、コンパレータ204は
出力状態を変化させる。すると、演算増幅器202は、コ
ンパレータ204の出力状態変化に応答して例えば出力イ
ンピーダンスを無限大化し、出力トランジスタQ₂₀₃をオ
フ作動させる。その結果、負荷短絡等があっても所定電
流値以上の過電流が流れるのが防止される。

（発明が解決しようとする問題点）、ところが、前述した負荷電流制限回路は、抵抗で負荷
電流変化を電圧変化に変換し、その電圧変化をコンパレ
ータで検出する構成である。

また、出力トランジスタQ₂₀₃について言えば、コレク
タ−エミッタ間電圧V_CEは、電源電圧が下がるとそれに
伴い小さくなるが、コレクタ飽和電圧V_CE(sat)以下には
小さくならないことは良く知られている通りである。

従って、従来の安定化電源回路において最低限度必要
な電源電圧は、出力電圧V₀と出力トランジスタQ₂₀₃のコ
レクタ飽和電圧V_CE(sat)と抵抗R₂₀₃の電圧降下V_R203と
を加えた電圧ということになる。

つまり、従来の安定化電源回路にあっては、電源電圧
の最低電圧として電圧降下V_R203を見込む必要があり、
この電圧降下V_R203の分だけ電源の有効利用ができない
という問題点がある。

例えば、コンパレータ204の検出電位差が50mvである
とし、通常の負荷電流の２倍の電流が流れたときに負荷
電流制限回路が作動するとすると、正常時の電圧降下V
_R203は25mvであるから、電源電圧の利用範囲は25mv狭く
なるのである。この種の安定化電源回路は、電池電源で
動作する個別選択呼出受信機の如く、基本的に電源電圧
の利用範囲が狭い装置で使用されるものであるから、こ
の問題は重要である。

本発明は、従来のこのような問題点に鑑みなされたも
ので、その目的は、電源電圧の有効利用を阻害すること
のない負荷電流制限回路を備えた安定化電源回路を提供
することにある。

（問題点を解決するための手段）前記目的を達成するために、本発明の安定化電源回路
は次の如き構成を有する。

即ち、本発明の安定化電源回路は、基準電圧を発生す
る基準電圧回路と、負荷電圧の帰還電圧と前記基準電圧
との差電圧を増幅する誤差増幅回路と、この誤差増幅回
路の出力に応動して負荷電流を制御する出力トランジス
タとを備えた安定化電源回路において；前記出力トラン
ジスタとベースおよびエミッタが共通に接続され負荷電
流を検出する第１のトランジスタと；この第１のトラン
ジスタのコレクタに接続され前記検出負荷電流の制限値
を与えるための基準電流を形成する定電流源と；ベース
が前記第１のトランジスタのコレクタと前記定電流源と
の接続点に接続され検出負荷電流が基準電流を超えたと
き前記誤差増幅回路の回路動作を停止させる第２のトラ
ンジスタと；で構成される負荷電流制限回路を設けたこ
とを特徴とするものである。

（作用）次に、前記の如く構成される本発明の安定化電源回路
の作用を説明する。

安定化電源回路は、例えば正極性の電源で作動するも
のとすれば、出力トランジスタはPNPトランジスタから
なり、そのエミッタは電源ラインに接続される。そし
て、出力トランジスタのコレクタと接地との間には帰還
電圧形成用の抵抗が接続されるとともに、この抵抗に並
列に負荷が接続されることになる。

さらに、誤差増幅回路はトランジスタ差動増幅回路か
らなり、かつその共通エミッタと接地との間には負荷と
してのトランジスタ定電流源が接続されているとする。

そうすると、本発明に係る負荷電流制限回路を構成す
る各要素の接続関係は次の如くになる。

第１のトランジスタは、出力トランジスタと同様にPN
Pトランジスタからなり、出力トランジスタとベースお
よびエミッタが共通に接続され、そのコレクタと接地と
の間には定電流源が接続される。そして、第２のトラン
ジスタは、NPNトランジスタからなり、ベースが前記第
１のトランジスタのコレクタと前記定電流源との接続点
に接続され、またコレクタが前記トランジスタ定電流源
のベースに接続され、エミッタが接地されることにな
る。

以上の構成において、第１のトランジスタは負荷電流
を検出する。ここに、第１のトランジスタは出力トラン
ジスタと並列的に設けてあるから、検出負荷電流の大き
さは必ずしも出力トランジスタを流れる実際の負荷電流
の大きさと同一にする必要はない。この検出負荷電流が
定電流源が形成する基準電流よりも小さいとき、即ち負
荷電流が小さい状態では第２のトランジスタはベース電
流が定電流源側へ引かれるシンク電流となるのでオフ状
態を維持する。誤差増幅回路は通常の動作を行い、所要
の安定化出力電圧が負荷へ印加される。

次いで、検出負荷電流が基準電流よりも大きいとき、
即ち負荷電流が過大となる場合には、第２のトランジス
タはベース電流が第１のトランジスタ側から供給される
アウト電流となるのでオン状態となる。その結果、トラ
ンジスタ定電流源がオフし誤差増幅回路がその機能を停
止するので、出力トランジスタはオフとなる。

ここに、所定の安定化出力電圧を得るに必要な電源電
圧の最低電圧は、その出力電圧に出力トランジスタのコ
レクタ飽和電圧を加えたものとなる。

これは本発明の負荷電流制限回路の存在と無関係であ
る。

以上説明したように、本発明の安定化電源回路によれ
ば、負荷電流制限回路は出力トランジスタを流れる負荷
電流を検出するのではなく、出力トランジスタを流れる
負荷電流に相当する負荷電流を直接的に検出し、その検
出負荷電流と基準電流との大小関係を判断するようにし
てあるので、所定の安定化出力電圧を得るに必要な電源
電圧の最低電圧はその出力電圧に出力トランジスタのコ
レクタ飽和電圧を加えたものとなる。

即ち、従来の如き検出抵抗による電圧降下分を見込む
必要がなくなり、それだけ電源電圧の有効利用範囲が従
来よりも広がるのである。

また、本発明に係る負荷電流制限回路はトランジスタ
を主体に構成されるものであるから、コンパレータを用
いた従来回路に比して回路素子数が大幅に減少し回路構
成が簡単になるという効果が得られる。

（実施例）以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例に係る安定化電源回路を示
す。この安定化電源回路は、正極性の電池103で作動し
負荷102へ所要の安定化出力電圧を印加すべく集積化形
成したものである。

第１図においては、Q₁₀₁,Q₁₀₂,Q₁₀₃およびQ₁₀₄は誤差
増幅回路を構成するトランジスタであり、差動トランジ
スタQ₁₀₁,同Q₁₀₂の共通エミッタにはトランジスタQ₁₀₅
のコレクタが接続され、トランジスタQ₁₀₅のエミッタは
接地されている。また、トランジスタQ₁₀₅のベースはダ
イオード構成のトランジスタQ₁₁₁のベース（コレクタ）
に接続され、トランジスタQ₁₁₁はコレクタ（ベース）外
抵抗R₁₀₃を介して電源ラインに、エミッタが接地にそれ
ぞれ接続される。

要するに、トランジスタQ₁₀₅は、抵抗R₁₀₃およびトラ
ンジスタQ₁₁₁によって一定のベースバイアスを与えら
れ、一定のコレクタ電流（即ち、共通エミッタ電流）I
₁₀₂を形成するトランジスタ定電流源を構成している。

Q₁₀₆はPNPタイプからなる出力トランジスタであり、
この出力トランジスタQ₁₀₆はエミッタが電源ラインに接
続され、コレクタと接地間には帰還電圧形成用の抵抗R
₁₀₂,同R₁₀₁の直列回路が接続されるとともに、これらと
並列に負荷102が接続されている。抵抗R₁₀₂と同R₁₀₁と
の接続点は前記トランジスタQ₁₀₂のベースに接続され、
トランジスタQ₁₀₁のベースには基準電圧回路101の出力
端が接続される。

基準電圧回路101は入力端が電源ラインに接続され、
所定の基準電圧V_REFを形成する。

以上が安定化電流回路の基本構成である。従来と同様
に、出力電圧V₀は、である。

次に、Q₁₀₇は第１のトランジスタであり、PNPタイプ
のものからなる。この第１のトランジスタQ₁₀₇は、エミ
ッタが電源ラインに、ベースがトランジスタQ₁₀₁のコレ
クタにそれぞれ接続されている。即ち、出力トランジス
タQ₁₀₆とベースおよびエミッタが共通に接続されてい
る。

ここで、第１のトランジスタQ₁₀₇のエミッタ面積は出
力トランジスタQ₁₀₆のそれ1/n倍となっている。即ち、
第１のトランジスタQ₁₀₇のコレクタ電流（検出負荷電
流）をI_Q107とし、出力トランジスタQ₁₀₆のコレクタ電
流（負荷電流）をI_Lとすると、となるようにしてある。これは消費電流を低減するため
の措置である。

そして、この第１のトランジスタQ₁₀₇のコレクタは定
電流源であるNPNタイプのトランジスタQ₁₀₉のコレクタ
に接続される。トランジスタQ₁₀₉はエミッタが接続さ
れ、ベースがダイオード構成のトランジスタQ₁₀₈のベー
ス（コレクタ）に接続されている。トランジスタQ₁₀₈は
エミッタ接地され、コレクタ（ベース）と電源ライン間
には定電流源I₁₀₁が設けてある。要するに、トランジス
タQ₁₀₉は定電流源I₁₀₁とトランジスタQ₁₀₈とによって定
電流動作をさせられているのである。逆に言えば、トラ
ンジスタ定電流源としたために、定電流源I₁₀₁とトラン
ジスタQ₁₀₈が必要となったのである。

ここで、トランジスタQ₁₀₉のコレクタ電流、即ち基準
電流をI_Q109とすると、この基準電流I_Q109は定電流源I
₁₀₁で設定される電流値によって定まる。以上の構成に
よって第１のトランジスタQ₁₀₇とトランジスタQ₁₀₉とは
電流コンパレータを構成することになる。

また、Q₁₁₀は第２のトランジスタであり、NPNタイプ
のものからなる。この第２のトランジスタQ₁₁₀はベース
が第１のトランジスタQ₁₀₇とトランジスタQ₁₀₉の共通コ
レクタに接続され、エミッタが接地され、コレクタがト
ランジスタQ₁₀₅のベースに接続されている。要するに、
この第２のトランジスタQ₁₁₀は電流コンパレータの出力
によってオンオフ制御されるスイッチングトランジスタ
であり、オン作動時にトランジスタQ₁₀₅をオフ状態に設
定する。

以上が負荷電流制限回路の構成であり、次にその動作
を説明する。

負荷電流が小さくI_Q107＜I_Q109の場合には、第２のト
ランジスタQ₁₁₀はベース電流がトランジスタQ₁₀₉側に引
かれる形となるので（シンク電流）、オフ状態になる。
従って、トランジスタQ₁₀₅は正規の動作をし、誤差増幅
回路は何等影響を受けず、負荷102へは所定の安定化さ
れた出力電圧が印加される。

一方、負荷電流が大きくI_Q107＞I_Q109の場合には、第
２のトランジスタQ₁₁₀はベース電流が第１のトランジス
タQ₁₀₇から供給されることになるので（アウト電流）、
オン状態となる。そうすると、トランジスタQ₁₀₅はベー
ス電位が動作電圧以下の低レベルとなるので、オフ状態
となる。

即ち、誤差増幅回路は共通エミッタ電流I₁₀₂が流れな
くなるので、その動作を停止する。これによって、出力
トランジスタはベース電流の供給が途絶えオフ作動する
ことになる。

要するに、本実施例における負荷電流制限回路は、電
流コンパレータを構成する第１のトランジスタQ₁₀₇とト
ランジスタQ₁₀₉において、I_Q107＝I_Q109の状態を境にし
てI_Q107＞I_Q109となったとき、即ち負荷電流I_Lが基準電
流I_Q109のｎ倍よりも大きい場合には安定化電源出力を
低レベルにする。逆に言えば、負荷電流I_Lは基準電流I
_Q109のｎ倍までに制限されるのである。

第２図はこの負荷電流制限特性を周知の回路シミュレ
ーションプログラム“SPICE−S"でシミュレーションし
た結果得られたものである。

このシミュレーションでは、定電流源I₁₀₁の出力電流
を10μＡ、ｎ＝100とし、即ち電流制限値を1mAとし、出
力電圧を1Vとし、重負荷を用いてどの程度の負荷電流が
取り出せるかを計算したものである。第２図から明らか
なように、出力電圧が零となる負荷短絡時でも、負荷電
流は1mA程度しか流れないようにすることができるので
ある。

また、このシミュレーションは当該安定化電源回路が
前記過電流制限動作を安定的に行い得ることを示してい
る。即ち、第１のトランジスタQ₁₀₇は出力トランジスタ
Q₁₀₆と同様の動作を行うから、出力トランジスタQ₁₀₆が
オフ状態になると、第１のトランジスタQ₁₀₇もオフ状態
となる。すると、第２のトランジスタQ₁₁₀はオフ状態と
なるから、誤差増幅回路は動作を再開する。つまり、過
負荷等が継続する場合には、いわゆるループを形成する
のではないかと危惧されるが、その心配は不要であるこ
とが判明したのである。

さらに、第２図は電圧変動率が優れていることを示唆
している。具体的に電圧変動率を計算すると次の如くに
なる。

出力電圧の誤差ΔV₀は、誤差増幅回路を差動トランジ
スタのベース・エミッタ間電圧V_BEのばらつきによるV_BE
オフセットを無視すると、主に出力トランジスタQ₁₀₆の
ベース電流に起因して生ずる。即ち、出力トランジスタ
Q₁₀₆のベース電流I_Bは、負荷電流をI_L、電流増幅率をβ
とすると、であるが、このベース電流I_Bが差動トランジスタ
（Q₁₀₁,Q₁₀₂）の一方のトランジスタQ₁₀₁へ流れ込むこ
とになり、差動トランジスタ（Q₁₀₁,Q₁₀₂）のエミッタ
電流にアンバランスを生じ、これが誤差増幅回路のオフ
セット電圧ΔV_BEになる。

そこで、差動トランジスタ（Q₁₀₁,Q₁₀₂）のエミッタ
電流は、バランスがとれているときには、共通エミッタ
電流I₁₀₂を２分割したものであるから、それらのベース
電流を無視すると、それぞれのコレクタ電流はI₁₀₂/2と
なる。従って、トランジスタQ₁₀₁のベース・エミッタ間
電圧V_BE(Q101)はとなり、トランジスタQ₁₀₂のベース・エミッタ間電圧V
_BE(Q102)はとなる。ここでI_Sは飽和電流、V_TはKT/q（K:ボルツマン
定数、T:絶対温度、q:単位電荷量）である。

一方、出力トランジスタQ₁₀₆のベース電流I_Bによって
差動トランジスタ（Q₁₀₁,Q₁₀₂）のエミッタ電流にアン
バランスが生じている場合には、コレクタ電流も同様で
あるから、トランジスタQ₁₀₁では、となり、またトランジスタQ₁₀₂では、となる。従って、オフセット電圧ΔV_BEは、となる。このオフセット電圧ΔV_BEにより出力電圧誤差
ΔV₀は、となるから、電圧変動率αはα＝ΔV₀/V₀として求める
ことができる。

そこで、例えば、I_L＝500μＡ、V_T＝26mV、I₁₀₂＝200
μＡ、I_B＝500μA/40、β＝40、R₁₀₁＝85KΩ、R₁₀₂＝15
KΩ、V₀＝1.0Vとして計算すると、ΔV_BE＝3.2mV、ΔV₀
＝3.7mV、α＝0.4％となる。

第１図の回路構成から明らかなように、本発明の安定
化電源回路によれば、所定の安定化出力電圧を得るに必
要な電源電圧の最低電圧は、出力トランジスタQ₁₀₆のコ
レクタ飽和電圧だけを見込んだものであれば良いことに
なる。これは負荷電流制限回路の存在と無関係である。

なお、以上説明した実施例では、集積化した場合を示
したが、本発明はこれに限定されるものではなく、個別
部品で構成しても良い。また、負極性の電源で動作する
ように構成することも可能である。

（発明の効果）以上説明したように、本発明の安定化電源回路によれ
ば、負荷電流制限回路は出力トランジスタを流れる負荷
電流を検出するのではなく、出力トランジスタを流れる
負荷電流に相当する負荷電流を直接的に検出し、その検
出負荷電流と基準電流との大小関係を判断するようにし
てあるので、所定の安定化出力電圧を得るに必要な電源
電圧の最低電圧はその出力電圧に出力トランジスタのコ
レクタ飽和電圧を加えたものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る安定化電源回路の詳細
回路図、第２図は負荷電流の制限特性図、第３図は従来
の安定化電源回路の回路図である。 101……基準電圧回路、102……負荷、103……電池、Q
₁₀₁,Q₁₀₂,Q₁₀₃,Q₁₀₄……誤差増幅回路を構成するトラン
ジスタ、Q₁₀₅……定電流源となるトランジスタ、Q₁₀₆…
…出力トランジスタ、Q₁₀₇……第１のトランジスタ、Q
₁₀₉……定電流源となるトランジスタ、Q₁₁₀……第２の
トランジスタ。

Claims

(57)【特許請求の範囲】

【請求項１】基準電圧を発生する基準電圧回路と、負荷
電圧の帰還電圧と前記基準電圧との差電圧を増幅する誤
差増幅回路と、この誤差増幅回路の出力に応動して負荷
電流を制御する出力トランジスタとを備えた安定化電源
回路において；前記出力トランジスタとベースおよびエ
ミッタが共通に接続され負荷電流を検出する第１のトラ
ンジスタと；この第１のトランジスタのコレクタに接続
され前記検出負荷電流の制限値を与えるための基準電流
を形成する定電流源と；ベースが前記第１のトランジス
タのコレクタと前記定電流源との接続点に接続され検出
負荷電流が基準電流を超えたとき前記誤差増幅回路の回
路動作を停止させる第２のトランジスタと；で構成され
る負荷電流制限回路を設けたことを特徴とする安定化電
源回路。
【請求項２】前記出力トランジスタおよび前記第１のト
ランジスタはそれぞれPNPトランジスタからなり、前記
第２のトランジスタはNPNトランジスタからなることを
特徴とする特許請求の範囲第（１）項記載の安定化電源
回路。
【請求項３】前記誤差増幅回路はトランジスタ差動増幅
回路からなり、かつその共通エミッタには負荷としての
トランジスタ定電流源が接続され、このトランジスタ定
電流源のベースが前記第２のトランジスタのコレクタに
接続されていることを特徴とする特許請求の範囲第
（１）項記載の安定化電源回路。