JPS63186383A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS63186383A JPS63186383A JP62017254A JP1725487A JPS63186383A JP S63186383 A JPS63186383 A JP S63186383A JP 62017254 A JP62017254 A JP 62017254A JP 1725487 A JP1725487 A JP 1725487A JP S63186383 A JPS63186383 A JP S63186383A
- Authority
- JP
- Japan
- Prior art keywords
- output
- image signal
- subtractor
- outputs
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 34
- 238000003708 edge detection Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- KFOPKOFKGJJEBW-ZSSYTAEJSA-N methyl 2-[(1s,7r,8s,9s,10r,13r,14s,17r)-1,7-dihydroxy-10,13-dimethyl-3-oxo-1,2,6,7,8,9,11,12,14,15,16,17-dodecahydrocyclopenta[a]phenanthren-17-yl]acetate Chemical compound C([C@H]1O)C2=CC(=O)C[C@H](O)[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H](CC(=O)OC)[C@@]1(C)CC2 KFOPKOFKGJJEBW-ZSSYTAEJSA-N 0.000 description 3
- 238000000605 extraction Methods 0.000 description 1
Landscapes
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビカメラを備え、前記テレビカメラから
の画像信号をA/D変換して、画像の2次元濃淡処理を
行なう画像処理装置に関する。
の画像信号をA/D変換して、画像の2次元濃淡処理を
行なう画像処理装置に関する。
従来、この種の画像処理装置は、カメラからの画像信号
を処理して物体のエツジを求める場合、−・度、画像信
号を画像メモリに蓄えてソフトウェアで処理するものが
殆どであった。
を処理して物体のエツジを求める場合、−・度、画像信
号を画像メモリに蓄えてソフトウェアで処理するものが
殆どであった。
上述した従来の画像処理装置は、処理演算にかなりの時
間がかかり実用的でなくまた、画像データを蓄えるため
の多大の画像メモリが必要であるなどの欠点がある。
間がかかり実用的でなくまた、画像データを蓄えるため
の多大の画像メモリが必要であるなどの欠点がある。
本発明の画像処理装置は、
デジタル化された1水平ラインの画像信号を1画素毎に
順次、取込む直列に接続された第1、第2、・・・、第
6のシフトレジスタと、第1のシフトレジスタに入力す
る画像信号と第2のシフトレジスタから出力された画像
信号の差を求める第1の減算器と、第2のシフトレジス
タから出力された画像信号と第4のシフトレジスタから
出力された画像信号の差を求める第2の減算器と、第4
のシフトレジスタから出力された画像信号と第6のシフ
トレジスタから出力された画像信号の差を求める第3の
減算器と、第1の減算器の出力と第2の減算器の出力の
差を求める第4の減算器と、第2の減算器の出力と第3
の減算器の出力の差を求める第5の減算器と、第2の減
算器の出力と第3の減算器の出力の絶対値を所定のスレ
ッショルド値と比較する第1の比較器と、第2、第3の
減算器の出力を零と比較する第2.第3の比較器と、第
2の減算の出力の絶対値が所定のスレー7シヨルド値よ
りも大きく、かつ第4、第5の減算器の出力が互いに異
符号であることを示す信号を第1〜第3の比較器から入
力すると垂直エツジ検出を示す信号を出力するゲート回
路とを有する垂直エツジ検出回路と、 1垂直ラインの画像信号を画素毎に順次、取込んだ画像
信号を出力するとともに直列に接続された第1.第2、
・・・、第6のメモリと、画素クロックをカウントして
第1〜第6のメモリに同一アドレスを出力するカウンタ
と、画素クロックに同期して第1〜第6のメモリへ書込
み信号を同時に出力する書込み信号発生器と、第1のメ
モリに入力する画像信号と第2のメモリから出力されて
いる画像信号の差を求める第6の減算器と、第2のメモ
リから出力されている画像信号と第4のメモリから出力
されている画像信号の差を求める第7の減算器と、第4
のメモリから出力されている画像信号と第6のメモリか
ら出力されている画像信号の差を求める第8の減算器と
、第6の減算器の出力と第7の減算器の出力の差を求め
る第9の減算器と、第7の減算器の出力と第8の減算器
の出力の差を求める第10の減算器と、第7の減算器の
出力の絶対値を所定のスレッショルド値と比較する第4
の比較器と、第7、第8の減算器の出力を零と比較する
第5、第6の比較器と、第7の減算器の出力の絶対値が
所定のスレッショルド値よりも大きく、かつ第9、第1
Oの減算器の出力が互いに異符号であることを示す信号
を第4〜第6の比較器から入力すると水平エツジ検出を
示す信号を出力するゲート回路とを有する水平エツジ検
出回路とを含んでいる。
順次、取込む直列に接続された第1、第2、・・・、第
6のシフトレジスタと、第1のシフトレジスタに入力す
る画像信号と第2のシフトレジスタから出力された画像
信号の差を求める第1の減算器と、第2のシフトレジス
タから出力された画像信号と第4のシフトレジスタから
出力された画像信号の差を求める第2の減算器と、第4
のシフトレジスタから出力された画像信号と第6のシフ
トレジスタから出力された画像信号の差を求める第3の
減算器と、第1の減算器の出力と第2の減算器の出力の
差を求める第4の減算器と、第2の減算器の出力と第3
の減算器の出力の差を求める第5の減算器と、第2の減
算器の出力と第3の減算器の出力の絶対値を所定のスレ
ッショルド値と比較する第1の比較器と、第2、第3の
減算器の出力を零と比較する第2.第3の比較器と、第
2の減算の出力の絶対値が所定のスレー7シヨルド値よ
りも大きく、かつ第4、第5の減算器の出力が互いに異
符号であることを示す信号を第1〜第3の比較器から入
力すると垂直エツジ検出を示す信号を出力するゲート回
路とを有する垂直エツジ検出回路と、 1垂直ラインの画像信号を画素毎に順次、取込んだ画像
信号を出力するとともに直列に接続された第1.第2、
・・・、第6のメモリと、画素クロックをカウントして
第1〜第6のメモリに同一アドレスを出力するカウンタ
と、画素クロックに同期して第1〜第6のメモリへ書込
み信号を同時に出力する書込み信号発生器と、第1のメ
モリに入力する画像信号と第2のメモリから出力されて
いる画像信号の差を求める第6の減算器と、第2のメモ
リから出力されている画像信号と第4のメモリから出力
されている画像信号の差を求める第7の減算器と、第4
のメモリから出力されている画像信号と第6のメモリか
ら出力されている画像信号の差を求める第8の減算器と
、第6の減算器の出力と第7の減算器の出力の差を求め
る第9の減算器と、第7の減算器の出力と第8の減算器
の出力の差を求める第10の減算器と、第7の減算器の
出力の絶対値を所定のスレッショルド値と比較する第4
の比較器と、第7、第8の減算器の出力を零と比較する
第5、第6の比較器と、第7の減算器の出力の絶対値が
所定のスレッショルド値よりも大きく、かつ第9、第1
Oの減算器の出力が互いに異符号であることを示す信号
を第4〜第6の比較器から入力すると水平エツジ検出を
示す信号を出力するゲート回路とを有する水平エツジ検
出回路とを含んでいる。
ある画像の波形を第3図(1)のようにV (x)(X
は画像の水平方向)とすると、その−次微分V’(り、
二次微分V”(りの波形はそれぞれ第3図(2)、第3
図(3)となる、これらの図かられかるように、画像の
変化点(エツジ点)Pでは、二次微分V’(x)の値は
極大で、二次微分V ”(x)の値はOである。
は画像の水平方向)とすると、その−次微分V’(り、
二次微分V”(りの波形はそれぞれ第3図(2)、第3
図(3)となる、これらの図かられかるように、画像の
変化点(エツジ点)Pでは、二次微分V’(x)の値は
極大で、二次微分V ”(x)の値はOである。
したがって、第4図に示すような1画像フレーム61の
P点に垂直エツジが存在するかどうかを知るためには、
P点を中心とした水平に並んだ画素列62を取り出し、
P点での二次微分値がOlかつ一次微分値があるスレッ
ショルド−値Tより大きければエツジがあるものとする
ことができる。この方法を画素ごとにサンプリングされ
たデジタル画像データに施すためには、第5図(1)に
示すようにP点を中心に横並びの7個の画素を得て、次
の計算を行なう。
P点に垂直エツジが存在するかどうかを知るためには、
P点を中心とした水平に並んだ画素列62を取り出し、
P点での二次微分値がOlかつ一次微分値があるスレッ
ショルド−値Tより大きければエツジがあるものとする
ことができる。この方法を画素ごとにサンプリングされ
たデジタル画像データに施すためには、第5図(1)に
示すようにP点を中心に横並びの7個の画素を得て、次
の計算を行なう。
第5図(1)に示す7個の画素の濃度値をそれぞれ
V (X−3) 、 V (x−2) 、 ・・・、
V (x+2)、V (x+3)とする。
V (x+2)、V (x+3)とする。
次に、下記の式で第5図(2)に示す一次微分値V’(
!−2)、 V’(り、 V’(x+2)ヲ求め6゜V
’ (x−2) = V (!−1) −V (
!−3)V’(り = V(x−1) −V(x
−1)V ’ (x+2) = V Cx+3)
−V (x+1)次に、下記の式で第5図(3)に示す
二次微分値V”(x−1) 、 V”(x+1)を求め
る。
!−2)、 V’(り、 V’(x+2)ヲ求め6゜V
’ (x−2) = V (!−1) −V (
!−3)V’(り = V(x−1) −V(x
−1)V ’ (x+2) = V Cx+3)
−V (x+1)次に、下記の式で第5図(3)に示す
二次微分値V”(x−1) 、 V”(x+1)を求め
る。
V”(x−1) = V’(X)−V’(x−2)
V”(x+1) = V“(x+2) −V ’
(x)そして、次の条件を満たすときP点にエツジが存
在すると判定する。
V”(x+1) = V“(x+2) −V ’
(x)そして、次の条件を満たすときP点にエツジが存
在すると判定する。
V ’(り> TかつV ”(!−1)> OかつV″
(x+1)< OT:あるスレッショルド値 垂直方向のエツジを検出する場合、第6図に示すように
P点を中心とした垂直に並んだ画素列83について同様
の処理を行なえばよい。
(x+1)< OT:あるスレッショルド値 垂直方向のエツジを検出する場合、第6図に示すように
P点を中心とした垂直に並んだ画素列83について同様
の処理を行なえばよい。
本発明は以上の原理により画像全体のエツジを求めるも
ので、水平垂直の両方向のエツジを別々に求め、また画
像の垂直方向の画素間の演算を行なうために蓄えなけれ
ばならないカメラからの画像信号を、多段シフトレジス
タの代わりにメモリを用いて垂直方向に並んだ画素を取
り出すものである。
ので、水平垂直の両方向のエツジを別々に求め、また画
像の垂直方向の画素間の演算を行なうために蓄えなけれ
ばならないカメラからの画像信号を、多段シフトレジス
タの代わりにメモリを用いて垂直方向に並んだ画素を取
り出すものである。
これにより、画像全体のエツジをリアルタイムに求める
ことができる。
ことができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の画像処理装置の一実施例で、垂直エツ
ジ検出回路のブロック図である。
ジ検出回路のブロック図である。
シフトレジスタ1,2.・・・、6には、A/D変換器
(不図示)でデジタル化されたカメラからの画像信号1
Bが1画素(8ビツト)毎に画素クロックCLKにより
順次シフトされ、第5図(1)のV (x+3) 、V
C!+2)、・・−、V (X−2)、V (x−3
)にそれぞれ対応した信号IJ1?、・・・、21.2
2が得られる。減算器23.24.25はそれぞれ(信
号18−信号1B) 、 (信号2〇−信号1B)
、 (信号22−信号21)の演算を行ない、第
5図(2)のV ’(x+2)、 V ’(x)。
(不図示)でデジタル化されたカメラからの画像信号1
Bが1画素(8ビツト)毎に画素クロックCLKにより
順次シフトされ、第5図(1)のV (x+3) 、V
C!+2)、・・−、V (X−2)、V (x−3
)にそれぞれ対応した信号IJ1?、・・・、21.2
2が得られる。減算器23.24.25はそれぞれ(信
号18−信号1B) 、 (信号2〇−信号1B)
、 (信号22−信号21)の演算を行ない、第
5図(2)のV ’(x+2)、 V ’(x)。
V ’ (!−2)に対応する信号23 、24.25
が得られる。
が得られる。
さらに、減算器10.11はそれぞれ(信号24−信号
23)、(信号25−信号24)の演算を行ない、第5
図(3)(7)V”(!+1)、 V”(x−1)ニ対
応する信号28゜27が得られる。比較器12は減算器
8の出力信号24(V ’ (X)に対応)を所定のス
レッショルド値Tと比較し、スレッショルド値T以上の
とき 1”の信号を出力する。比較器13は減算器10
の出力信号26(v”(x+1)に対応)をOと比較し
、正の場合に”l”の信号を出力する。比較器14は減
算器11の出力信号27(v”(x−1)に対応)を0
と比較し、0または負の場合に1″の信号を出力する。
23)、(信号25−信号24)の演算を行ない、第5
図(3)(7)V”(!+1)、 V”(x−1)ニ対
応する信号28゜27が得られる。比較器12は減算器
8の出力信号24(V ’ (X)に対応)を所定のス
レッショルド値Tと比較し、スレッショルド値T以上の
とき 1”の信号を出力する。比較器13は減算器10
の出力信号26(v”(x+1)に対応)をOと比較し
、正の場合に”l”の信号を出力する。比較器14は減
算器11の出力信号27(v”(x−1)に対応)を0
と比較し、0または負の場合に1″の信号を出力する。
アンド回路15は比較器12,13.14は出力信号を
入力し、これら出力信号が全て”l”のとき、垂直エツ
ジ検出を示す信号を出力する。
入力し、これら出力信号が全て”l”のとき、垂直エツ
ジ検出を示す信号を出力する。
第6図は本発明の画像処理装置の一実施例で、水平エツ
ジ検出回路のブロック図である。
ジ検出回路のブロック図である。
メモリ32〜37はいずれもlフレームのx方向の画素
数(例えば256とする)に対応して258バイトの容
量を持ち、直列に接続されて、入力した1ラインの画像
信号(1画素8ビツト)を順次記憶するとともに、出力
する。カウンタ31は画素クロックをカウントして、メ
モリ32〜37へ同一のアドレス(1フレームの画像の
水平方向アトリス)を出力する。また、書込み信号発生
器38は画素クロックに同期してメモリ32〜37へ書
込み信号を出力する。メモリ32〜37はシフトレジス
タと同じ動作をし、例えば水平方向アドレス=5のライ
ンの画像信号がカメラから出力されたとき、カウンタ3
1からアドレス=5が出力されて水平方向アドレス=5
の垂直ラインの各画素の画像信号が垂直方向アドレスの
小さい方から順次、書込み信号によりメモリ32〜37
に書込まれる。減算器38.40.41はそれぞれ(メ
モリ32の入力画像信号ζB−メモリ33の出力画像信
号50)、(メモリ33の出力画像信号50−メモリ3
5の出力画像信号52)、(メモリ35の出力画像信号
52−メモリ37の出力画像信号54)の演算を行なう
。減算器42.43、比較器44.45.46、アンド
回路47はそれぞれ第1図の減算器10゜11、比較器
12.13.14、アンド回路15に対応しており、第
1図の垂直エツジを得る場合と同じ操作により、水平エ
ツジを得ることができる。以上の動作は各水平方向アド
レスについて繰返される。
数(例えば256とする)に対応して258バイトの容
量を持ち、直列に接続されて、入力した1ラインの画像
信号(1画素8ビツト)を順次記憶するとともに、出力
する。カウンタ31は画素クロックをカウントして、メ
モリ32〜37へ同一のアドレス(1フレームの画像の
水平方向アトリス)を出力する。また、書込み信号発生
器38は画素クロックに同期してメモリ32〜37へ書
込み信号を出力する。メモリ32〜37はシフトレジス
タと同じ動作をし、例えば水平方向アドレス=5のライ
ンの画像信号がカメラから出力されたとき、カウンタ3
1からアドレス=5が出力されて水平方向アドレス=5
の垂直ラインの各画素の画像信号が垂直方向アドレスの
小さい方から順次、書込み信号によりメモリ32〜37
に書込まれる。減算器38.40.41はそれぞれ(メ
モリ32の入力画像信号ζB−メモリ33の出力画像信
号50)、(メモリ33の出力画像信号50−メモリ3
5の出力画像信号52)、(メモリ35の出力画像信号
52−メモリ37の出力画像信号54)の演算を行なう
。減算器42.43、比較器44.45.46、アンド
回路47はそれぞれ第1図の減算器10゜11、比較器
12.13.14、アンド回路15に対応しており、第
1図の垂直エツジを得る場合と同じ操作により、水平エ
ツジを得ることができる。以上の動作は各水平方向アド
レスについて繰返される。
そして第1図と第2図の2つのアンド回路15.47の
出力信号の論理和をとって画像全体のエツジが検出され
る。
出力信号の論理和をとって画像全体のエツジが検出され
る。
以上説明したように本発明は、物体の2次元のエツジを
水平、垂直方向別々に求め、水平エツジを検出するのに
メモリを用いて垂直方向の画素を取込むことにより、リ
アルタイムで画像全体のエツジを検出できるので、直線
の抽出や物体の認識等の濃淡画像処理を高速に、また容
易に行なうことができるという効果がある。
水平、垂直方向別々に求め、水平エツジを検出するのに
メモリを用いて垂直方向の画素を取込むことにより、リ
アルタイムで画像全体のエツジを検出できるので、直線
の抽出や物体の認識等の濃淡画像処理を高速に、また容
易に行なうことができるという効果がある。
第1図は垂直エツジ検出回路の一実施例を示すプロ、り
図、第2図は水平エツジ検出回路の一実施例を示すブロ
ー2り図、第3図は画像信号V (x)。 その−次微分V’(x)、二次微分V”(x)の波形を
示す図、第4図は1画像フレームの画像データの例を示
す図、第5図は第4図中の画素列B2の各画素の濃度値
、その−次微分値、二次微分値を示す図、第6図は1画
像フレームの画像データの例を示す図である。 1〜6 ・・・ シフトレジスタ、 7〜11.38〜43 ・・・ 減算器、12〜14
.44〜46 ・・・ 比較器、15.47 ・・
・ アンド回路。 16〜27.48〜54 ・・・ 画像信号、31
・・・ カウンタ、 32〜37 ・・・ メモリ
、38 ・・・ 書込み信号発生器、 61 ・・・ 画像フレーム。 62 ・・・ 水平に並んだ画素列、63 ・・・
垂直に並んだ画素列。
図、第2図は水平エツジ検出回路の一実施例を示すブロ
ー2り図、第3図は画像信号V (x)。 その−次微分V’(x)、二次微分V”(x)の波形を
示す図、第4図は1画像フレームの画像データの例を示
す図、第5図は第4図中の画素列B2の各画素の濃度値
、その−次微分値、二次微分値を示す図、第6図は1画
像フレームの画像データの例を示す図である。 1〜6 ・・・ シフトレジスタ、 7〜11.38〜43 ・・・ 減算器、12〜14
.44〜46 ・・・ 比較器、15.47 ・・
・ アンド回路。 16〜27.48〜54 ・・・ 画像信号、31
・・・ カウンタ、 32〜37 ・・・ メモリ
、38 ・・・ 書込み信号発生器、 61 ・・・ 画像フレーム。 62 ・・・ 水平に並んだ画素列、63 ・・・
垂直に並んだ画素列。
Claims (1)
- 【特許請求の範囲】 テレビカメラを備え、前記テレビカメラからの画像信号
をA/D変換して、画像の2次元濃淡処理を行なう画像
処理装置において、 デジタル化された1水平ラインの画像信号を1画素毎に
順次、取込む直列に接続された第1、第2、・・・、第
6のシフトレジスタと、第1のシフトレジスタに入力す
る画像信号と第2のシフトレジスタから出力された画像
信号の差を求める第1の減算器と、第2のシフトレジス
タから出力された画像信号と第4のシフトレジスタから
出力された画像信号の差を求める第2の減算器と、第4
のシフトレジスタから出力された画像信号と第6のシフ
トレジスタから出力された画像信号の差を求める第3の
減算器と、第1の減算器の出力と第2の減算器の出力の
差を求める第4の減算器と、第2の減算器の出力と第3
の減算器の出力の差を求める第5の減算器と、第2の減
算器の出力と第3の減算器の出力の絶対値を所定のスレ
ッショルド値と比較する第1の比較器と、第2、第3の
減算器の出力を零と比較する第2、第3の比較器と、第
2の減算の出力の絶対値が所定のスレッショルド値より
も大きく、かつ第4、第5の減算器の出力が互いに異符
号であることを示す信号を第1〜第3の比較器から入力
すると垂直エッジ検出を示す信号を出力するゲート回路
とを有する垂直エッジ検出回路と、 1垂直ラインの画像信号を画素毎に順次、取込むととも
に、取込んだ画像信号を出力する直列に接続された第1
、第2、・・・、第6のメモリと、画素クロックをカウ
ントして第1〜第6のメモリに同一アドレスを出力する
カウンタと、画素クロックに同期して第1〜第6のメモ
リへ書込み信号を同時に出力する書込み信号発生器と、
第1のメモリに入力する画像信号と第2のメモリから出
力されている画像信号の差を求める第6の減算器と、第
2のメモリから出力されている画像信号と第4のメモリ
から出力されている画像信号の差を求める第7の減算器
と、第4のメモリから出力されている画像信号と第6の
メモリから出力されている画像信号の差を求める第8の
減算器と、第6の減算器の出力と第7の減算器の出力の
差を求める第9の減算器と、第7の減算器の出力と第8
の減算器の出力の差を求める第10の減算器と、第7の
減算器の出力の絶対値を所定のスレッショルド値と比較
する第4の比較器と、第7、第8の減算器の出力を零と
比較する第5、第6の比較器と、第7の減算器の出力の
絶対値が所定のスレッショルド値よりも大きく、かつ第
9、第10の減算器の出力が互いに異符号であることを
示す信号を第4〜第6の比較器から入力すると水平エッ
ジ検出を示す信号を出力するゲート回路とを有する水平
エッジ検出回路とを含むことを特徴とする画像処理装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62017254A JPS63186383A (ja) | 1987-01-29 | 1987-01-29 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62017254A JPS63186383A (ja) | 1987-01-29 | 1987-01-29 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63186383A true JPS63186383A (ja) | 1988-08-01 |
Family
ID=11938823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62017254A Pending JPS63186383A (ja) | 1987-01-29 | 1987-01-29 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63186383A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03277056A (ja) * | 1990-03-27 | 1991-12-09 | Nec Corp | 交換台接続方式 |
JPH0436659U (ja) * | 1990-07-25 | 1992-03-27 |
-
1987
- 1987-01-29 JP JP62017254A patent/JPS63186383A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03277056A (ja) * | 1990-03-27 | 1991-12-09 | Nec Corp | 交換台接続方式 |
JPH0436659U (ja) * | 1990-07-25 | 1992-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4855933A (en) | Line figure connecting apparatus | |
US20060245652A1 (en) | Method for recognizing objects in an image without recording the image in its entirety | |
JPS63186383A (ja) | 画像処理装置 | |
WO2021174506A1 (zh) | 图像边缘检测方法、装置以及图像信号处理器 | |
JPH0236896B2 (ja) | Jikutaishobutsutainoketsukankensasochi | |
JPH09319865A (ja) | 画像処理装置 | |
Rendevski et al. | Low-Complex Real-Time Edge Detection with a Compact FPGA Architecture for Embedded IoT Applications | |
JPS5914782B2 (ja) | 2値パタ−ンの数値化処理方式 | |
JPS61188671A (ja) | 画像処理装置 | |
JPH08178795A (ja) | Lcdパネル欠陥検査装置 | |
Dorofeeva et al. | Features of the hardware implementation of real time Hough transform on FPGA. | |
JP2001243419A (ja) | 画像データ読み取り装置 | |
JP2848369B2 (ja) | 映像モニタ装置 | |
JPH0129643Y2 (ja) | ||
JP3566016B2 (ja) | 画像処理装置 | |
JP2752266B2 (ja) | 動きベクトル検出装置 | |
JPS61251973A (ja) | 画像処理装置 | |
JPS6365575A (ja) | 画像処理による特異点検出方法 | |
JPH07271985A (ja) | 動き検出装置及び方法 | |
JPS6240593A (ja) | 個数・穴数計数方式 | |
JPH05122563A (ja) | 映像信号処理回路 | |
JPH0312788A (ja) | 移動体検出装置 | |
JPS63169888A (ja) | 画像の動き情報抽出装置 | |
JPH04337900A (ja) | 車両動態計測装置 | |
JPH04373079A (ja) | 画像信号分離方法及び装置 |