JPS6318207Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、テレビ受像機、CRTデイスプレイ
装置に最適な垂直偏向回路に係り、特に垂直出力
回路の直流バイアスを安定化した同回路に関す
る。 (ロ) 従来の技術 今迄のテレビ受像機、CRTデイスプレイ装置
に使用されている垂直発振回路は、CR発振器又
はブロツキング発振器を用いていたために、垂直
出力駆動パルスとして、一定時間のパルスを形成
することは、その構成素子としてのコンデンサ、
抵抗のバラツキにより不可能であつた。 ところが最近IIL（略称I²L）と呼ばれる技術等、
デイジタル技術の発達に伴い、カウントダウン回
路が容易にバイポーラ技術によつて得られるよう
になり、又該カウントダウン回路は水平周期パル
スを入力としてカウンタ回路により垂直駆動パル
スを形成するため、水平周期T_H＝１／f_Hの整数
（ｎ）倍のパルスＴ＝nT_H＝ｎ／f_Hを得ることが
できる。 前記水平周期（T_H）は、一定期間であるため
に前記カウンタより作成されたパルスＴも一定期
間のパルスとなる。 第１図は、前記CR発振器又は前記ブロツキン
グ発振器を用いた従来の垂直発振回路の出力信号
に応じて動作する垂直偏向回路を示す回路図で、
入力トランジスタ１のベースに接続された入力端
子２に対して、同期分離回路によつて得た垂直同
期信号V_pをトリガとして形成したパルスを加え、
充放電コンデンサ３の充放電を制御する構成であ
る。 先ず走査期間T_sには、電源端子からV_ccによ
り、電流i_ccなる充電電流が前記充放電コンデンサ
３及び抵抗４，５通して流れ、該充放電コンデン
サ３は充電され、前記垂直同期信号V_pが入力端
子２に現われると、入力トランジスタ１はオンに
なり、前記充放電トランジスタ３に充電された電
荷が、前記トランジスタ１のコレクタ・エミツタ
を通して放電することにより、前記充放電コンデ
ンサ３の両端に鋸歯状波電圧V_cが第２図イに示
す通り発生する。 前記鋸歯状波電圧V_cが、差動増幅器６のトラ
ンジスタ７，８及び電圧増幅段９のトランジスタ
１０，１１及び出力段１２のトランジスタ１３，
１４，１５によつて増幅され、偏向コイル１６に
偏向電流を供給する。前記偏向コイル１６及び結
合コンデンサ１７は直列に接続した小抵抗値R_O3
を有する前記抵抗５に前記偏向電流による電圧降
下V_p（第２図ロ）が発生し、斯るV_pは前記V_cと互
に逆相となる。 この結果前記充放電コンデンサ３の一端には前
記V_pが負帰還され、総合的にミラー積分回路が
構成される。 ここで差動増幅器６、電圧増幅段９及び出力段
１２の利得を各々G_D，G_Oとすると、 V_a−V_s≒−V_p／（G_D・G_O） となる。（V_aは点Ａの電位、V_sはトランジスタ８
に加わる基準電圧を示す） 前記利得G_D及びG_Oが充分大きいとすると、 右辺≒０ となるので V_a≒V_s が成立し、これは走査期間T_sにおいて、差動増
幅器６のトランジスタ７，８が平衡状態で、トラ
ンジスタ７のベース電圧V_aが前記基準電圧に等
しく、平担になつていることを示している。（第
２図ニにおけるV_a波形） 従つて走査期間T_sにおける充放電コンデンサ
３の充電電流i_ccは i_cc＝V_cc−V_a／R_O1 ＝V_cc−V_s／R_O1 …(1) ここで V_cc−V_s＝R₁／R₁＋R₂V_cc から i_cc＝V_cc／１＋（R₂／R₁）・１／R_O1 …(2) が成立する。上式でR_O1は充電抵抗１８の抵抗
値、R₁，R₂は各々トランジスタ８のベースに加
える基準電圧V_sを定める分圧抵抗１９，２０の
抵抗値を示す。 一方帰線期間T_Rは点Ａがアースされるので、
差動増幅器６がカツトオフとなつて、ミラー積分
回路が構成されなくなるが、充放電コンデンサ３
の放電電流i_dcは次式で近似できる。 i_dc＝V_s／R₀₂＝V_cc／１＋（R₁／R₂）・１／R_O2 …(3) 上式でR_O2は抵抗４の抵抗値で、前記抵抗値
R_O3より充分大（R_O2≫R_O3）とする。 一方１周期Ｔにおける充放電コンデンサ３への
充電電荷と放電電荷が等しいから i_ccT_s＝i_dc・T_R が成立し、式(1)及び(3)、V_s＝V_aより V_cc−V_a／R_O1T_s＝V_s／R_O2T_R V_a＝V_cc−T_R／T_s・R_O1／R_O2V_s ＝V_cc／１＋１／Ｔ／T_R−１・R_O1／R_O2 …(4) が成立する。但しT_s＝Ｔ−T_Rとおく。 上式の電圧V_aと点Ｂの垂直出力中点電圧V_CTと
の関係は、V_aが高くなると、差動増幅器６のバ
イアスが深くなり、トランジスタ１０で反転さ
れ、トランジスタ１１にてインピーダンス変換さ
れて、出力段１２のトランジスタ１３のベースバ
イアスを深くする方向に働き、垂直出力中点の電
圧V_CTは下降する。逆に前記電圧V_aが低くなる
と、トランジスタ７のベースバイアスが浅くなる
ように働き、垂直出力中点の電圧V_CTは上昇す
る。すなわち、垂直出力中点の電圧V_CTは、点Ａ
の前記電圧V_aの値に依存する。前記電圧V_aは、
走査期間T_s、基準電圧V_sと等しくなるが、帰線
期間T_Rは零となるので、前記電圧V_aの平均直流
電圧V_xは、実際には第２図ニの一点鎖線の如く
なる。その為、差動増幅器６のトランジスタ７，
８の平衡状態がくずれ、その直流レベル差が差動
増幅器６及び電圧増幅段９を介して出力段１２に
現われ、垂直出力中点の電圧V_CTを変動させてし
まう。前記電圧V_CTを一定にする為には、前記電
圧V_CTのレベル変動を検出し、その検出出力に応
じて前記電圧V_aを調整すれば良い。そうする為
に、従来は、入力端子２と点Ｂとの間に垂直帰線
幅制御回路（図示せず）を設け、前記電圧V_CTの
レベル変動に応じて入力端子２に印加されるパル
スのパルス幅T_Rを制御し、電圧V_aを調整してい
た。その様子を第３図を用いて説明する。第３図
において、実線V_typ、点線V_H及びV_Lは、前記垂
直帰線幅制御回路内の積分回路の出力波形を示
し、第１図の垂直出力中点の電圧V_CTが、例えば
上昇すると、前記積分回路の出力波形は点線V_H
の如くその勾配が大となる。逆に前記電圧V_CTが
下降すると、前記出力波形は、点線V_Lの如くそ
の勾配が小となる。そこで、前記積分回路の後段
にコンパレータを設け、そのスレシホールドレベ
ルを第３図のV_THの如く設定する。すると、第３
図点線V_Lの場合にはその三角波の勾配が小であ
るので、スレシホールドレベルV_THを横切るタイ
ミングが遅くなり、その帰線幅T_R1は帰線幅T_Rに
比べて広くなる。又、第３図点線V_Hの場合には
その三角波の勾配が大であるので、スレシホール
ドレベルV_THを横切るタイミングが速くなり、そ
の帰線幅T_R2は帰線幅T_Rに比べて狭くなる。前記
動作を式(4)で考えると、該帰線期間T_Rが変化す
れば、電圧V_aが変化して出力段１２の中点の直
流バイアスを安定に保つている。 ところが前述の従来方式は、一定幅の垂直駆動
パルスが得られない、垂直発振回路を用いての偏
向回路である為、必らず前述の垂直帰線幅制御回
路を必要とする。前記垂直帰線幅制御回路は、積
分回路を必要とするが、積分回路はIC化出来ず、
ICの外付けとしなければならない。その為、IC
化に際しては外付部品及びピン数の増加を招き好
ましくなかつた。 (ハ) 考案の目的 本考案は、カウントダウン回路等によりパルス
幅が一定な垂直駆動パルスを使用することによつ
て垂直出力段の出力側の直流電位を一定に保ち得
る新規な垂直偏向回路を提供することを目的とす
る。 (ニ) 考案の構成 本考案は上述の点に鑑みなされたもので、パル
ス幅が一定の垂直駆動パルスが加えられる放電ト
ランジスタと、該トランジスタのコレクタが一端
に、偏向鋸歯状信号が帰還される帰還路に他端が
接続された充放電コンデンサと、基準電圧にベー
スが接続された第１のトランジスタと前記充放電
コンデンサの一端がベースに接続された第２のト
ランジスタからなる差動増幅器と、該差動増幅器
の出力側に接続された増幅段と、該増幅段の出力
側に接続された一対のプツシユプル接続された出
力段のトランジスタと、該出力段のトランジスタ
の出力接続中点とアース間に接続された偏向コイ
ル、結合コンデンサ及び帰還抵抗と、前記充放電
コンデンサの一端と前記出力段のトランジスタ出
力接続中点との間に接続された抵抗を具備するこ
とを特徴とする。 (ホ) 実施例 図面に従つて本考案を説明すると、第４図は本
考案の垂直偏向回路を示し、第１図における構成
素子と同一の素子については、同一図番を付して
あり、２２は中点安定用の抵抗を示す。第４図に
おいては、入力端子２の前段にカウントダウン回
路（図示せず）が配置されており、入力トランジ
スタ１のベースには一定幅T_Rのパルスが入力さ
れる。差動増幅器６のベースに接続された外部端
子として設けられた端子２３の電圧V_aは、前述
と同様にミラー積分作用により、 V_a≒V_s となる。このときR_O4≪R_O3であるから、充放電
コンデンサ３の充電電流i_ccと放電電流i_dcは次式で
表わされる。 i_cc＝V_CNT−V_s／R_O1＋V_cc−V_s／R_O2 i_dc＝V_s／R_O3 ここで一周期Ｔにおける前記充放電コンデンサ
３の充電電荷と放電電荷は等しいから i_cc・T_s＝i_dc・T_R V_CNT−V_s／R_O1＋V_cc−V_s／R_O2T_s＝V_s／R_O3T_R であるから、T_s＝Ｔ−T_Rを代入し、V_CNTを求め
る。 V_CNT＝R_O1／R_O3V_s１／（Ｔ／T_R）−１ ＋（１＋R_O1／R_O2）V_s−R_O1／R_O2V_cc ここでR_O1／R_O3V_s、（１＋R_O1／R_O2）V_s−R_O1／R_O2V_c
cは定 数であるからV_CNTは１／（Ｔ／T_R−１）の関数とな るが、T_Rを一定にすれば１／（Ｔ／T_R−１）は一定 値となり、電圧V_CNTは一定値となる。 つまり、本考案に依れば垂直出力中点と端子２
３との間に中点安定用の抵抗２２を設け、垂直出
力中点での直流レベルの変動を充放電コンデンサ
３に帰還させているので、入力トランジスタ１の
ベースに一定幅のパルスが印加されるのならば、
垂直出力中点の直流レベルを常に一定値に保つこ
とが出来る。 (ヘ) 考案の効果 本考案によれば、カウントダウン方式等により
一定幅の垂直駆動パルスを用いて、出力段のトラ
ンジスタの中点における直流バイアスが安定化で
き、偏向コイルに流れる偏向電流が一定となるの
で、垂直同期が安定化される利点が得られる。 [Detailed description of the invention] (a) Field of industrial application The present invention relates to a vertical deflection circuit that is most suitable for television receivers and CRT display devices, and particularly relates to the same circuit that stabilizes the direct current bias of the vertical output circuit. (b) Prior art Vertical oscillation circuits used in television receivers and CRT display devices up until now have used CR oscillators or blocking oscillators, which form pulses of a fixed duration as vertical output drive pulses. That is, the capacitor as a component,
This was impossible due to variations in resistance. However, recently, a technology called IIL (abbreviated I ² L), etc.
With the development of digital technology, countdown circuits can be easily obtained using bipolar technology, and since the countdown circuit receives a horizontal periodic pulse as input and forms a vertical driving pulse by the counter circuit, the horizontal period T _H = A pulse T=nT _H =n/f _H which is an integer (n) times 1/f _H can be obtained. Since the horizontal period ( _TH ) is a fixed period, the pulse T generated by the counter is also a pulse of a fixed period. FIG. 1 is a circuit diagram showing a vertical deflection circuit that operates according to an output signal of a conventional vertical oscillation circuit using the CR oscillator or the blocking oscillator.
A pulse formed using the vertical synchronization signal V _p obtained by the synchronization separation circuit as a trigger is applied to the input terminal 2 connected to the base of the input transistor 1,
This configuration controls charging and discharging of the charging and discharging capacitor 3. First, during the scanning period _Ts , a charging current of current _Icc flows from the power supply terminal through the charging/discharging capacitor 3 and the resistors 4 and 5 due to _Vcc , the charging/discharging capacitor 3 is charged, and the vertical synchronizing signal V When _p appears at the input terminal 2, the input transistor 1 is turned on, and the charge charged in the charge/discharge transistor 3 is discharged through the collector/emitter of the transistor 1, so that it is applied to both ends of the charge/discharge capacitor 3. A sawtooth wave voltage V _c is generated as shown in FIG. 2A. The sawtooth voltage V _c is applied to the transistors 7 and 8 of the differential amplifier 6 , the transistors 10 and 11 of the voltage amplification stage 9 , and the transistor 13 of the output stage 12,
14 and 15, and supplies a deflection current to the deflection coil 16. The deflection coil 16 and the coupling capacitor 17 are connected in series with a small resistance value R _O3 .
A voltage drop V _p (FIG. 2b) occurs in the resistor 5 due to the deflection current, and this V _p has a phase opposite to that of the V _c . As a result, the V _p is negatively fed back to one end of the charging/discharging capacitor 3, and a Miller integrating circuit is formed as a whole. Here _{, if the gains of the differential} amplifier 6 , the voltage amplification stage 9 , and the output stage 12 are G D and G O, respectively, then V a −V s ≈−V p /(G D ·G O ). (V _a is the potential at point A, V _s is the potential of transistor 8
If the gains _GD and G _O are sufficiently large, the right side≒0, so V _a ≒V _s holds true, which means that during the scanning period T _s , the transistor 7 of the differential amplifier 6 , 8 are in a balanced state, and the base voltage V _a of the transistor 7 is equal to the reference voltage, indicating that it is flat. (V _a waveform in Fig. 2 D) Therefore, the charging current i _cc of the charging/discharging capacitor 3 during the scanning period T _s is i _cc = V _cc −V _a /R _O1 = V _cc −V _s /R _O1 …(1 ) Here, from V _cc −V _s =R ₁ /R ₁ +R ₂ V _cc , i _cc =V _cc /1+(R ₂ /R ₁ )・1/R _O1 …(2) holds true. In the above equation, R _O1 represents the resistance value of the charging resistor 18, and R ₁ and R ₂ represent the resistance values of the voltage dividing resistors 19 and 20, respectively, which determine the reference voltage V _s to be applied to the base of the transistor 8. On the other hand, during the retrace period T _R , point A is grounded, so
The differential amplifier 6 is cut off and the Miller integration circuit is no longer configured, but the charging/discharging capacitor 3
The discharge current i _dc can be approximated by the following equation. i _dc = V _s /R ₀₂ = V _cc /1+(R ₁ /R ₂ )・1/R _O2 ...(3) In the above formula, R _O2 is the resistance value of resistor 4, and the above resistance value
It should be sufficiently larger than R _O3 (R _O2 ≫ R _O3 ). On the other hand, since the charging and discharging charges to the charging/discharging capacitor 3 in one period T are equal, i _cc T _s = i _dc・_TR holds, and from equations (1) and (3), V _s = V _a , V _cc −V _a /R _O1 T _s =V _s /R _O2 T _R V _a =V _cc −T _R /T _s・R _O1 /R _O2 V _s =V _cc /1+1/T/T _R −1・R _O1 /R _O2 …(4) holds true. However, let T _s = T - T _R. The relationship between the voltage V _a in the above equation and the vertical output midpoint voltage V _CT at point B is that as V _a increases, the bias of the differential amplifier 6 becomes deeper, it is inverted by the transistor 10, and the impedance is converted by the transistor 11. As a result, the base bias of the transistor 13 of the output stage 12 is deepened, and the voltage V _CT at the vertical output midpoint decreases. Conversely, when the voltage V _a decreases, the base bias of the transistor 7 becomes shallower, and the voltage V _CT at the vertical output midpoint increases. In other words, the voltage V _CT at the vertical output midpoint is at point A
depends on the value of the voltage V _a . The voltage V _a is
The scanning period T _s is equal to the reference voltage V _s , but the retrace period T _R is zero, so the average DC voltage V _x of the voltage V _a actually becomes like the dashed-dotted line in FIG. . Therefore, the transistor 7 of the differential amplifier 6 ,
8 is disrupted, and the DC level difference appears at the output stage 12 via the differential amplifier 6 and the voltage amplification stage 9 , causing the voltage V _CT at the vertical output midpoint to fluctuate. In order to keep the voltage V _CT constant, level fluctuations in the voltage V _CT may be detected and the voltage V _a may be adjusted in accordance with the detected output. In order to do so, conventionally, a vertical retrace width control circuit (not shown) is provided between the input terminal 2 and point B, and a pulse is applied to the input terminal 2 in accordance with the level fluctuation of the voltage V _CT . The pulse width T _R was controlled and the voltage V _a was adjusted. The situation will be explained using FIG. 3. In FIG. 3, the solid line V _typ and the dotted lines V _H and V _L indicate the output waveforms of the integrating circuit in the vertical retrace width control circuit, and when the voltage V _CT at the vertical output midpoint in FIG. Then, the output waveform of the integrating circuit is the dotted line V _H
The slope becomes large. Conversely, when the voltage V _CT decreases, the slope of the output waveform becomes smaller as indicated by the dotted line V _L. Therefore, a comparator is provided at the latter stage of the integrating circuit, and its threshold level is set as shown in FIG. 3, _VTH . Then, the third
In the case of the dotted line V _L in the figure, the slope of the triangular wave is small, so the timing of crossing the threshold level V _TH is delayed, and the retrace width T _R1 is wider than the retrace width T _R . In addition, in the case of the dotted line V _H in Figure 3, the slope of the triangular wave is large, so the timing of crossing the threshold level V _TH becomes faster, and the retrace width T _R2 is smaller than the retrace width T _R. It gets narrower. Considering the above operation using equation (4), if the retrace period T _R changes, the voltage V _a changes to keep the DC bias at the midpoint of the output stage 12 stable. However, the above-mentioned conventional system necessarily requires the above-mentioned vertical retrace width control circuit because it is a deflection circuit using a vertical oscillation circuit in which a vertical drive pulse of a constant width cannot be obtained. The vertical retrace width control circuit requires an integrating circuit, but the integrating circuit cannot be integrated into an IC.
Must be external to the IC. Therefore, IC
However, this was not desirable as it resulted in an increase in the number of external parts and pins. (c) Purpose of the invention The present invention provides a novel vertical deflection circuit that can maintain a constant DC potential on the output side of a vertical output stage by using a vertical drive pulse with a constant pulse width using a countdown circuit or the like. The purpose is to (d) Structure of the invention The present invention was devised in view of the above-mentioned points, and includes a discharge transistor to which a vertical drive pulse with a constant pulse width is applied, and a deflection sawtooth signal fed back to the collector of the transistor. a differential amplifier comprising a charge/discharge capacitor whose other end is connected to a feedback path, a first transistor whose base is connected to a reference voltage, and a second transistor whose base is connected to one end of the charge/discharge capacitor; An amplification stage connected to the output side of the differential amplifier, a pair of push-pull connected output stage transistors connected to the output side of the amplification stage, and between the output connection midpoint of the output stage transistors and ground. A deflection coil, a coupling capacitor, and a feedback resistor are connected to each other, and a resistor is connected between one end of the charging/discharging capacitor and a midpoint of the transistor output connection of the output stage. (e) Examples The present invention will be explained according to the drawings. FIG. 4 shows a vertical deflection circuit of the present invention, and the same elements as those in FIG. 1 are given the same drawing numbers. 22 indicates a resistor for stabilizing the midpoint. In FIG. 4, a countdown circuit (not shown) is placed in front of the input terminal 2, and a pulse of constant width _TR is input to the base of the input transistor 1. The voltage V _a of the terminal 23 provided as an external terminal connected to the base of the differential amplifier 6 satisfies V _a ≈V _s due to the Miller integration effect as described above. At this time, since R _O4 << R _O3 , the charging current i _cc and discharging current i _dc of the charging/discharging capacitor 3 are expressed by the following equations. i _cc =V _CNT −V _s /R _O1 +V _cc −V _s /R _O2 i _dc =V _s /R _O3Here , since the charging charge and the discharging charge of the charging/discharging capacitor 3 in one cycle T are equal, i _cc・T _s = i _dc・T _R V _CNT −V _s /R _O1 +V _cc −V _s /R _O2 T _s =V _s /R _O3 Since T _R , substitute T _s =T−T _R and get V Find _CNT . V _CNT = R _O1 /R _O3 V _s 1/(T/T _R )-1 + (1+R _O1 /R _O2 )V _s -R _O1 /R _O2 V _cc where R _O1 /R _O3 V _s , (1+R _O1 /R _O2 )V _s −R _O1 /R _O2 V _c
Since _c is a constant, V _CNT is a function of 1/(T/T _R −1), but if T _R is constant, 1/(T/T _R −1) becomes a constant value, and the voltage V _CNT is a constant value. In other words, according to the present invention, the vertical output midpoint and terminal 2
A midpoint stabilizing resistor 22 is provided between the vertical output midpoint and the DC level fluctuation at the vertical output midpoint is fed back to the charge/discharge capacitor 3, so a pulse of a constant width is applied to the base of the input transistor 1. If so,
The DC level at the vertical output midpoint can always be kept at a constant value. (f) Effects of the invention According to the invention, by using a vertical drive pulse with a constant width using a countdown method, etc., the DC bias at the midpoint of the transistor in the output stage can be stabilized, and the deflection current flowing through the deflection coil can be kept constant. Therefore, there is an advantage that vertical synchronization is stabilized.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の垂直偏向回路、第２図はイ乃至
ニは同回路の説明波形図、第３図は第１図に垂直
帰線幅制御回路を設けた場合の説明波形図、第４
図は本考案の垂直偏向回路を示す。 主な図番の説明、１……入力トランジスタ、３
……充放電コンデンサ、６……差動増幅器、９…
…電圧増幅段、１２……出力段、１６……垂直偏
向コイル。 FIG. 1 is a conventional vertical deflection circuit, FIG. 2 is an explanatory waveform diagram of the same circuit, FIG. 3 is an explanatory waveform diagram when a vertical blanking width control circuit is provided in FIG. 1, and FIG.
The figure shows the vertical deflection circuit of the present invention. Explanation of main figure numbers, 1... Input transistor, 3
...Charging/discharging capacitor, 6 ...Differential amplifier, 9 ...
... Voltage amplification stage, 12 ... Output stage, 16 ... Vertical deflection coil.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] パルス幅が一定の垂直駆動パルスが加えられる
放電トランジスタと、該放電トランジスタのコレ
クタが一端に、偏向鋸歯状波信号が帰還される帰
還路に他端が接続された充放電コンデンサと基準
電圧にベースが接続された第１のトランジスタと
前記充放電コンデンサの一端がベースに接続され
た第２のトランジスタからなる差動増幅器と該差
動増幅器の出力側に接続された増幅段と、該増幅
段の出力側に接続された一対のプツシユプル接続
された出力段のトランジスタと、該出力段のトラ
ンジスタの出力接続中点とアース間に接続された
偏向コイル、結合コンデンサ及び帰還抵抗と、前
記充放電コンデンサの一端と前記出力段のトラン
ジスタの出力接続中点との間に接続された抵抗を
具備し、前記出力段のトランジスタの出力接続中
点の直流電位を一定に保つことを特徴とした垂直
偏向回路。 A discharge transistor to which a vertical drive pulse with a constant pulse width is applied, a charge/discharge capacitor whose collector is connected at one end to a feedback path through which a polarized sawtooth signal is fed back, and a reference voltage based to the discharge transistor. a differential amplifier consisting of a first transistor connected to the charge/discharge capacitor and a second transistor connected to the base of the charge/discharge capacitor; an amplification stage connected to the output side of the differential amplifier; A pair of push-pull connected output stage transistors connected to the output side, a deflection coil, a coupling capacitor, and a feedback resistor connected between the output connection midpoint of the output stage transistors and the ground, and the charging/discharging capacitor. A vertical deflection circuit comprising a resistor connected between one end and a midpoint of the output connection of the transistor in the output stage, and maintaining a constant DC potential at the midpoint of the output connection of the transistor in the output stage.