JPS63181436A - 回路装置 - Google Patents
回路装置Info
- Publication number
- JPS63181436A JPS63181436A JP62014709A JP1470987A JPS63181436A JP S63181436 A JPS63181436 A JP S63181436A JP 62014709 A JP62014709 A JP 62014709A JP 1470987 A JP1470987 A JP 1470987A JP S63181436 A JPS63181436 A JP S63181436A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- copper
- areas
- chip
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 239000011889 copper foil Substances 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 229910052802 copper Inorganic materials 0.000 abstract description 7
- 239000010949 copper Substances 0.000 abstract description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 6
- 230000008602 contraction Effects 0.000 abstract description 6
- 229910052709 silver Inorganic materials 0.000 abstract description 6
- 239000004332 silver Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000004593 Epoxy Substances 0.000 abstract description 3
- 239000011159 matrix material Substances 0.000 abstract description 2
- 239000003292 glue Substances 0.000 abstract 1
- 229910000831 Steel Inorganic materials 0.000 description 5
- 239000010959 steel Substances 0.000 description 5
- 239000011888 foil Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、プリント基板上に電気回路を構成する単体部
品（以下、チップと呼ぶ）を載置する回路装置に関する
。
品（以下、チップと呼ぶ）を載置する回路装置に関する
。
従来の技術
従来、樹脂を基板としだ銅張積層板のプリント基板では
、銅箔をエツチングして必要パターンのみ残して電極お
よび回路配線構成を行なっている。ＩＣ等の半導体チッ
プを接着する時、樹脂基板上の銅の電極部に、銀ペース
トの接着剤あるいは、鉛、錫系のはんだで接着していた
。
、銅箔をエツチングして必要パターンのみ残して電極お
よび回路配線構成を行なっている。ＩＣ等の半導体チッ
プを接着する時、樹脂基板上の銅の電極部に、銀ペース
トの接着剤あるいは、鉛、錫系のはんだで接着していた
。
発明が解決しようとする問題点
たとえば、プリント基板上にシリコンチップを接着した
状態では、シリコン、銅電極および樹脂基板の３層構造
になり、３者それぞれ熱膨張係数が異なり、中でも銅が
最も熱膨張係数が大きい。
状態では、シリコン、銅電極および樹脂基板の３層構造
になり、３者それぞれ熱膨張係数が異なり、中でも銅が
最も熱膨張係数が大きい。
シリコンチップ裏面全面に銅の電極が存在すると、シリ
コンチップ接着後にシリコンにそりが生じ、特性面、信
頼性面に問題が生じる。
コンチップ接着後にシリコンにそりが生じ、特性面、信
頼性面に問題が生じる。
また、銅の電極を小さくして、シリコンチップの真中部
分のみ接着しようとすると、熱放散が悪くなると同時・
に、シリコンチップが傾いて接着されたりして、安定し
た接着が得られなかった。
分のみ接着しようとすると、熱放散が悪くなると同時・
に、シリコンチップが傾いて接着されたりして、安定し
た接着が得られなかった。
問題点を解決するための手段
本発明は、基板上の金属電極を複数領域に分割し、その
分割された微小な複数領域にまたがって、単一体のチッ
プを載置できるようにしたものである。
分割された微小な複数領域にまたがって、単一体のチッ
プを載置できるようにしたものである。
作用
金属電極がチップの一面に存在すると、その電極の熱膨
張、収縮の影響がチップ全面に及ぶが、本発明によると
、電極を小さく分割されたことにより、熱膨張、収縮の
影響はチップ面に対して局部的に起り、電極のない部分
は、その影響を受けないため、チップ全面にうける熱膨
張、収縮は少本発明を、第１図の電極パターン平面図、
第２図の断面図を参照して、実施例により説明する。
張、収縮の影響がチップ全面に及ぶが、本発明によると
、電極を小さく分割されたことにより、熱膨張、収縮の
影響はチップ面に対して局部的に起り、電極のない部分
は、その影響を受けないため、チップ全面にうける熱膨
張、収縮は少本発明を、第１図の電極パターン平面図、
第２図の断面図を参照して、実施例により説明する。
１ 、６ ＋ｎ＋ｎ ｔのガラスエポキシ積層板１に３
５μ−の銅箔２を張った鋼張積層板に、８ ｍ Ｘ ８
ｗａのＬＳＩのシリコンチップ３を接着するため、基
板の鋼箔の面積を２ ｍ Ｘ ２ ｍとし、鋼箔と鋼箔
間距離をＩＩｓとして縦３列、横３列のマトリックス状
に８箔２を残して電極とした。この電極の鋼箔２上に、
銀ペースト４をディスペンサーによって、滴下した。こ
の時のディスペンサーの先端のノズルは９点式とし、銅
箔２の上に９か所適量滴下するようにした。その後シリ
コンチップ３をコレットでつかみ、適当量加在して接着
した。しかる後、１５０℃１時間銀ペースト４を硬化し
た。
５μ−の銅箔２を張った鋼張積層板に、８ ｍ Ｘ ８
ｗａのＬＳＩのシリコンチップ３を接着するため、基
板の鋼箔の面積を２ ｍ Ｘ ２ ｍとし、鋼箔と鋼箔
間距離をＩＩｓとして縦３列、横３列のマトリックス状
に８箔２を残して電極とした。この電極の鋼箔２上に、
銀ペースト４をディスペンサーによって、滴下した。こ
の時のディスペンサーの先端のノズルは９点式とし、銅
箔２の上に９か所適量滴下するようにした。その後シリ
コンチップ３をコレットでつかみ、適当量加在して接着
した。しかる後、１５０℃１時間銀ペースト４を硬化し
た。
発明の効果
本発明によれば、チップ面が、銅電極を分割することに
よって、鋼の熱膨張、収縮による歪がうけにくくなり、
したがってチップの熱歪が小さくなる。
よって、鋼の熱膨張、収縮による歪がうけにくくなり、
したがってチップの熱歪が小さくなる。
第１図は本発明実施例の平面図、第２図は同実施例の断
面図である。 １・・・・・・ガラスエポキシ積層板、２・・・・・・
銅箔電極、３・・・・・・チップ、４・・・・・・銀ペ
ースト。
面図である。 １・・・・・・ガラスエポキシ積層板、２・・・・・・
銅箔電極、３・・・・・・チップ、４・・・・・・銀ペ
ースト。
Claims (1)
- プリント基板表面のチップ接着用金属電極を複数領域に
分割したことを特徴とする回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014709A JPS63181436A (ja) | 1987-01-23 | 1987-01-23 | 回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014709A JPS63181436A (ja) | 1987-01-23 | 1987-01-23 | 回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63181436A true JPS63181436A (ja) | 1988-07-26 |
Family
ID=11868689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62014709A Pending JPS63181436A (ja) | 1987-01-23 | 1987-01-23 | 回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63181436A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04297101A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 半導体装置用パッケ−ジ |
| JP2007208276A (ja) * | 2007-03-08 | 2007-08-16 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JP2013065891A (ja) * | 2007-09-06 | 2013-04-11 | Nichia Chem Ind Ltd | 半導体装置 |
| JP2014045156A (ja) * | 2012-08-29 | 2014-03-13 | Hitachi Automotive Systems Ltd | 電子制御装置 |
-
1987
- 1987-01-23 JP JP62014709A patent/JPS63181436A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04297101A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 半導体装置用パッケ−ジ |
| JP2007208276A (ja) * | 2007-03-08 | 2007-08-16 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JP4484891B2 (ja) * | 2007-03-08 | 2010-06-16 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
| JP2013065891A (ja) * | 2007-09-06 | 2013-04-11 | Nichia Chem Ind Ltd | 半導体装置 |
| JP2014045156A (ja) * | 2012-08-29 | 2014-03-13 | Hitachi Automotive Systems Ltd | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
| JPH08186336A (ja) | 回路基板、駆動回路モジュール及びそれを用いた液晶表示装置並びにそれらの製造方法 | |
| JPH05500733A (ja) | 印刷配線板複合構造体 | |
| JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| JPH0452623B2 (ja) | ||
| JPS63181436A (ja) | 回路装置 | |
| JP3601455B2 (ja) | 液晶表示装置 | |
| WO2022065395A1 (ja) | 電子部品モジュール、および、電子部品モジュールの製造方法 | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JPH02222598A (ja) | 半導体装置モジュール | |
| JPH0574943B2 (ja) | ||
| JP2022164201A (ja) | 多層配線基板 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2002094241A (ja) | ビルドアッププリント配線板 | |
| JPS62195137A (ja) | 半導体装置 | |
| Small | Tape Automated Bonding and its Impact on the PWB | |
| JP2004303885A (ja) | 実装基板および電子デバイス | |
| JP3608514B2 (ja) | 半導体素子の実装構造及び電子装置 | |
| JPH0356069Y2 (ja) | ||
| KR950002210B1 (ko) | 반도체 칩 실장 방법 | |
| JPH11176876A (ja) | 半導体装置 | |
| JPH01236688A (ja) | 混成回路板 | |
| JPH07170050A (ja) | 半導体装置 |