JPS63177586A - 回路板 - Google Patents

回路板

Info

Publication number
JPS63177586A
JPS63177586A JP62009542A JP954287A JPS63177586A JP S63177586 A JPS63177586 A JP S63177586A JP 62009542 A JP62009542 A JP 62009542A JP 954287 A JP954287 A JP 954287A JP S63177586 A JPS63177586 A JP S63177586A
Authority
JP
Japan
Prior art keywords
hole
circuit
circuit board
circuits
conductive connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62009542A
Other languages
English (en)
Other versions
JPH0724334B2 (ja
Inventor
川本 峰雄
捷夫 菅原
敢次 村上
昭雄 高橋
奈良原 俊和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62009542A priority Critical patent/JPH0724334B2/ja
Publication of JPS63177586A publication Critical patent/JPS63177586A/ja
Publication of JPH0724334B2 publication Critical patent/JPH0724334B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種電子機器に用いられるプリント配線板、モ
ジュール配線板、セラミック配線板など回路板の表裏回
路間、内層回路間、又は表裏回路と内層回路との間の導
通接続をする導通接続孔の構造に関するものである。
〔従来の技術〕
従来、上記のような各種回路板の表裏回路間の接続、内
層回路間の接続、表裏回路と内層回路との間の接続はプ
レス、ドリル、プラズマ、光(例えばレーザー)等で回
路板にスルーホール(孔)をあけ、この孔内壁に化学メ
ッキ、又は化学メッキと電気メッキを併用して達成して
いた。また、これらメッキを行った後、異種金属の半田
などを充填したものもある。また、スルーホールにメッ
キを行なわず、スルーホールに導体線などを挿入してそ
の両端を回路に半田で固定するもの、ハトメピンを差し
込むもの、導電性ペーストやペレットを充填するもの(
特開昭6l−100999)がある。
従来の各種の導通接続孔の断面を示したのが第4図の囚
〜fGlである。第4図の^及びの)は、表裏回路2の
導通接続孔(スルーホール)3の孔内壁にのみメッキ膜
を形成したものを示す。これらはの)の内層回路同志の
接続孔が樹脂で埋っていることを除き、表裏回路間の、
及び表裏回路と内層回路間の導通接続孔が空洞釦なって
いるのが特徴である。
(C)はメッキで導通化した孔に、更に異種金属の半田
や導電性ペーストを充填したものを示す。の)は孔内壁
にメッキを行なわず、各々ハトメビンを挿入したもの、
■は孔に導体線を挿入してその両端を半田で表裏回路に
固定したもの、■は導電性ペースト又はペレットを孔に
挿入したものを示す0(Qは孔内壁にメッキ膜を形成し
た後、導電性ペースト又はペレットを挿入したものを示
す。
第5図は従来の導通接続孔を有する回路板に電子部品を
搭載する状態を示した図である。第5図囚は導通接続孔
より部品固定用のランドを引き出し、その上に部品4の
接続バンプ5を固定した状態を示す。第5図の)は導電
性ペレット上に部品4の接続バング5を固定した状態を
示す。
〔発明が解決しようとすら問題点〕
近年、回路板は高密反部品実装のため、微細回路化が進
み、且つその配線密式の向上が行なわれている。具体的
には回路@/間隔が0.1 / 0.1 tax〜0.
06 / 0.06 mまで高められている。このため
表裏回路間、内層回路間、又は表裏回路と内層回路間と
の導通接続孔もφ0.3〜0.1mまで実用化され、一
部には≠0.1H以下の導通接続孔が試作されている。
このような高密度微細回路の回路板に於て、前述した構
造の従来の導通接続孔では以下のように種々の問題が発
生する。
孔内壁にのみメッキを形成するものでは、部品搭載時の
熱によって、メッキ膜にクラックが発生しやすい。半田
などをスルーホールに充填したものは、この半田充填時
の熱によってメッキ膜にクラックが発生しやすい。これ
は、メッキ膜を孔内壁にのみ形成している(孔内が空洞
である)、ため、信頼性に乏しいことを意味している。
従って、部品を直接、札止に固定できず、部品固定用の
回路(−)ンド)を孔から引き出す必要があった。この
ため、回路を微細化しても、ランドを設けることによっ
て、その微細回路の配線密度を向上させることができな
い問題があった。この問題は、孔内壁にメッキを行なわ
ないで、導体線を挿入してその両端を半田で固定するも
の、ハトメビンを差し込むものでも同様である。特に上
記の導体線を挿入して半田で固定するもの、ハトメビン
を差し込むものでは、内層回路と該導体線又はハトメビ
ンとの接続が良好でないという問題もある。
一方、特開昭61−100999号のように、孔内壁の
メッキ膜の有無にかかわらず導電性ペレットを充填する
方法は、部品を該札止に直接固定できるため、高密度部
品実装が可能となるが、しかし、この導電性ペレットが
金属と樹脂とからなり、ポンチ、プレス等で孔に挿入す
るものであるため、該孔が−0,1m以下では十分に充
填されないので、孔径が≠0.3 tm以上を必要とし
、従って実質的に微細回路の配線密度を向上させる上で
障害となっていた。
本発明は上記従来の問題を解決し、配線密度の向上およ
び高密度部品実装を可能にすることを目的とする。
〔問題点を解決するための手段〕
上記目的は、回路板の表裏回路間、内層回路間又は表裏
回路と内層回路との間の導通接続孔全体が、これら回路
の金属と一体の且つこれら回路の金属と同一の金属で完
全に充填されていることによって達成される。
〔実施例〕
本発明の実施形態の一例を第1図、第2図および第3図
をもって説明する。第1図の囚は両面回路板の場合、(
6)は多層回路板の場合の断面図である。第2図の囚〜
(6)は孔部分の回路の平面図である。第1図の囚及び
(2)は、絶縁板10両面及び内層に回路2が配線され
、導通接続孔3が回路と一体の且つ同一金属で充填され
ている状態を示す。
第2図の囚及び(6)は導通接続孔3の部分にランドが
ない実施例を示し、これは孔と孔との間隔を狭めること
ができ、高密度微細回路を形成できる例である。特に導
通接続孔が160.1 tea以下の場合、回路幅と間
隔とを各々0.1 m幅以下で配線することができる。
第2図(0〜@は従来のように、導通接続孔にランドを
設けた実施例を示す。本発明では、第1図及び第2図に
示すように、導通接続孔を回路と一体の且つ同一金属で
充填することによって、第3図に示すように、部品4の
接続バンプ5を直接、該札止に固定することができ、微
細回路の配線密度の向上と、高密度部品実装の両立が達
成できる。
本発明において、導通接続孔を回路と同一金属で完全に
充填する方法としては、化学メッキ法、化学メッキと電
気メッキとの併用法、熱溶解法、プラズマ法、スパッタ
法など、多くの公知の方法が適用できる。これらは、使
用する絶縁板の種類、回路及び導通接続孔の充填金属の
種類及び孔の寸法によって選択される。これらの方法の
うち、孔を充填する技術面、作業面の容易性、量産性(
歩留シ、コスト)等の産業上の利用価値の面からは化学
メッキ法、化学メッキと電気メッキの併用法、熱溶融法
の王者が好ましい。以下、この王者について概要説明す
る。
化学メッキ法は、各種絶縁板又は銅等の金属箔を張った
絶縁板に穴をあけた後、化学メッキ反応の触媒となる金
属(Pd、 Au、 Cu、 Ni等)を表面及び孔内
壁に付着させ、次にCu、Ni等の化学メッキを行う方
法である。回路形成は、全表面に化学メッキをした後、
その上にフォトレジストを形成し、次に写真法によって
回路パターンを描画し、回路以外の7オトレジストを除
去し、更に露出した化学メッキ膜及び金属箔をエツチン
グ除去し、最後に回路上の7オトレジストを除いて、完
成する。別の回路形成法としては、初めに回路形成部以
外のところへメツキレシストを形成し、回路形成部分へ
化学メッキを行って回路を形成するフルアディティブ法
を適用することもできる。即ち、化学メッキ法は回路及
び導通接続孔を化学メッキ膜だけで形成するものである
化学メッキと、パ電気メッキの併用法は、初めに前述の
化学メッキを薄くつげ、次に化学メッキと同一金属の電
気メッキで厚く形成する方法である。
回路形成法としては、電気メツキ終了後に、フォトレジ
ストを形成し、前述の化学メッキ法と同様にエツチング
で回路を形成する方法と、化学メッキの後に回路形成部
以外に7オトレジストを形成し、孔内壁と回路を電気メ
ッキで厚くシ、その後フォトレジストを除去して露出し
た化学メッキ膜及び下地金属箔をエツチング除去する方
法を挙げることができる。
熱溶解法は金属箔を張った各種セラεツク板を用い、孔
をあけた後、金属箔と同一金属のボールを札止に設置し
、金属の溶融温度以上に高められた電気炉にて金属箔及
び金属ボールを溶解して孔内を充填すると同時に一体化
せしめ、次にエツチングで回路以外の金属を除去して回
路を形成する方法である。この方法で使用する金属ボー
ルは孔の体積以上のものを用いることは勿論である。金
属箔は孔をあけた後、メッキで形成しても良い。
絶縁板としては、紙、ガラスクロス、アラミド繊維など
にフェノール、エポキシ、ポリイミドなどの有機樹脂を
含浸して積層接着したもの、各種セラミック材、金属板
を有機樹脂で包んだもの、更に、これら各種絶縁基板同
志を接合したものなどが挙げられ、本発明はそのいずれ
に限定されるものではない。一方、絶縁板に孔をあける
方法は、プレス、ドリル、プラズマ、溶融法、レーザー
、化学処理など公知の方法を、絶縁板の種類と目的とす
る孔径に応じて適用できる。更に、上面よりみた孔の形
状は円、円の変形、多角形及びこれらの変形であっても
良い。一方、孔の断面形状は、立方体、三角すい、つつ
み状、たいこ状などであっても良い。
回路を形成する金属及び導通接続孔を充填する金属とし
ては銅、ニッケル、金、銀、白金、スズ、鉛、3 ハル
ト、タングステン、モリブデン、ニオブ、パラジウム、
笈びこれらの合金が挙げられ、本発明はこれらのいずれ
に限定されるものではない0 以下、本発明を実施例を具体的に説明する。
実施例1 両面に約9μm厚の銅箔を有する全体厚約1.0鱈の絶
縁板(ガラスクロス基材K、エポキシ樹脂を含浸して積
層接着したもの)に、≠0.1■のドリルで孔を形成し
た。次に、過硫酸アンモニウム水溶液で銅箔表面を清浄
化し、その後、水洗した。
次に15チ塩酸水溶液で処理した後、パラジウムコロイ
ド触媒液に浸漬し、銅箔表面及び孔内壁にパラジウムを
付与した。水洗した後、3.6チ塩酸でパラジウムを活
性化し、水洗を行った。次に1下記組成の化学鋼メッキ
液を用い、消費成分の鋼、ホルマリン、水酸化ナトリウ
ムを補給しつつ、超音波攪拌をして発生する水素を抜き
ながら70℃で約20hメツキした。
化学鋼メッキ液組成 硫酸銅         10り/l エチレンジアミン四酢酸 35 f/137チホルマリ
ン     3td/を水酸化ナトリウム    pH
12,8(20℃)量り一ε′ジピリジル    35
m1/1ポリエチレングリコール (分子量600)2
0ゴ/を 次に水洗して乾燥した後、耐エツチング用ドライフィル
ムレジストを両面にラミネートし、0.06鵡幅の回路
及び0.08 tagの間隔を有するフィルムを密着さ
せ、高圧水銀灯で回路を焼付けした。その後、現像し、
更に、塩化鉄エツチング液で回路以外の銅を除去した。
次に回路上の耐エツチング用ドライフィルムレジストを
除去して、高密度回路板を得た。
この回路板を上面上シ観察した結果、第2図の囚に示す
ように、≠0.1霧の導通接続孔が完全にふさがれた0
、06篩幅の回路が、0.08m幅の間隔をおいて完全
に形成されていた。次に、この回路板の導通接続孔部分
を切断し、断面よシ観察し九結果、導通接続孔全体が完
全に銅で充填された状態になっていた。
実施例2 両面に約18μm厚の銅箔を有する全体厚約0.14−
の絶縁板(ガラスクロス基材にポリイミド樹脂を含浸し
て積層接着したもの)を用い、エキシマレーザ−(波長
308 nm、 パルス出力400mJ、発振時間3Q
nS)で約φ0.05 wmの孔を形成した。以下、実
施例1と同様にして高密度回路板を得た。但し、回路幅
/間隔はO,OS 10、05 tmとした。また、化
学鋼メッキ時間は11hとした。
この回路板を上面から観察した結果、第2図の■に示す
ように、導通接続孔が完全にふさがれた0、 05 w
m幅の回路が0.05−の間隔で形成されていた。次に
、この回路板の導通接続孔部分を切断し、断面よυ観察
した結果、導通接続孔全体が完全に銅で充填された状態
になっていた。
実施例3 実施例2に用いた絶縁板を用い、−0,1mのドリルで
孔を形成した。以下、実施例1と同様にして、表面及び
孔内壁に化学メッキ反応の触媒となるパラジウムを付着
させた。次に前記組成の化学銅メッキ液を用い、表面及
び孔内壁に約1.6μmのメッキ膜を形成した。次に、
水洗した後、5チH,So、で洗浄した後、再び水洗し
た。次に、硫酸銅電気鋼メッキ液(荏原コージライト製
、Cu−BRITE  TH液)を用い、液温30℃、
電流密度λ5A/dm’、空気攪拌と超音波攪拌の併用
で3hめつきを行った。次に、水洗、乾燥した後、実施
例1と同様に、耐エツチング用ドライフィルムレジスト
のラミネート、回路の焼付け、現像、エツチング、耐エ
ツチング用ドライフィルムレジストの除去を行い、高密
度回路板を得た。
この回路板を上面よシ観察した結果、第2図の(A)I
c示すように、−〇、 1 tmの導通接続孔が完全に
ふさがれた0、06−幅の回路が、0.08m幅の間隔
をおいて形成されていた。次に、この回路板の導通接続
孔部分を切断し、断面よシ観察した結果、導通接続孔全
体が完全に銅で充填された状態になっていた。
実施例4 厚さ0.75−のベリリアセラミックス(米国プラッシ
ュ・フェルマン社製)KCOsレーザで≠〇、 06 
va、の孔をあけた。次に表面及び孔内壁に化学メッキ
反応の触媒となるPdを付着させ、実施例1と同じ化学
銅メッキにて5hめっきして、厚さ約15μmのメッキ
膜を孔内壁及び表面に析出させた。この状態では孔内は
充填されていないため、体積約4−の銅ボールを札止部
に乗せ、1100℃の電気炉中で約20分間放置してと
シ出した。その結果、銅メッキ膜と銅ボールが溶解して
孔がふさがれた銅張シ状態のセラミック板を得た。この
銅表面を研磨して平担化した後、5tsH,So、で洗
浄し、更に水洗した後で乾燥した。次に耐エツチング用
のドライフィルムレジストをラミネートした。以下、実
施例1と同様にして高密度回路板を得た。
この回路板を上面より観察した結果、第2図のa3)に
示すように、導通接続孔が完全にふさがれた0、 05
 wg幅の回路がQ、05mの間隔で形成されていた。
次に、この導通接続孔部分を切断し、断面よシ観察した
結果、導通接続孔が完全に銅で充填された状態になって
いた。
本発明の回路板によれば、導通接続孔が回路と一体の同
一金属で充填された構造となっているため、従来のよう
に孔内壁にのみ回路と同一金属で導通化した孔と比較す
ると、スルーホール信頼性が一段と向上する効果をもた
らす。これは、従来法では孔内壁にのみ金属が形成され
て孔食体は空洞になっているのに対し、本発明は金属で
完全に充填されていることの違いKよるものである。こ
の導通接続孔の信頼性を確めるために熱衝撃試験を行な
った結果を第1表に示す。第1表では本発明の実施例1
および2で作成した回路板を比較品と対比した。比較品
は第4図囚に示した従来法の回路板で、これは実施例1
と同じ方法で作成したが、但し、メッキ時間を12hと
し、孔内壁のメッキ膜厚を3011mとしたものである
熱衝撃試験■では、試料を一65℃に2h保ち次に急に
+125℃にして2h保つことを1サイクルとした。熱
衝撃試験■では、288℃の半田に10秒浸けて室温に
冷すことを1回とした。第1表中のデータは分母が観察
スルーホール数で、分子はクラック発生スルーホール数
である。本発明の回路板のスルホール信頼性が優れてい
ることがわかる。
〔発明の効果〕
本発明によれば、導通接続孔を回路と一体の且つ回路と
同一の金属で完全に充填することによシ、部品固定用の
ランドを引き出す必要なしに該導通孔上に直接部品を固
定でき、また該導通孔が導電性ペーストやペレットで充
填されているものではないため、≠0.1 mg以下の
小径孔も可能であシ、孔と孔との間隔が一層狭められる
。従って微細回路の高密度化及び高密反部品実装の両方
が可能となる。
【図面の簡単な説明】
第1図(2)、(3)は本発明の実施例になる回路板の
導通接続孔部分の断面図、第2図囚〜■は本発明実施例
の回路板の導通接続孔部分の回路の平面図、第3図は本
発明実施例の回路板の部品搭載例を示す断面図、第4図
囚〜(ωは従来の回路板の導通接続孔の断面図、第5図
囚、 IB)は従来の回路板の部品搭載例を示す断面図
である。 1・・・絶縁板     2・・・回路3・・・導通接
続孔   4・・・部品の一部5・・・接続バンプ。 第1図 第2図 (A)  (8)   (C)  (D)  (E)第
3図

Claims (1)

    【特許請求の範囲】
  1. 1 表裏回路間、内層回路間、又は表裏回路と内層回路
    との間の導通接続孔の全体が、これら回路の金属と一体
    で且つそれと同一の金属で完全に充填されていることを
    特徴とする回路板。
JP62009542A 1987-01-19 1987-01-19 回路板 Expired - Lifetime JPH0724334B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62009542A JPH0724334B2 (ja) 1987-01-19 1987-01-19 回路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62009542A JPH0724334B2 (ja) 1987-01-19 1987-01-19 回路板

Publications (2)

Publication Number Publication Date
JPS63177586A true JPS63177586A (ja) 1988-07-21
JPH0724334B2 JPH0724334B2 (ja) 1995-03-15

Family

ID=11723157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62009542A Expired - Lifetime JPH0724334B2 (ja) 1987-01-19 1987-01-19 回路板

Country Status (1)

Country Link
JP (1) JPH0724334B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133988A (ja) * 1988-11-15 1990-05-23 Shindo Denshi Kogyo Kk 両面プラスチックフィルム回路基板のスルーホール形成方法
JPH04188689A (ja) * 1990-11-19 1992-07-07 Toshiba Corp プリント配線板
JPH04209555A (ja) * 1989-12-21 1992-07-30 Bull Sa 電子ボードの多層ネットワークの金属層を相互接続する方法
JPH07501910A (ja) * 1992-09-24 1995-02-23 ヒューズ・エアクラフト・カンパニー 強磁性バイアを内部に有する多層の三次元構造
US6761814B2 (en) 2001-12-20 2004-07-13 Shipley Company, L.L.C. Via filling method
JP2012080002A (ja) * 2010-10-05 2012-04-19 Kiyokawa Mekki Kogyo Kk 配線用基板の製造方法
CN108713351A (zh) * 2016-03-11 2018-10-26 本田技研工业株式会社 电子电路基板及超声波接合方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50111576A (ja) * 1974-02-15 1975-09-02
JPS5586198A (en) * 1978-12-23 1980-06-28 Sony Corp Circuit board and method of fabricating same
JPS5883172U (ja) * 1981-11-30 1983-06-06 京セラ株式会社 多層配線基板
JPS5899856U (ja) * 1981-12-28 1983-07-07 松下電工株式会社 電気回路基板
JPS6076068U (ja) * 1983-10-31 1985-05-28 ヤマハ株式会社 プリント配線基板
JPS6122693A (ja) * 1984-07-10 1986-01-31 日本電気株式会社 多層配線基板およびその製造方法
JPS6270467U (ja) * 1985-10-23 1987-05-02

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50111576A (ja) * 1974-02-15 1975-09-02
JPS5586198A (en) * 1978-12-23 1980-06-28 Sony Corp Circuit board and method of fabricating same
JPS5883172U (ja) * 1981-11-30 1983-06-06 京セラ株式会社 多層配線基板
JPS5899856U (ja) * 1981-12-28 1983-07-07 松下電工株式会社 電気回路基板
JPS6076068U (ja) * 1983-10-31 1985-05-28 ヤマハ株式会社 プリント配線基板
JPS6122693A (ja) * 1984-07-10 1986-01-31 日本電気株式会社 多層配線基板およびその製造方法
JPS6270467U (ja) * 1985-10-23 1987-05-02

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133988A (ja) * 1988-11-15 1990-05-23 Shindo Denshi Kogyo Kk 両面プラスチックフィルム回路基板のスルーホール形成方法
JPH04209555A (ja) * 1989-12-21 1992-07-30 Bull Sa 電子ボードの多層ネットワークの金属層を相互接続する方法
JPH04188689A (ja) * 1990-11-19 1992-07-07 Toshiba Corp プリント配線板
JPH07501910A (ja) * 1992-09-24 1995-02-23 ヒューズ・エアクラフト・カンパニー 強磁性バイアを内部に有する多層の三次元構造
US6761814B2 (en) 2001-12-20 2004-07-13 Shipley Company, L.L.C. Via filling method
JP2012080002A (ja) * 2010-10-05 2012-04-19 Kiyokawa Mekki Kogyo Kk 配線用基板の製造方法
CN108713351A (zh) * 2016-03-11 2018-10-26 本田技研工业株式会社 电子电路基板及超声波接合方法
JPWO2017154643A1 (ja) * 2016-03-11 2018-11-29 本田技研工業株式会社 電子回路基板および超音波接合方法

Also Published As

Publication number Publication date
JPH0724334B2 (ja) 1995-03-15

Similar Documents

Publication Publication Date Title
KR101050697B1 (ko) 다층 프린트 배선판
US8800143B2 (en) Multilayer printed wiring board and manufacturing method thereof
KR100971104B1 (ko) 반도체 탑재용 기판
US9480156B2 (en) Method for manufacturing printed wiring board
JP2006278774A (ja) 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JPWO2007129545A1 (ja) 耐熱性基板内蔵回路配線板
JP2006339609A (ja) 配線基板およびその製造方法
US7402760B2 (en) Multi-layer printed wiring board and manufacturing method thereof
JP2012129369A (ja) 配線基板
JPS63177586A (ja) 回路板
JP2010206170A (ja) プリント配線板
JP3608559B2 (ja) 素子内蔵基板の製造方法
JP2001339006A (ja) 多層プリント配線板
JP4464790B2 (ja) 配線基板の製造方法
TWI299971B (en) Process for manufacturing a wiring substrate
JP3329699B2 (ja) 多層配線板およびその製造方法
JPS63260198A (ja) 多層回路板の製造方法
JPH05325669A (ja) 異方導電フィルムの製造方法
JP2004214703A (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JPH05144819A (ja) バンプ形成法
JPH10284843A (ja) 多層回路基板及びその製造方法
JP2003168866A (ja) 配線基板およびその製造方法ならびに電子装置
JPH1197813A (ja) プリント配線板及びプリント配線板の製造方法
JPH06139825A (ja) 異方性導電シート及びその製造方法