JPS6316721A - 雑音除去装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 適応差分予測器の入力信号或いは差分信号を、入力信号
の雑音区間に於いて擬似信号に切替えることにより、そ
の雑音区間を補間して出力するものであり、雑音を除去
して、その雑音の代わりに雑音区間直前の入力信号に近
似した信号を出力できるものである。

〔産業上の利用分野〕

本発明は、入力信号に雑音区間が含まれている時に、そ
の雑音区間を除去して補間する雑音除去装置に関するも
のである。

無線通信システムに於いて、マルチパス・フェージング
により信号対雑音比が劣化することが多く、このように
信号対雑音比が劣化した雑音区間を検出し、その雑音区
間を除去することにより、音声信号の品質低下を防止す
ることが採用されている。この場合、単に雑音区間を除
去するだけでなく、その前後の音声信号に不自然さを与
えないように補間することが要望されている。

（従来の技術〕 無線通信システムに於ける受信装置は、例えば、第７図
に示すように、アンテナ７１と、高周波増幅及び周波数
変換等を行う高周波部７２と、中間周波信号を増幅する
中間周波部７３と、検波。

増幅等によりスピーカを駆動して受信音声信号を再生す
る低周波部７４と、マルチパス・フェージング等による
受信信号の悪化を検出して、雑音区間と判断する雑音区
間検出部７５とから構成され、この雑音区間検出部７５
によって制御され、強制的に受信信号を遮断するスイ・
ノチ部７６が低周波部４２に設けられている。従って、
受信信号が異常に悪化する雑音区間は、強制的に断とな
り、低周波部７４からは雑音が再生出力されないことに
なる。

このように、雑音区間を遮断するだけでは、音声信号が
瞬断されることになり、スピーカ等から再生出力される
音声品質が低下する。

そこで、雑音区間を補間する為に、雑音区間の信号を低
域フィルタを通す構成が知られている。

この場合、低域フィルタの遮断周波数が問題となる。

又雑音区間の直前の音声信号を蓄積しておき、雑音区間
ではその蓄積信号を繰り返し出力させる構成が提案され
ている。

〔発明が解決しようとする問題点〕 前述のように、雑音区間を単に遮断するだけの構成に於
いては、再生された音声信号に不自然さが生じる欠点が
ある。これに対して、雑音区間を何らかの手段で補間す
ることにより、再生音声信号の不自然さを緩和すること
ができる。その場合に、前述の従来の低域フィルタを用
いる構成は、音声信号の高域成分が抑圧される為に、再
生音声信号の品質が低下する欠点がある。

又雑音区間の直前の音声信号を蓄積する構成に於いては
、メモリ容量が大きくなり、常時音声信号の書込みを行
うことから、構成並びに制御が複雑となる欠点がある。

本発明は、比較的簡単な構成で雑音を除去すると共に、
その雑音区間を補間し、雑音除去による不自然さをなく
すことを目的とするものである。

〔問題点を解決するための手段〕

本発明の雑音除去装置は、適応差分予測器を用いるもの
であり、第１図を参照して説明する。

適応差分予測器１と、入力信号又は差分信号を擬似信号
に切替える手段２とを有するものであり、適応差分予測
器１は、入力端子３に接続された加算器５と、出力端子
４に接続された加算器６と、予測値を出力する加算器７
と、零個の伝達関数部（Ｈｚ）８と、極側の伝達関数部
（Ｈｐ）９と、予測係数更新回路ｌＯとから構成され、
予測係数更新回路１０によって伝達関数部８．９が制御
される。又手段２は、擬似信号出力部１１とスイッチ部
１２とからなり、雑音区間に於いて、擬似信号出力部１
１からの擬似信号がスイッチ部１２を介して差分信号又
は入力信号として加えられ、出力端子４から雑音区間を
補間した信号が出力される。

〔作用〕

正常時は、入力端子３からの入力信号と、加算器７から
の予測信号とが加算器５に加えられ、それらの差の信号
が出力され、その差分信号と予測信号とが加算器６に加
えられて加算され、入力信号に対応した出力信号が出力
端子４から導出される。又差分信号により予測係数更新
回路１０が動作され、その予測係数更新回路１０によっ
て伝達関数部８，９が制御されて、入力信号に対する等
化が行われる。

雑音区間に於いては、入力端子３からの入力信号′が断
となり、擬似信号出力部１１からの擬似差分信号、イン
パルス信号、白色ノイズ信号、保管差分信号等の擬似信
号を、スイッチ部１２を介して差分信号として加えるか
、又は擬似入力信号をスイッチ部１２を介して入力端子
３に加えるものであり、雑音区間直前の入力信号に近位
した信号を出力端子４から出力して、雑音区間を補間す
ることができる。

〔実施例〕

第２図は本発明の一実施例のブロック図であり、２１は
零個の伝達関数部（Ｈｚ）、２２は極側の伝達関数部（
Ｈｐ）、２３は予測係数更新回路、２４〜２７は加算器
、２８．２９は可変利得増幅器、３０は入力信号遮断部
、３１は各部を制御する制御部、３２は擬似差分信号発
生器である。

この実施例は、雑音区間に於いて、適応差分予測器の差
分信号として、擬似差分信号発生器３２からの擬似差分
信号を用いるものである。

正常時には、入力信号遮断部３０は制御部３工によって
オン状態に制御され、入力信号ａは加算器２６に加えら
れる。この時、制御部３１により可変利得増幅器２８の
利得は１、可変利得増幅器２９の利得は０に制御される
。従って、入力信号ａと予測信号すとが加算器２６に加
えられ、それらの減算結果の差分信号Ｃが加算器２６か
ら出力され、又この差分信号Ｃは可変利得増幅器２８と
加算器２７とを介して、伝達関数部２１．予測係数更新
回路２３及び加算器２５に加えられる。

加算器２５は差分信号Ｃと予測信号すとの加算を行って
、入力信号ａに対応した出力信号ｄを送出する。この出
力信号ｄは伝達関数部２２に加えられる。伝達関数部２
１．２２の出力信号は加算器２４により加算されて、予
測信号すとなる。

雑音区間は、例えば、第７図に於ける雑音区間検出部７
５によって検出され、その検出信号ｆが制御部３１に加
えられる。この検出信号ｆによって制御部３１は入力信
号遮断部３０をオフ状態に制御し、可変利得増幅器２８
の利得を順次１から０に制御し、反対に可変利得増幅器
２９の利得を順次Ｏから１に制御する。それによって、
加算器２６からの差分信号Ｃと擬似差分信号発生器３２
からの擬似差分信号ｅとは、徐々に切替えられることに
なる。反対に雑音区間から通常の信号区間に移行する場
合は、可変利得増幅器２８の利得は順次Ｏから１に、又
可変利得増幅器２９の利得は順次１からＯに制御されて
、急激な切替えがないようにする。又雑音区間に於いて
は、制御部３１によって予測係数更新回路２３の動作停
止或いは更新速度を遅くするように制御する。

従って、雑音区間に於いては、入力信号を遮断する直前
の状態に近似した擬似差分信号が、適応差分予測器の差
分信号として加えられるので、雑音区間の直前の入力信
号に相当する出力信号ｄが加算器２５から出力されるこ
とになる。

第３図は適応差分予測器のブロック図であり、６次の零
点と、３次の極とを有する場合を示すものである。４１
は零個の伝達関数部、４２は極側の伝達関数部、４３〜
４５は加算器、４６は予測係数更新回路、４７．４８は
加算器、４９〜５７は遅延素子（Ｚ−’）　、５８〜６
６は係数器であり、入力信号Ｘと予測信号Ｘ°とが加算
器４３に加えられ、（ｘ−Ｘ’）＝Ｅ（ｎ）の差分信号
Ｅ　（ｎ）が出力される。この差分信号Ｅ　（ｎ）は、
伝達関数部４１の遅延素子４９〜５４により順次遅延さ
れて係数器５８〜６３に加えられると共に、それぞれの
遅延信号は予測係数更新回路４６に加えられる。又加算
器４３からの差分信号Ｅ　（ｎｌは、予測係数更新回路
４６と加算器４４とに加えられる。

この加算器４４により差分信号Ｅ　ｆｎ）と予測信号Ｘ
′との加算が行われ、Ｅ（ｎ）＋　ｘ　’　＝　５（ｎ
）の出力信号が得られる。この出力信号Ｓ　（ｎ）は、
伝達関数部４２の遅延素子５５〜５７により順次遅延さ
れて係数器６４〜６６に加えられると共に、予測係数更
新回路４６に加えられる。

予測係数更新回路４６は、伝達関数部４１の係数器５８
〜６３の制御と、伝達関数部４２の係数部６４〜６６の
制御とをそれぞれ行うものであり、差分信号Ｅ　（ｎ）
と遅延素子４９〜５４による遅延信号との相関関係を判
定して、係数器５８〜６３をそれぞれ制御し、又遅延素
子５５〜５７による出力信号Ｓ　（ｎ）の遅延信号と差
分信号Ｅ（ｎ）との相関関係を判定して、係数器６４〜
６６をそれぞれ制御するものである。

係数器５８〜６３の出力信号は加算器４７により加算さ
れ、又係数器６４〜６６の出力信号は加算器４８により
加算され、それぞれの加算出力信号は加算器４５に加え
られ、その加算出力が予測信号Ｘ′となる。

適応差分予測器に於いては、入力信号Ｘに完全に等化さ
れた状態の時に、入力信号Ｘと予測信号Ｘ°との差分Ｅ
　（ｎｌは、冗長性がなくなり、無相関となる。即ち、
白色雑音となる。従って、入力信号Ｘに等化されている
状態に於いて、入力信号Ｘを遮断し、白色雑音を差分信
号Ｅ　（ｎｌとして加えることにより、人力信号Ｘに相
当する出力信号ｓ　＜ｎ）を加算器４４から出力するこ
とができる。

このような点を利用して、第２図に於ける擬似差分信号
発生器３２を、白色雑音発生器とし、雑音区間を補間す
ることもできる。

第４図は本発明の他の実施例のブロック図であり、第２
図と同一符号は同一部分を示し、３３はピッチ周期検出
器、３４はインパルス発生器である。この実施例は、入
力信号ａのピンチ周期をピッチ周期検出器３３で検出し
、そのピッチ周期に対応した周期でインパルス発生器３
４からインパルスｇを発生させるものである。そして、
雑音区間に於いて、可変利得増幅器２９を介してインパ
ルス発生器３４からのインパルスｇを、適応差分予測器
の差分信号の代わりに、加算器２７を介して加えるもの
である。

適応差分予測器は、入力信号に等化した時に、差分信号
が前述のように白色雑音となるが、音声信号のピッチ周
期に相当するインパルスｇを差分信号として用いること
により、雑音区間直前の音声信号に近似した出力信号ｄ
を形成することが可能となり、雑音区間を自然な状態と
なるように補間することができる。

第５図は本発明の更に他の実施例のブロック図であり、
３５は差分信号蓄積部、３６は増幅器であって、他の第
２図と同一符号は同一部分を示す、この実施例は、正常
時に、加算器２６の出力の差分信号Ｃを、可変利得増幅
器２日、加算器２７及び増幅器３６を介して差分信号蓄
積部３５に順次所定容量分を蓄積する。雑音区間では、
入力信号ａが遮断され、差分信号蓄積部３５に蓄積され
ている差分信号りが読出される。又可変利得増幅器２９
の利得が可変利得増幅器２８の利得と反対にＯから１に
制御され、蓄積されていた差分信号りが加算器２７に加
えられ、可変利得増幅器２８を介して加えられていた差
分信号Ｃの代わりに加算器２５や伝達関数部２１に加え
られる。従って、加算器２５から雑音区間直前の入力信
号に相当する出力信号ｄが得られる。

第６図は本発明の更に他の実施例のブロック図であり、
３７は擬似原信号発生器であって、他の第２図と同一符
号は同一部分を示す。適応差分予測器が人力信号ａに等
化されることによって、適応差分予測器自身が、入力信
号ａの周波数成分を保有することになり、従って、雑音
区間に、入力信号ａを遮断し、擬似原信号発生器３７か
ら擬似信号ｉを入力信号ａの代わりに加算器２７を介し
て加える。この擬似信号ｉが入力信号ａに充分近似され
たものでなくても、適応差分予測器を擬似信号ｉが通過
することにより、元の人力信号ａの周波数成分を抽出し
た出力信号ｄが加算器２５から出力されることになる。

擬似原信号発生器３７として、出力信号ｄを蓄積してお
き、雑音区間に於いて、入力信号ａの代わりに、蓄積さ
れた出力信号ｄを加える構成とすることも可能である。

又制御部３１により可変利得増幅器２８．２９の利得を
制御することにより、雑音区間と通常の区間との急激な
切替えを防止することができる。

〔発明の効果〕

以上説明したように、本発明は、適応差分予測器１を用
い、雑音区間に入力信号を遮断し、適応差分予測器の差
分信号或いは人力信号の代わりに、擬似信号を手段２を
介して加えるものであり、適応差分予測器が入力信号に
等化されている状態では、その入力信号の周波数成分を
保有することになり、擬似信号を入力信号又は差分信号
として加えた時に、入力信号の成分を有する出力信号を
得ることができるから、マルチパス・フエージンーグ等
による雑音を除去すると共に、その雑音区間を自然な状
態で連続させるように補間することができる利点がある
。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一
実施例のブロック図、第３図は適応差分予測器のブロッ
ク図、第４図乃至第６図は本発明のそれぞれ異なる実施
例のブロック図、第７図は受信装置の要部ブロック図で
ある。 １は適応差分予測器、２は擬似信号を出力する手段、３
は入力端子、４は出力端子、５〜７は加算器、８は零個
の伝達関数部、９は極側の伝達関数部、１０は予測係数
更新回路、１１は擬似信号出力部、１２はスイッチ部、
２１は塔側の伝達関数部（Ｈｚ）、２２は極側の伝達関
数部（Ｈｐ）、２３は予測係数更新回路、２４〜２７は
加算器、２８．２９は可変利得増幅器、３０は入力信号
想断部、３１は各部を制御する制御部、３２は擬似差分
信号発生器である。

Claims (1)

1. 【特許請求の範囲】 入力信号の雑音区間を補間する為の雑音除去装置に於い
   て、 適応差分予測器（１）と、 前記雑音区間の指示信号によって前記適応差分予測器（
   １）の差分信号或いは入力信号を擬似信号に切替える手
   段（２）とを設けた ことを特徴とする雑音除去装置。