JPS63165950A - 共通メモリ方式 - Google Patents
共通メモリ方式Info
- Publication number
- JPS63165950A JPS63165950A JP61313532A JP31353286A JPS63165950A JP S63165950 A JPS63165950 A JP S63165950A JP 61313532 A JP61313532 A JP 61313532A JP 31353286 A JP31353286 A JP 31353286A JP S63165950 A JPS63165950 A JP S63165950A
- Authority
- JP
- Japan
- Prior art keywords
- common memory
- common
- memories
- duplex
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 55
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
二重化システムにおける共通メモリを二重化して各シス
テムに分散配置することにより、共通メモリを独立装置
として設けた場合にくらべて電源等のハードウェア量の
節減を図っている。
テムに分散配置することにより、共通メモリを独立装置
として設けた場合にくらべて電源等のハードウェア量の
節減を図っている。
本発明は、二重化構成された計算機システムにおける共
通メモリ方式に関する。
通メモリ方式に関する。
オンラインリアルタイム処理を行う計算機システムでは
、障害発生によるシステムのサービス低下や全面的なシ
ステムダウンをなくす必要がある場合、二重化システム
構成が多く採用される。
、障害発生によるシステムのサービス低下や全面的なシ
ステムダウンをなくす必要がある場合、二重化システム
構成が多く採用される。
二重化システムには、一方を現用系とし、他方を予備系
として、現用系に障害が発生した場合９現用系の制御情
報を予備系に移して現用系を予備系に切り替え、予備系
で処理を続行する方式や。
として、現用系に障害が発生した場合９現用系の制御情
報を予備系に移して現用系を予備系に切り替え、予備系
で処理を続行する方式や。
２つのシステムが並列同期運転し、一方の系に障害が発
生した場合単独運転とする方式などがある。
生した場合単独運転とする方式などがある。
このような二重化システムでは、制御情報あるいは処理
データをシステム間で高速転送できる必要があり、この
ための手段として１両システムからアクセス可能な共通
メモリが利用されている。
データをシステム間で高速転送できる必要があり、この
ための手段として１両システムからアクセス可能な共通
メモリが利用されている。
共通メモリは、二重化システムの各基に共通の要素であ
り、この共通メモリの障害は全システムのダウンにつな
がるため、特に高信頼性が要求される。
り、この共通メモリの障害は全システムのダウンにつな
がるため、特に高信頼性が要求される。
第４図に、従来の二重化システムの１構成例を示す。
図において、１０はＡ系システム、１１はＢ系システム
、１２は共通メモリ、１３．１４はｃｐＵ、１５．１６
はローカルメモリＬＭ、１７．１８はチャネルＣＨ，１
９，２０は共通メモリアダプタＣＭＡ、２１．２２はシ
ステムバスである。
、１２は共通メモリ、１３．１４はｃｐＵ、１５．１６
はローカルメモリＬＭ、１７．１８はチャネルＣＨ，１
９，２０は共通メモリアダプタＣＭＡ、２１．２２はシ
ステムバスである。
Ａ系システム１０．Ｂ系システム１１は、それぞれシス
テムバス２１，２２上に共通メモリアダプタＣＭＡＩ９
．２０を置き、共通メモリＣＭＩ２と接続できるように
している。
テムバス２１，２２上に共通メモリアダプタＣＭＡＩ９
．２０を置き、共通メモリＣＭＩ２と接続できるように
している。
共通メモリＣＭ１２は、たとえば第５図に示すように、
Ａ系、Ｂ系各システムのアドレス空間上でローカルメモ
リＬＭ１５，１６と同様に、一定の空間領域を割り当て
られている。
Ａ系、Ｂ系各システムのアドレス空間上でローカルメモ
リＬＭ１５，１６と同様に、一定の空間領域を割り当て
られている。
そして各基のシステムにおいて、ＣＰＵ１３゜１４ある
いはＣＨ１７，１８が、共通メモリＣＭ１２の領域内の
アドレスを指定してアクセス要求ＲＥＡＤ／ＷＲＩ Ｔ
Ｅを行ったとき、共通メモリアダプタＣＭＡ１９は、共
通メモリＣＭ１２をアクセスし、データの読み出しある
いは書き込みを行う。また、コマンド指示によりローカ
ルメモリＬＭ１５．”１６と共通メモリＣＭ１２との間
のＤＭＡ制御も行う。
いはＣＨ１７，１８が、共通メモリＣＭ１２の領域内の
アドレスを指定してアクセス要求ＲＥＡＤ／ＷＲＩ Ｔ
Ｅを行ったとき、共通メモリアダプタＣＭＡ１９は、共
通メモリＣＭ１２をアクセスし、データの読み出しある
いは書き込みを行う。また、コマンド指示によりローカ
ルメモリＬＭ１５．”１６と共通メモリＣＭ１２との間
のＤＭＡ制御も行う。
この共通メモリＣＭ１２は、ハードウェア上。
筐体が各基のシステムから独立しており、電源等も独自
にそなえた構造となっている。
にそなえた構造となっている。
このような二重化システムの構成について信頼度モデル
を考えると、第６図のように二重系に含まれない共通メ
モリＣＭによりシステム全体の信頼度が決定されること
がわかる。
を考えると、第６図のように二重系に含まれない共通メ
モリＣＭによりシステム全体の信頼度が決定されること
がわかる。
したがって、二重化システムの（ｆ軸度をさらに高める
ためには、共通メモリＣＭ自体も二重化する必要があり
、たとえば第７図に示すような構成がとられる。
ためには、共通メモリＣＭ自体も二重化する必要があり
、たとえば第７図に示すような構成がとられる。
第７図において、２３．２４はそれぞれＡ系とＢ系のＣ
ＭＡからの制御線である。
ＭＡからの制御線である。
２５．２６はそれぞれＡ系とＢ系からのデータバス、２
７．２８はそれぞれＡ系とＢ系のアクセス制御を行うＡ
系制御部とＢ系制御部である。
７．２８はそれぞれＡ系とＢ系のアクセス制御を行うＡ
系制御部とＢ系制御部である。
２９はＡ系又はＢ系からのアクセス要求が競合したとき
の優先制御を行う競合制御部である。
の優先制御を行う競合制御部である。
３０．３１は二重化されたメモリのＲＡＭＡおよびＲＡ
ＭＢである。
ＭＢである。
３２．３３はそれぞれ共通メモリ１２内のＡ系とＢ系の
要素に対する電源である。
要素に対する電源である。
従来の二重化システムにおける共通メモリは。
二重化系から外れているため、信頼度を高めるための特
別な設計が必要であった。このため、たとえば共通メモ
リ内を二重化構造とする方法がとられるが、その結果電
源などのハードウェア量が増加し、高価格となるととも
に、筐体、実装規模が大型化し、システムの小型化を図
るうえで支障となっていた。
別な設計が必要であった。このため、たとえば共通メモ
リ内を二重化構造とする方法がとられるが、その結果電
源などのハードウェア量が増加し、高価格となるととも
に、筐体、実装規模が大型化し、システムの小型化を図
るうえで支障となっていた。
本発明は、二重化システムにおける共通メモリを、独立
構造とするのではなく、各基に分散して配置することに
より、電源等の共通化による実装効率の向上と、コンパ
クト化とを図るものである。
構造とするのではなく、各基に分散して配置することに
より、電源等の共通化による実装効率の向上と、コンパ
クト化とを図るものである。
第１図に２本発明の原理的構成を示す。
第１図において。
１０．１１は二重化システムを構成するＡ系システムと
Ｂ系システムである。
Ｂ系システムである。
１３．１４は、Ａ系とＢ系のＣＰＵである。
１５．１６は、Ａ系とＢ系のローカルメモリＬＭである
。
。
１７．１８は、Ａ系とＢ系のチャネルＣＨである。
１９．２０は、Ａ系とＢ系の共通メモリアダプタＣＭＡ
である。
である。
３４．３５は、二重化された共通メモリＣＭ＃Ａ、ＣＭ
＃Ｂである。
＃Ｂである。
３６．３７は、二重化されたメモリ本体のＲＡＭＡ、Ｒ
ＡＭＢである。
ＡＭＢである。
３８．３９は、二重化された競合制御部である。
４０．４１は、Ａ系とＢ系の電源である。
二重化された共通メモリのＣＭ＃ＡとＣＭ＃Ｂは、それ
ぞれＡ系システム１ｏとＢ系システム１１の各筐体内に
分散して実装され、またそれぞれが両系の共通メモリア
ダプタＣＭＡ １９およびＣＭＡ２０に接続される。
ぞれＡ系システム１ｏとＢ系システム１１の各筐体内に
分散して実装され、またそれぞれが両系の共通メモリア
ダプタＣＭＡ １９およびＣＭＡ２０に接続される。
さらに電源４０．４１は、それぞれの系における共通メ
モリを含む全ての要素に共通に電圧を供給する。
モリを含む全ての要素に共通に電圧を供給する。
第１図に示された本発明の構成において、Ａ系システム
１０．Ｂ系システム１１の各要素と共通メモリＣＭ＃Ａ
、ＣＭ＃Ｂとは、第２図の信頼度モデルに示すように完
全に二重化された構成となっている。
１０．Ｂ系システム１１の各要素と共通メモリＣＭ＃Ａ
、ＣＭ＃Ｂとは、第２図の信頼度モデルに示すように完
全に二重化された構成となっている。
Ａ系システム１０とＢ系システム１１とが現用系と予備
系として切り替え使用される場合、共通メモリＣＭ＃Ａ
とＣＭ＃Ｂも同様に現用系と予備系とに切り替えて使用
される。しかし、ＣＭ＃ＡとＣＭ＃Ｂとを同時並列動作
とし、一方に障害が発生した時にのみ、正常な方の単独
動作とすることも可能である。
系として切り替え使用される場合、共通メモリＣＭ＃Ａ
とＣＭ＃Ｂも同様に現用系と予備系とに切り替えて使用
される。しかし、ＣＭ＃ＡとＣＭ＃Ｂとを同時並列動作
とし、一方に障害が発生した時にのみ、正常な方の単独
動作とすることも可能である。
ＣＭ＃ＡとＣＭ＃Ｂとは、そ′れぞれＡ系システム１０
とＢ系システム１１の各筐体内に実装され。
とＢ系システム１１の各筐体内に実装され。
専用の電源は不要であるから実装効率が上がり。
またハードウェア看も削減できる。
第３図に９本発明を適用した二重化システムの１実施例
構成を示す。
構成を示す。
第３図において。
１０．１１は、それぞれＡ系システム、Ｂ系システムで
ある。
ある。
１３．１４は、それぞれＣＰＵである。
１５．１６は、それぞれローカルメモリＬＭである。
１９．２０は、それぞれ共通メモリアダプタＣＭＡであ
る。
る。
３４．３５は、それぞれ共通メモリＣＭ＃Ａ。
ＣＭ＃Ｂである。
４０．４１は、それぞれ電源である。
４２ないし４５は、それぞれファイルアダプタＦＡであ
る。
る。
４６ないし４９は、それぞれディスクコントローラＤＣ
である。
である。
５０ないし５３は、それぞれディスク装置ＤＵである。
５４．５５は、それぞれ回線アダプタＬＡである。
５６は１回線切り替えスイッチＬＳＷである。
Ａ系システム１０とＢ系システム１１のいずれか一方（
たとえばＡ系）が現用系システムで、他方（Ｂ系）が予
備系システムである。
たとえばＡ系）が現用系システムで、他方（Ｂ系）が予
備系システムである。
共通メモリＣＭ＃Ａ、ＣＭ＃Ｂも、現用系と予備系の切
り替えにしたがって切り替えられる。
り替えにしたがって切り替えられる。
各基のファイルアダプタＦＡ４２．ＦＡ４４は。
それぞれディスクコントローラＤＣ４６，ＤＣ４８を介
して、自系のディスク装置ＤＵ５０．ＤＵ５２に接続さ
れる。
して、自系のディスク装置ＤＵ５０．ＤＵ５２に接続さ
れる。
各基のファイルアダプタＦＡ４３．ＦＡ４５は。
それぞれ自系と他系の２つのディスクコントローラＤＣ
４７，ＤＣ４９に共に接続され９両系でディスク装ｆＤ
Ｕ５１．ＤＵ５３をクロスコールができるとともに、ポ
リニームの二重化が可能な構成となっている。
４７，ＤＣ４９に共に接続され９両系でディスク装ｆＤ
Ｕ５１．ＤＵ５３をクロスコールができるとともに、ポ
リニームの二重化が可能な構成となっている。
回線５７は１回線切り替えスイッチ５６により。
通常はＡ系システム１０のＬＡ５４に接続されており、
Ａ系システムに障害が発生した場合、Ｂ系システム１１
のＬＡ５５に接続を切り替えられる。
Ａ系システムに障害が発生した場合、Ｂ系システム１１
のＬＡ５５に接続を切り替えられる。
このような二重化構成により、業務を実行中の現用系に
障害が発生したとき、直ちに必要なデータを共通メモリ
を介して予備系に転送し、予備系で中断なしに業務の実
行を引き継ぐことができる。
障害が発生したとき、直ちに必要なデータを共通メモリ
を介して予備系に転送し、予備系で中断なしに業務の実
行を引き継ぐことができる。
本発明によれば、二重化システムの共通メモリは、各基
に分散配置され、従来の独立して筐体の共通メモリにく
らべて電源の削減と実装効率の向上が図られ、システム
の小型化が可能となる。
に分散配置され、従来の独立して筐体の共通メモリにく
らべて電源の削減と実装効率の向上が図られ、システム
の小型化が可能となる。
第１図は本発明の原理的構成図、第２図は本発明の構成
による信頼度モデルの説明図、第３図は本発明の１実施
例の構成図、第４図は従来の二重化システムの１例の構
成図、第５図は従来の二重化システムのアドレス空間の
説明図、第６図は第４図に示す従来システムの信頼度モ
デルの説明図。 第７図は従来の共通メモリの１例の構成図である。 第１図中。 １０：Ａ系システム １１：Ｂ系システム １９．２０：共通メモリアダプタＣＭＡ３４：共通メモ
リＣＭ＃Ａ ３５：共通メモリＣＭ＃Ｂ ４０．４１：電源 特許出願人 バナファコム株式会社（外１名）代 理
人 弁理士 長谷用 文廣（外１名）本＃明り原理的稗
へ。 ＄１［２１ ４Ｊ ａＦＩ Ｉ）躬啄ｈ ＋ｚよろ’Ｉｔ １ｍ７１
モーデ°）し第 ２ 図 本発明っ１央花例揖八゛ 第 ３ 凹 ４工釆め二重化システムつ１伊ｊ ′＄４ 圀 二／重イしシステムり丁ドレス空間 第 ５ ｒＡ
による信頼度モデルの説明図、第３図は本発明の１実施
例の構成図、第４図は従来の二重化システムの１例の構
成図、第５図は従来の二重化システムのアドレス空間の
説明図、第６図は第４図に示す従来システムの信頼度モ
デルの説明図。 第７図は従来の共通メモリの１例の構成図である。 第１図中。 １０：Ａ系システム １１：Ｂ系システム １９．２０：共通メモリアダプタＣＭＡ３４：共通メモ
リＣＭ＃Ａ ３５：共通メモリＣＭ＃Ｂ ４０．４１：電源 特許出願人 バナファコム株式会社（外１名）代 理
人 弁理士 長谷用 文廣（外１名）本＃明り原理的稗
へ。 ＄１［２１ ４Ｊ ａＦＩ Ｉ）躬啄ｈ ＋ｚよろ’Ｉｔ １ｍ７１
モーデ°）し第 ２ 図 本発明っ１央花例揖八゛ 第 ３ 凹 ４工釆め二重化システムつ１伊ｊ ′＄４ 圀 二／重イしシステムり丁ドレス空間 第 ５ ｒＡ
Claims (1)
- それぞれが独立した構造の２つの系のシステムが共通メ
モリを介して結合されている二重化システムにおいて、
共通メモリを二重化し、二重化した共通メモリ（３４、
３５）の各々を２つの系のシステム内に分散配置したこ
とを特徴とする共通メモリ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313532A JPS63165950A (ja) | 1986-12-27 | 1986-12-27 | 共通メモリ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313532A JPS63165950A (ja) | 1986-12-27 | 1986-12-27 | 共通メモリ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63165950A true JPS63165950A (ja) | 1988-07-09 |
Family
ID=18042448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61313532A Pending JPS63165950A (ja) | 1986-12-27 | 1986-12-27 | 共通メモリ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63165950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713789A (ja) * | 1988-12-09 | 1995-01-17 | Tandem Comput Inc | フォールトトレラントコンピュータにおけるメモリ管理システム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117847A (en) * | 1975-04-10 | 1976-10-16 | Toshiba Corp | Multi-microcomputer |
| JPS5650451A (en) * | 1979-10-02 | 1981-05-07 | Meidensha Electric Mfg Co Ltd | Multiaccess system of multimicrocomputer |
| JPS61240359A (ja) * | 1985-04-18 | 1986-10-25 | Oki Electric Ind Co Ltd | マイクロプロセツサ間デ−タ転送方式 |
-
1986
- 1986-12-27 JP JP61313532A patent/JPS63165950A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117847A (en) * | 1975-04-10 | 1976-10-16 | Toshiba Corp | Multi-microcomputer |
| JPS5650451A (en) * | 1979-10-02 | 1981-05-07 | Meidensha Electric Mfg Co Ltd | Multiaccess system of multimicrocomputer |
| JPS61240359A (ja) * | 1985-04-18 | 1986-10-25 | Oki Electric Ind Co Ltd | マイクロプロセツサ間デ−タ転送方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713789A (ja) * | 1988-12-09 | 1995-01-17 | Tandem Comput Inc | フォールトトレラントコンピュータにおけるメモリ管理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519680B2 (en) | Disk array controller, its disk array control unit, and increase method of the unit | |
| US5337414A (en) | Mass data storage and retrieval system | |
| KR20040080431A (ko) | 원격 직접 메모리 액세스 프로토콜을 갖는 통신링크의통합을 위한 방법 및 장치 | |
| WO2003030006A9 (en) | Controller data sharing using a modular dma architecture | |
| JPH09146842A (ja) | 記憶サブシステム | |
| US5991852A (en) | Cache ram using a secondary controller and switching circuit and improved chassis arrangement | |
| JP3987241B2 (ja) | 系間情報通信システム | |
| JP2001134487A (ja) | ディスクアレイ装置 | |
| JP4721379B2 (ja) | ストレージシステム、ディスク制御クラスタおよびディスク制御クラスタの増設方法 | |
| JPS63165950A (ja) | 共通メモリ方式 | |
| JP2002215337A (ja) | ディスクアレイシステム | |
| CN1363998A (zh) | 大规模***中的双工设备及其方法 | |
| JP2001290608A (ja) | ディスク制御装置 | |
| JP3186725B2 (ja) | ディスクアレイ制御装置、ディスクアレイ制御システム、その方法及びプログラムを記憶した記憶媒体 | |
| JPH02294723A (ja) | 補助記憶装置の２重化制御方法 | |
| JPS63238655A (ja) | 情報処理装置 | |
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JP2001142730A (ja) | Ｃｐｕアクセス空間の制御方式 | |
| JP3112280B2 (ja) | 計算機システム | |
| JPH06301568A (ja) | ２重化プロセッサシステム | |
| KR20010026668A (ko) | 교환기의 저장장치 | |
| JP2002222063A (ja) | ディスクアレイ装置およびそのデータ復元方法 | |
| JPS63165948A (ja) | 複合計算機システム | |
| JPS62182953A (ja) | メモリアクセス制御方式 | |
| Sicola | The architecture and design of HS-series StorageWorks Array Controllers |