JPS63163560A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63163560A JPS63163560A JP31033586A JP31033586A JPS63163560A JP S63163560 A JPS63163560 A JP S63163560A JP 31033586 A JP31033586 A JP 31033586A JP 31033586 A JP31033586 A JP 31033586A JP S63163560 A JPS63163560 A JP S63163560A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data block
- data blocks
- data
- address counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 13
- 230000010365 information processing Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリシステムを有する情報処理装置に関し
、特に複数のデータブロックが/く−スト転送される情
報処理装置に関する。
、特に複数のデータブロックが/く−スト転送される情
報処理装置に関する。
〔′4を来の技術〕
従来、この種の情報処理装置は、メモリ丘のデータをブ
ロック転送する場合、連続するアドレスをもつデータブ
ロックについてはDMAコントローラによりバースト転
送が実現されている。この従来の技術では、複数のデー
タブロックを転送する場合には、一つのデータブロック
の転送終了後CPUに制御を返し再度DMAコントロー
ラを起動する必要がある。
ロック転送する場合、連続するアドレスをもつデータブ
ロックについてはDMAコントローラによりバースト転
送が実現されている。この従来の技術では、複数のデー
タブロックを転送する場合には、一つのデータブロック
の転送終了後CPUに制御を返し再度DMAコントロー
ラを起動する必要がある。
したがって、上述した従来の情報処理装置は、メモリ空
間りの複数のデータブロックを別のメモリ空間に転送し
ようとする場合、各ブロックの転送終了ごとにCPUに
制御を移す必要があり、このため、データの転送スピー
ドが低下し、また、CPUが処理効率の上で著しい性能
低下を来たす欠点がある。
間りの複数のデータブロックを別のメモリ空間に転送し
ようとする場合、各ブロックの転送終了ごとにCPUに
制御を移す必要があり、このため、データの転送スピー
ドが低下し、また、CPUが処理効率の上で著しい性能
低下を来たす欠点がある。
本発明の情報処理装置は、複数のデータブロッりの、読
出しスタートアドレスと転送ワード数と占込みスタート
アドレスと転送順序とからなる転送フォーマットを定義
するパラメータを格納する転送フォーマットレジスタと
、この転送フォーマットレジスタに格納されているパラ
メータに応じて複数のデータブロックを連続して転送す
る手段を有する。
出しスタートアドレスと転送ワード数と占込みスタート
アドレスと転送順序とからなる転送フォーマットを定義
するパラメータを格納する転送フォーマットレジスタと
、この転送フォーマットレジスタに格納されているパラ
メータに応じて複数のデータブロックを連続して転送す
る手段を有する。
したがって、CPUを介することなく複数のデータブロ
ックの転送制御を実行することができ、データブロック
の転送速度が向上し、CPUの処理効率が向上する。
ックの転送制御を実行することができ、データブロック
の転送速度が向上し、CPUの処理効率が向上する。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の情報処理装置の一実施例を示すブロッ
ク図、第2図は本実施例によりデータブロックがDMA
ブロック転送される例を示す図である。
ク図、第2図は本実施例によりデータブロックがDMA
ブロック転送される例を示す図である。
転送フォーマットレジスタ2には、転送しょうとする各
データブロック7+ 、72 .73 .7aの、読
出しスタートアドレスと転送ワード数と書込みスタート
アドレスと転送順序とからなる転送フォーマットを定義
するパラメータ2..2.。
データブロック7+ 、72 .73 .7aの、読
出しスタートアドレスと転送ワード数と書込みスタート
アドレスと転送順序とからなる転送フォーマットを定義
するパラメータ2..2.。
23+24が入力バッファ1を介して格納される。デー
タブロックの転送順序が7..7.。
タブロックの転送順序が7..7.。
73.74の順序であるとする。
転送フォーマットレジスタ2に格納されているパラメー
タ2+ 、22 .23 .24に応じて複数のデー
タブロック71.7□、73.74を連続してメモリ7
からメモリ8へ転送する手段は、入力バッファエとアド
レスカウンタ3とタイミングコントロール信号発生部4
とアドレスバッファ5とコントロール信号バッファ6を
有する。
タ2+ 、22 .23 .24に応じて複数のデー
タブロック71.7□、73.74を連続してメモリ7
からメモリ8へ転送する手段は、入力バッファエとアド
レスカウンタ3とタイミングコントロール信号発生部4
とアドレスバッファ5とコントロール信号バッファ6を
有する。
ここで、DMA転送命令がCPU(不図示)により受け
つけられると、アドレスカウンタ3.タイミングコント
ロール信号発生部4は、転送フォーマットレジスタ2よ
りデータブロック7Iのパラメータ21を読み出しアド
レスカウンタ3にセットとし、スタートアドレスよりD
MA転送を起動する。アドレスカウンタ3は、データブ
ロック7!に対する転送ワード数をカウンタするとデー
タブロック71の転送の終了を検出し、タイミングコン
トロール信号発生部4を介してデータブロック72のパ
ラメータ22にカラントラセットしなおし、データブロ
ック72の転送を起動する。同様にして、転送フォーマ
ットレジスタ2に格納されたデータブロックの個々のパ
ラメータに応じて複数個のブロック転送を連続して実行
する。アドレスカウンタ3およびタイミングコントロー
ル信号発生部4より出力されるメモリアクセス信号は、
アドレスバッファ5およびコントロール信号バッファ6
を介して転送前、後のメモリ7.8をアクセスする。
つけられると、アドレスカウンタ3.タイミングコント
ロール信号発生部4は、転送フォーマットレジスタ2よ
りデータブロック7Iのパラメータ21を読み出しアド
レスカウンタ3にセットとし、スタートアドレスよりD
MA転送を起動する。アドレスカウンタ3は、データブ
ロック7!に対する転送ワード数をカウンタするとデー
タブロック71の転送の終了を検出し、タイミングコン
トロール信号発生部4を介してデータブロック72のパ
ラメータ22にカラントラセットしなおし、データブロ
ック72の転送を起動する。同様にして、転送フォーマ
ットレジスタ2に格納されたデータブロックの個々のパ
ラメータに応じて複数個のブロック転送を連続して実行
する。アドレスカウンタ3およびタイミングコントロー
ル信号発生部4より出力されるメモリアクセス信号は、
アドレスバッファ5およびコントロール信号バッファ6
を介して転送前、後のメモリ7.8をアクセスする。
転送前のメモリ7に格納されているデータブロック71
.72 +73 +74を転送後のメモリ8に転送す
る場合、アドレスカウンタ3は、各データブロック7+
、72.73.7a毎にパラ 4メータ2’ 、
22.23 * 2aを読出し独立にブロック転送を実
行し、しかもCPUに制御を返すことなく、4個の独立
したデータブロック71 。
.72 +73 +74を転送後のメモリ8に転送す
る場合、アドレスカウンタ3は、各データブロック7+
、72.73.7a毎にパラ 4メータ2’ 、
22.23 * 2aを読出し独立にブロック転送を実
行し、しかもCPUに制御を返すことなく、4個の独立
したデータブロック71 。
7□ 、73.74を連続的に転送する。転送後のデー
タブロックが8r 、a2 、a3 、aaである。
タブロックが8r 、a2 、a3 、aaである。
さらに、個々のデータブロックのパラメータを変更する
と、他のデータブロックと独立に特定のブロックのみの
移動、書換え等が実現できる。
と、他のデータブロックと独立に特定のブロックのみの
移動、書換え等が実現できる。
以上説明したように本発明は、複数のデータブロックの
転送フォーマットを定義するパラメータを格納する転送
フォーマットレジスタと、このパラメータに応じて複数
のデータブロックを連続して転送する手段を有すること
により、CPUを介すことなく複数のデータブロックの
転送制御を実行することができ、データブロックの転送
速度が向上し、CPUの処理効率が向上する効果がある
。
転送フォーマットを定義するパラメータを格納する転送
フォーマットレジスタと、このパラメータに応じて複数
のデータブロックを連続して転送する手段を有すること
により、CPUを介すことなく複数のデータブロックの
転送制御を実行することができ、データブロックの転送
速度が向上し、CPUの処理効率が向上する効果がある
。
第1図は本発明の情報処理装置の一実施例を示すブロッ
ク図、第2図は本実施例によりデータブロックがDMA
プロ・ツク転送される例を示す図である。 1・・・・・・入力ハッファ、 2・・・・・・転送フォーマットレジスタ、2+ 、
22 .23.2a・・・・・・データブロック7I
・72 ・73.74のノくラメータ、3・・・・・・
アドレスカウンタ。 4・・・・・・タイミングコントロール信号発生部。 5・・・・・・アドレスバッファ、 6・・・・・・コントロール信号バッファ、7・・・・
・・転送前のメモリ、 71 .72 + 73 .74・・・・・・転送前
のデータブロック、 8・・・・・・転送後のメモリ、 8、.82.8..84・・・・・・転送後のデータブ
ロック。
ク図、第2図は本実施例によりデータブロックがDMA
プロ・ツク転送される例を示す図である。 1・・・・・・入力ハッファ、 2・・・・・・転送フォーマットレジスタ、2+ 、
22 .23.2a・・・・・・データブロック7I
・72 ・73.74のノくラメータ、3・・・・・・
アドレスカウンタ。 4・・・・・・タイミングコントロール信号発生部。 5・・・・・・アドレスバッファ、 6・・・・・・コントロール信号バッファ、7・・・・
・・転送前のメモリ、 71 .72 + 73 .74・・・・・・転送前
のデータブロック、 8・・・・・・転送後のメモリ、 8、.82.8..84・・・・・・転送後のデータブ
ロック。
Claims (1)
- 【特許請求の範囲】 メモリに格納されたデータブロックを別のメモリにDM
Aブロック転送する情報処理装置において、 複数のデータブロックの、読出しスタートアドレスと転
送ワード数と書込みスタートアドレスと転送順序とから
なる転送フォーマットを定義するパラメータを格納する
転送フォーマットレジスタと、 該転送フォーマットレジスタに格納されているパラメー
タに応じて複数のデータブロックを連続して転送する手
段を有することを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31033586A JPS63163560A (ja) | 1986-12-25 | 1986-12-25 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31033586A JPS63163560A (ja) | 1986-12-25 | 1986-12-25 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63163560A true JPS63163560A (ja) | 1988-07-07 |
Family
ID=18003996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31033586A Pending JPS63163560A (ja) | 1986-12-25 | 1986-12-25 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63163560A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02137050A (ja) * | 1988-11-18 | 1990-05-25 | Canon Inc | データ転送制御装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5862725A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | デ−タ転送制御装置 |
JPS59136833A (ja) * | 1983-01-27 | 1984-08-06 | Mitsubishi Electric Corp | デ−タ転送制御装置 |
-
1986
- 1986-12-25 JP JP31033586A patent/JPS63163560A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5862725A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | デ−タ転送制御装置 |
JPS59136833A (ja) * | 1983-01-27 | 1984-08-06 | Mitsubishi Electric Corp | デ−タ転送制御装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02137050A (ja) * | 1988-11-18 | 1990-05-25 | Canon Inc | データ転送制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0373291B1 (en) | Digital signal processor | |
JP2755039B2 (ja) | レジスタ・アクセス制御方式 | |
JPS63163560A (ja) | 情報処理装置 | |
JPH01134544A (ja) | メモリアクセス方式 | |
JP2570271B2 (ja) | 半導体メモリ制御装置 | |
JP2617132B2 (ja) | ダイレクトメモリアクセス方式 | |
JPH08329034A (ja) | マイクロコンピュータによるアナログデータ読込回路 | |
JP2579003B2 (ja) | メモリ間データ転送装置 | |
JP2940060B2 (ja) | 半導体メモリ装置 | |
JPH02163862A (ja) | ディジタル信号処理プロセッサ | |
JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
JPH03214275A (ja) | 半導体集積回路 | |
JPS6129906A (ja) | プログラマブルロジツクコントロ−ラ | |
JPS6368955A (ja) | 入出力制御装置 | |
JPS61260340A (ja) | ブロツク転送制御部 | |
JPH02110758A (ja) | Dma転送方式 | |
JP2000011645A (ja) | 半導体記憶装置 | |
JPS63228254A (ja) | Dmaコントロ−ラ | |
JPH05120205A (ja) | Dma転送用アドレス変換装置付きプロセツサシステムおよびdma転送方法 | |
JPH03232031A (ja) | 主記憶の制御方式 | |
JPH04165438A (ja) | メモリアクセス方式 | |
JPH02263248A (ja) | メモリ装置 | |
JPS61112272A (ja) | マイクロコンピユ−タ応用装置 | |
JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
JPS61235968A (ja) | デ−タバス制御方式 |