JPS63162548U - - Google Patents
Info
- Publication number
- JPS63162548U JPS63162548U JP5662587U JP5662587U JPS63162548U JP S63162548 U JPS63162548 U JP S63162548U JP 5662587 U JP5662587 U JP 5662587U JP 5662587 U JP5662587 U JP 5662587U JP S63162548 U JPS63162548 U JP S63162548U
- Authority
- JP
- Japan
- Prior art keywords
- hole
- clip
- wiring layer
- clip terminal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第1図および第2図は本考案の第1および第2
の実施例を示す混成集積回路の斜視図である。 1……セラミツク基板、2……配線層、3……
スルーホール、4……クリツプ端子。
の実施例を示す混成集積回路の斜視図である。 1……セラミツク基板、2……配線層、3……
スルーホール、4……クリツプ端子。
Claims (1)
- 配線層と該配線層に接続するクリツプ端子装着
部にスルーホールを有するセラミツク基板と、前
記スルーホールにクリツプをはめ込んで固定され
たクリツプ端子とを含むことを特徴とする混成集
積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5662587U JPS63162548U (ja) | 1987-04-13 | 1987-04-13 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5662587U JPS63162548U (ja) | 1987-04-13 | 1987-04-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63162548U true JPS63162548U (ja) | 1988-10-24 |
Family
ID=30885602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5662587U Pending JPS63162548U (ja) | 1987-04-13 | 1987-04-13 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63162548U (ja) |
-
1987
- 1987-04-13 JP JP5662587U patent/JPS63162548U/ja active Pending