JPS63156328A - 集積回路装置チツプの実装体 - Google Patents
集積回路装置チツプの実装体Info
- Publication number
- JPS63156328A JPS63156328A JP61304732A JP30473286A JPS63156328A JP S63156328 A JPS63156328 A JP S63156328A JP 61304732 A JP61304732 A JP 61304732A JP 30473286 A JP30473286 A JP 30473286A JP S63156328 A JPS63156328 A JP S63156328A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- filler
- hole
- inorganic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000000945 filler Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 12
- 239000011889 copper foil Substances 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 6
- 239000011347 resin Substances 0.000 abstract description 6
- 239000003822 epoxy resin Substances 0.000 abstract description 4
- 229920000647 polyepoxide Polymers 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体集積回路装置（以下ＩＣという）チップ
を実装した実装体に関するものである。
を実装した実装体に関するものである。
本発明のＩＣチップ実装体は、汎用のＩＣチップを実装
する場合に適用されることはいうまでもないが１例えば
サーマルヘッド、ＬＥＤ、ＬＣＤ又は等倍センサなどの
電子装置において、複数個の駆動用ＩＣチップを同一基
板上に実装する場合などにも適用することができる。
する場合に適用されることはいうまでもないが１例えば
サーマルヘッド、ＬＥＤ、ＬＣＤ又は等倍センサなどの
電子装置において、複数個の駆動用ＩＣチップを同一基
板上に実装する場合などにも適用することができる。
（従来技術）
ＩＣチップを高密度実装する方法として、従来からＴ
Ａ Ｂ （Ｔａｐｅ −Ａｕｔｏｍａｔｅｄ −Ｂｏｎ
ｄｉｎｇ）法、ワイヤボンディング法又はＣＣＢ （Ｃ
ｏｎ１．ｒｏｌｌｅｄ−Ｃｏｌｌａｐｅｓｅｄ −Ｂｏ
ｎｄｉｎｇ）法などが行なわれている。
Ａ Ｂ （Ｔａｐｅ −Ａｕｔｏｍａｔｅｄ −Ｂｏｎ
ｄｉｎｇ）法、ワイヤボンディング法又はＣＣＢ （Ｃ
ｏｎ１．ｒｏｌｌｅｄ−Ｃｏｌｌａｐｅｓｅｄ −Ｂｏ
ｎｄｉｎｇ）法などが行なわれている。
最近になって、基板に貫通した孔を開け、その孔にＩＣ
チップを充填剤により埋め込んで基板とＩＣチップの表
面を同一平面とし、そのＩＣチップと基板上に多層配線
技術を用いて配線を施した実装体が提案された（例えば
「日経マイクロデバイス」誌、１９８６年４月号、４５
〜４６ページ参照）。
チップを充填剤により埋め込んで基板とＩＣチップの表
面を同一平面とし、そのＩＣチップと基板上に多層配線
技術を用いて配線を施した実装体が提案された（例えば
「日経マイクロデバイス」誌、１９８６年４月号、４５
〜４６ページ参照）。
第３図にそのようなＩＣチップ埋込み実装体の例を示す
。
。
２はステンレスやセラミックなどの基板であり、裁板２
に貫通孔４が開けられている。孔４には■Ｃチップ６が
充填剤８によって埋め込まれ、基板２の表面とＩＣチッ
プ６の表面が同一平面内にあるように位置決めされてい
る。
に貫通孔４が開けられている。孔４には■Ｃチップ６が
充填剤８によって埋め込まれ、基板２の表面とＩＣチッ
プ６の表面が同一平面内にあるように位置決めされてい
る。
ＩＣチップ６の表面と基板２の表面には絶縁膜としてポ
リイミド膜１０が形成され、このポリイミド膜１０にコ
ンタクト孔が設けられて、ポリイミド膜１０上の金属配
線１２とＩＣチップ６のパッドとが接続されている。
リイミド膜１０が形成され、このポリイミド膜１０にコ
ンタクト孔が設けられて、ポリイミド膜１０上の金属配
線１２とＩＣチップ６のパッドとが接続されている。
ＩＣチップ６を基板２の孔に埋め込んで実装する方法は
次のごとくである。
次のごとくである。
孔４をあけた基板２の表面に粘着性テープを貼りつけ、
孔４に基板２の裏側からＩＣチップ６の表面が粘着性テ
ープに貼りつくように挿入する。
孔４に基板２の裏側からＩＣチップ６の表面が粘着性テ
ープに貼りつくように挿入する。
そしてＩＣチップ６と基板２の孔４の間隙に充填剤８と
して樹脂を充填する。
して樹脂を充填する。
充填剤８が硬化した後、表面の粘着性テープを除去し、
ＩＣチップ６の表面と基板２の表面を有機溶剤で洗浄し
た後、例えば４μｍ程度の厚さのポリイミド膜ｌＯで被
覆し、ポリイミド膜１０を硬化させる。
ＩＣチップ６の表面と基板２の表面を有機溶剤で洗浄し
た後、例えば４μｍ程度の厚さのポリイミド膜ｌＯで被
覆し、ポリイミド膜１０を硬化させる。
その後、ホトリソグラフィ工程により、ヒドラジンをエ
ツチング液としてＩＣチップ６のパッド部分のポリイミ
ド膜ＩＯをエツチングしてコンタクト孔をあけ、金属配
ｆｉ１２を形成してコンタクト孔内でパッドと金属配線
１２を接続させる。
ツチング液としてＩＣチップ６のパッド部分のポリイミ
ド膜ＩＯをエツチングしてコンタクト孔をあけ、金属配
ｆｉ１２を形成してコンタクト孔内でパッドと金属配線
１２を接続させる。
充填剤８としては比較的熱膨張係数の小さいエポキシ樹
脂が用いられるが、それでも充填剤８の部分で金属配ｖ
Ａ１２が断線する問題が生じる。
脂が用いられるが、それでも充填剤８の部分で金属配ｖ
Ａ１２が断線する問題が生じる。
第３図で円で囲まれたＡの部分の一例を第４図に拡大し
て示す。最初に基板２の表面に貼りつける粘着性テープ
の接着剤の残査によって突起１４が発生したり、充填剤
８の樹脂の脱泡の際にも突起１４が発生することがある
。この突起１４の長さが４μｍ程度以上になると金属配
線１２に断線が発生する。
て示す。最初に基板２の表面に貼りつける粘着性テープ
の接着剤の残査によって突起１４が発生したり、充填剤
８の樹脂の脱泡の際にも突起１４が発生することがある
。この突起１４の長さが４μｍ程度以上になると金属配
線１２に断線が発生する。
第５図は第３図のＡの部分の他の例の拡大図でである。
充填剤８の樹脂が硬化する際に収縮し、そのために段差
が発生することがある。この段差が４μｍ程度以上にな
るとやはり金属配線１２に断線が発生する。
が発生することがある。この段差が４μｍ程度以上にな
るとやはり金属配線１２に断線が発生する。
このように基板にＩＣチップを埋め込んで実装する実装
体では、ＩＣチップを埋め込む充填剤の材質や硬化条件
によって充填剤部分の表面に凹凸が生じやすく、高い生
産性が得られない。生産性の低いことがこの埋込み実装
体の実用化の大きな障害となっている。
体では、ＩＣチップを埋め込む充填剤の材質や硬化条件
によって充填剤部分の表面に凹凸が生じやすく、高い生
産性が得られない。生産性の低いことがこの埋込み実装
体の実用化の大きな障害となっている。
（目的）
本発明は、基板の孔にＩＣチップを埋め込んで実装する
実装体において、充填剤部分での金属配線の断線を防ぎ
、生産性を高、めることを目的とするものである。
実装体において、充填剤部分での金属配線の断線を防ぎ
、生産性を高、めることを目的とするものである。
（構成）
本発明は、ＩＣ・チップを埋め込んで充填する充填剤の
表面と、基板上及びＩＣチップ上に形成される絶縁膜と
の間に絶縁無機質膜を介在させることによって上記問題
を解決するものである。
表面と、基板上及びＩＣチップ上に形成される絶縁膜と
の間に絶縁無機質膜を介在させることによって上記問題
を解決するものである。
すなわち、本発明の実装体では基板の貫通孔にＩＣチッ
プが挿入され１両者の表面が同一方向を向き、前記貫通
孔の間隙には充填剤が充填され、この充填剤表面と前記
ＩＣチップ表面には表面が前記基板表面と同一平面内に
ある絶縁無機質膜が形成されており、前記基板表面及び
前記絶縁無機質膜表面には第２の絶縁膜が形成されてお
り、この第２の絶縁膜上には金属配線が形成され、前記
第２の絶縁膜のコンタクト孔を通して前記金属配線が前
記ＩＣチップに電気的に接続されている。
プが挿入され１両者の表面が同一方向を向き、前記貫通
孔の間隙には充填剤が充填され、この充填剤表面と前記
ＩＣチップ表面には表面が前記基板表面と同一平面内に
ある絶縁無機質膜が形成されており、前記基板表面及び
前記絶縁無機質膜表面には第２の絶縁膜が形成されてお
り、この第２の絶縁膜上には金属配線が形成され、前記
第２の絶縁膜のコンタクト孔を通して前記金属配線が前
記ＩＣチップに電気的に接続されている。
以下、実施例について具体的に説明する。
第１図は一実施例を示す断面図である。ステンレスやセ
ラミックなどの基板２の貫通した孔４にＩＣチップ６が
挿入され、ＩＣチップ６の表面と基板２の表面が同じ方
向を向くようにしてＩＣチップ６と基板２の孔４の間隙
が充填剤８で充填されている。基板２としては、コスト
と埋込み用の孔４の形成の容易さ及び放熱効率の高さな
どからステンレスが好ましい。充填剤８としてはエポキ
シ樹脂が使用されている。
ラミックなどの基板２の貫通した孔４にＩＣチップ６が
挿入され、ＩＣチップ６の表面と基板２の表面が同じ方
向を向くようにしてＩＣチップ６と基板２の孔４の間隙
が充填剤８で充填されている。基板２としては、コスト
と埋込み用の孔４の形成の容易さ及び放熱効率の高さな
どからステンレスが好ましい。充填剤８としてはエポキ
シ樹脂が使用されている。
ＩＣチップ６の表面にはパッドの上に５〜ｌＯμｍ程度
のバンプ２２が形成されている。バンプ２２はＴｉ−Ｐ
ｄ−Ａｕを接合剤とする金バンプである。
のバンプ２２が形成されている。バンプ２２はＴｉ−Ｐ
ｄ−Ａｕを接合剤とする金バンプである。
ＩＣチップ６の表面と充填剤８の表面には５〜１０μｍ
の絶縁無機質膜２０が形成されている。
の絶縁無機質膜２０が形成されている。
絶縁無機質膜２０としてはＳｉＮが最も好ましく、他に
Ｓｉｎ：、ＳｉＣ又はＡＱ２０３などを使用することが
できる。絶縁無機質膜２０はスパッタリング法やＣＶＤ
法によって形成することができる。
Ｓｉｎ：、ＳｉＣ又はＡＱ２０３などを使用することが
できる。絶縁無機質膜２０はスパッタリング法やＣＶＤ
法によって形成することができる。
絶縁無機質膜２０の表面は基板２の表面と同一高さであ
り、すなわち同一平面を形成している。
り、すなわち同一平面を形成している。
絶縁無機質膜２０と基板２の表面に第２の絶縁膜として
のポリイミド膜１０が形成されており、バンプ２２の位
置のポリイミド膜１０にはコンタクト孔があけられてい
る。１２はポリイミド膜１０上に形成された金属配線で
あり、ポリイミド膜１０のコンタクト孔においてバンプ
２２と接続されている。
のポリイミド膜１０が形成されており、バンプ２２の位
置のポリイミド膜１０にはコンタクト孔があけられてい
る。１２はポリイミド膜１０上に形成された金属配線で
あり、ポリイミド膜１０のコンタクト孔においてバンプ
２２と接続されている。
次に、本実施例の製造方法について第２図を参照して説
明する。
明する。
基板２にＩＣチップ埋込み用の孔４をあける。
この基板２の表面に厚さ３０μｍ程度の銅箔の板２４を
接着する。
接着する。
次に、第２図に示されるように基板２の表面が下側を向
くようにおいた状態で、バンプを形成したＩＣチップ６
をＩＣチップ６の表面が下側を向くようにして、位置精
度よく孔４に挿入する。そしてＩＣチップ６の裏側と基
板２の裏側から、厚さが３０μｍ程度５幅が１ｍｍ程度
の銅箔のり−ド２６を用いてＩＣチップ６の裏側と基板
２の裏面とを接合する。銅リード２６による接合では、
接着剤を用いてもよく、また、ＩＣチップ６の裏面と基
板２の裏面に金属層を形成しておき、半田付けや熱圧着
によって接合してもよい。
くようにおいた状態で、バンプを形成したＩＣチップ６
をＩＣチップ６の表面が下側を向くようにして、位置精
度よく孔４に挿入する。そしてＩＣチップ６の裏側と基
板２の裏側から、厚さが３０μｍ程度５幅が１ｍｍ程度
の銅箔のり−ド２６を用いてＩＣチップ６の裏側と基板
２の裏面とを接合する。銅リード２６による接合では、
接着剤を用いてもよく、また、ＩＣチップ６の裏面と基
板２の裏面に金属層を形成しておき、半田付けや熱圧着
によって接合してもよい。
このように、孔４にＩＣチップ６を挿入して固定した基
板２の裏面側から、スパッタリング法又はＣＶＤ法によ
ってＳｉＮなどの絶縁無機質膜２０（第１図参照）を形
成する。この絶縁無機質膜２０を構成する絶縁物は、基
板２の裏側から孔４とＩＣチップ６の隙間を通ってＩＣ
チップ６の表面に回り込み、バンプ２２のない部分で銀
箔板２４からＩＣチップ６の表面に向って絶縁無機質膜
２０を形成していく。
板２の裏面側から、スパッタリング法又はＣＶＤ法によ
ってＳｉＮなどの絶縁無機質膜２０（第１図参照）を形
成する。この絶縁無機質膜２０を構成する絶縁物は、基
板２の裏側から孔４とＩＣチップ６の隙間を通ってＩＣ
チップ６の表面に回り込み、バンプ２２のない部分で銀
箔板２４からＩＣチップ６の表面に向って絶縁無機質膜
２０を形成していく。
絶縁無機質膜２０がバンプ２２の厚さに相当する厚さに
形成された後、基板２の孔４とＩＣチップ６の間隙に充
填剤としてエポキシ樹脂などの樹脂を充填して硬化させ
る。
形成された後、基板２の孔４とＩＣチップ６の間隙に充
填剤としてエポキシ樹脂などの樹脂を充填して硬化させ
る。
その後、基板２を銅に対するエツチング液に浸漬して、
基板表面の銅箔板２４と基板裏面の銅り一ド２６を除去
する。銅のエツチング液としては例えば３０％の塩化第
２鉄溶液を使用し、７分３０秒程度浸漬する。この段階
で、ＩＣチップ６と基板２の孔４との間隙が埋められ、
表面が平坦化された実装体が形成される。ＩＣチップ６
のパッド上のバンプ２２の先端面は絶縁無機質膜２０か
ら表面に露出している。
基板表面の銅箔板２４と基板裏面の銅り一ド２６を除去
する。銅のエツチング液としては例えば３０％の塩化第
２鉄溶液を使用し、７分３０秒程度浸漬する。この段階
で、ＩＣチップ６と基板２の孔４との間隙が埋められ、
表面が平坦化された実装体が形成される。ＩＣチップ６
のパッド上のバンプ２２の先端面は絶縁無機質膜２０か
ら表面に露出している。
その後は従来の方法と同様にして、基板２の表面と、Ｉ
Ｃチップ６及び充填剤８の表面上の絶縁無機質膜２０と
の上に第２の絶縁膜として例えばポリイミド膜１０を４
μｍ程度の厚さに被覆し、硬化させる。そしてバンプ２
２の位置のポリイミド膜１０にエツチング液としてヒド
ラジンを用い、ホトリソグラフィ工程によりコンタクト
孔をあける。ポリイミド膜１０上に金属層を形成し、ホ
トリソグラフィ工程によりパターン化して金属配線１２
を形成する。これによってバンプ２２と金属配線１２が
接続される。
Ｃチップ６及び充填剤８の表面上の絶縁無機質膜２０と
の上に第２の絶縁膜として例えばポリイミド膜１０を４
μｍ程度の厚さに被覆し、硬化させる。そしてバンプ２
２の位置のポリイミド膜１０にエツチング液としてヒド
ラジンを用い、ホトリソグラフィ工程によりコンタクト
孔をあける。ポリイミド膜１０上に金属層を形成し、ホ
トリソグラフィ工程によりパターン化して金属配線１２
を形成する。これによってバンプ２２と金属配線１２が
接続される。
スパッタリング法やＣＶＤ法で絶縁無機質膜２０を形成
する際、絶縁無機質膜２０を構成する絶縁物がＩＣチッ
プ６の表面に完全に回り込まなくても、バンプ２２の突
起や、基板２の孔４の縁のの段差は解消される。
する際、絶縁無機質膜２０を構成する絶縁物がＩＣチッ
プ６の表面に完全に回り込まなくても、バンプ２２の突
起や、基板２の孔４の縁のの段差は解消される。
上記の製造方法では、基板２の表面に銅箔板２４を接着
し、ＩＣチップ６を孔４に挿入して裏側から銅リード２
６でＩＣチップ６を固定しているが、ＩＣチップ６の固
定には例えば銅リード２６を用いず、ＩＣチップ６のバ
ンプ２２をフラックスによって銅箔板２４に仮止めする
ようにしてもよい。
し、ＩＣチップ６を孔４に挿入して裏側から銅リード２
６でＩＣチップ６を固定しているが、ＩＣチップ６の固
定には例えば銅リード２６を用いず、ＩＣチップ６のバ
ンプ２２をフラックスによって銅箔板２４に仮止めする
ようにしてもよい。
（効果）
本発明のＩＣチップ実装体では、ＩＣチップと基板の孔
との間隙に充填剤を充填して埋め込むが、その際充填剤
の表面と基板表面上部の絶縁膜との間に絶縁無機質膜を
介在させたので、充填剤の硬化時の収縮や脱泡による金
属配線の断線を防止することができる。
との間隙に充填剤を充填して埋め込むが、その際充填剤
の表面と基板表面上部の絶縁膜との間に絶縁無機質膜を
介在させたので、充填剤の硬化時の収縮や脱泡による金
属配線の断線を防止することができる。
また、ＩＣチップの半導体基板と充填剤との熱膨張率の
差によって従来の埋込み実装体では表面の金属配線にク
ラックが発生する間層があるが、本発明によって絶縁無
機質膜を介在させることによって、金属配線へのクラッ
クの発生も防止することができる。このことは、製造工
程中に高温プロセスを含む場合に特に有効である。
差によって従来の埋込み実装体では表面の金属配線にク
ラックが発生する間層があるが、本発明によって絶縁無
機質膜を介在させることによって、金属配線へのクラッ
クの発生も防止することができる。このことは、製造工
程中に高温プロセスを含む場合に特に有効である。
ＩＣチップと基板の間の間隙の充填剤が収縮しても、そ
の部分が従来のように落ち込まないので、ＩＣチップと
基板の間が平坦化し、後の工程で行なわれる金属配線の
パターン化が確実になり、量産性の高い高密度実装が可
能となる。
の部分が従来のように落ち込まないので、ＩＣチップと
基板の間が平坦化し、後の工程で行なわれる金属配線の
パターン化が確実になり、量産性の高い高密度実装が可
能となる。
第１図は一実施例を示す断面図、第２図は同実施例の製
造工程の途中状態を示す実装体の斜視図、第３図は従来
の埋め込み実装体を示す断面図、第４図及び第５図は第
３図のＡ部分の拡大断面図である。 ２・・・・・・基板、 ４・・・・・・孔、 ６・・・・・・ＩＣチップ、 ８・・・・・・充填剤、 １０・・・・・・第２の絶縁膜としてのポリイミド膜。 １２・・・・・・金属配線。 ２０・・・・・・絶縁無機質膜、 ２２・・・・・・バンプ。
造工程の途中状態を示す実装体の斜視図、第３図は従来
の埋め込み実装体を示す断面図、第４図及び第５図は第
３図のＡ部分の拡大断面図である。 ２・・・・・・基板、 ４・・・・・・孔、 ６・・・・・・ＩＣチップ、 ８・・・・・・充填剤、 １０・・・・・・第２の絶縁膜としてのポリイミド膜。 １２・・・・・・金属配線。 ２０・・・・・・絶縁無機質膜、 ２２・・・・・・バンプ。
Claims (1)
- （１）基板の貫通孔に集積回路装置チップが挿入され、
両者の表面が同一方向を向き、前記貫通孔の間隙には充
填剤が充填され、この充填剤表面と前記集積回路装置表
面には表面が前記基板表面と同一平面内にある絶縁無機
質膜が形成されており、前記基板表面及び前記絶縁無機
質膜表面には第２の絶縁膜が形成されており、この第２
の絶縁膜上には金属配線が形成され、前記第２の絶縁膜
のコンタクト孔を通して前記金属配線が前記集積回路装
置チップに電気的に接続されている実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61304732A JPS63156328A (ja) | 1986-12-19 | 1986-12-19 | 集積回路装置チツプの実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61304732A JPS63156328A (ja) | 1986-12-19 | 1986-12-19 | 集積回路装置チツプの実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63156328A true JPS63156328A (ja) | 1988-06-29 |
Family
ID=17936544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61304732A Pending JPS63156328A (ja) | 1986-12-19 | 1986-12-19 | 集積回路装置チツプの実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63156328A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153700A (en) * | 1988-07-22 | 1992-10-06 | Nippondenso Co., Ltd. | Crystal-etched matching faces on semiconductor chip and supporting semiconductor substrate |
-
1986
- 1986-12-19 JP JP61304732A patent/JPS63156328A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153700A (en) * | 1988-07-22 | 1992-10-06 | Nippondenso Co., Ltd. | Crystal-etched matching faces on semiconductor chip and supporting semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6518666B1 (en) | Circuit board reducing a warp and a method of mounting an integrated circuit chip | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP3301355B2 (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| JP3501360B2 (ja) | ポリマ補強カラム・グリッド・アレイ | |
| JP2701589B2 (ja) | 半導体装置及びその製造方法 | |
| EP0969503A2 (en) | Electronic circuit device | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3268615B2 (ja) | パッケージ部品の製造方法 | |
| JPS63156328A (ja) | 集積回路装置チツプの実装体 | |
| JP3508478B2 (ja) | 半導体装置の製造方法 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JPH0239448A (ja) | フィルムキャリアテープ | |
| JPH11186440A (ja) | 半導体装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| JP2003163240A (ja) | 半導体装置およびその製造方法 |