JPS63146616A - Pll frequency synthesizer circuit - Google Patents

Abstract

PURPOSE:To omit a trouble of constant setting such as a capacitor for setting an oscillated frequency and to reduce the cost of the device by obtaining a reference frequency of a phase comparator in a PLL from a controller to set a frequency division of a frequency divider circuit in a loop circuit. CONSTITUTION:The frequency outputted from a reference frequency output terminal of the controller 8 is divided by a divider 5 and outputted. The frequency outputted from the divider 5 and the frequency outputted from a program divider 3 are compared in the phase by a phase comparator 6 and its phase difference is outputted from the comparator 6. The phase difference is converted by a voltage by a filter 7. The converted voltage is fed back to the voltage controlled oscillator 1 and the oscillated frequency of the voltage controlled oscillator 1 is changed by the phase difference outputted from the phase comparator 6. The loop is repeated till the phase difference of the phase comparator 6. Thus, the cost of the device is reduced and the trouble to set a constant such as a capacitor is omitted.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＰＬＬ周波数シンセサイザ回路に関し、特
に該回路における位相比較器、即ち位相のずれを検知す
る回路において、その位相を比較するための基準となる
周波数の設定方法の改良に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a PLL frequency synthesizer circuit, and particularly to a phase comparator in the circuit, that is, a circuit for detecting a phase shift, and a standard for comparing the phases thereof. This relates to an improvement in the method of setting the frequency.

〔従来の技術〕[Conventional technology]

第２図は従来のＰＬＬ周波数シンセサイザ回路構成の一
例を示す回路図であり、図において、■は印加する電圧
により発生する周波数を変化させることができる電圧制
御方式の発振器、２は発振器１から発生した周波数を低
い周波数に変換するためのプリスケーラ（分周器）、３
はプリスケーラ２より出力された周波数をさらに分周す
るためのプログラムディバイダであり、このプログラム
ディバイダ３の分周比はコントローラ８により決定され
る。４は位相比較器の基準周波数を設定するための水晶
発振回路、５は水晶発振回路４より出力された周波数を
低い周波数に変換するためのディバイダ、６はプログラ
ムディバイダ３から出力された周波数とディパイダ５か
ら出力された周波数との位相差を検知するための位相比
較器、７は位相比較器６から出力された位相差を電圧に
変換するためのローパスフィルタである。そして上記プ
ログラムディバイダ３２発振器４．ディバイダ５．及び
位相比較器６はＰＬＬ用の１つのＩＣチップとして構成
されている。Figure 2 is a circuit diagram showing an example of a conventional PLL frequency synthesizer circuit configuration. prescaler (frequency divider) for converting the frequency to a lower frequency, 3
is a program divider for further dividing the frequency output from the prescaler 2, and the frequency division ratio of this program divider 3 is determined by the controller 8. 4 is a crystal oscillation circuit for setting the reference frequency of the phase comparator, 5 is a divider for converting the frequency output from the crystal oscillation circuit 4 to a lower frequency, and 6 is a frequency output from the program divider 3 and a divider. 5 is a phase comparator for detecting the phase difference with the frequency output, and 7 is a low-pass filter for converting the phase difference output from the phase comparator 6 into a voltage. and the program divider 32 oscillator 4. Divider 5. and the phase comparator 6 are configured as one IC chip for PLL.

次に動作について説明する。Next, the operation will be explained.

フィルタ７から出力された電圧は電圧制御発振器１に入
力され、位相差だけの電圧が変動し、これにより発振周
波数が変化する。このループ回路は、位相比較器６にお
いてディバイダ５の基準周波数とプログラムディバイダ
３からの出力周波数の位相差がなくなるまでフィードバ
ックが繰り返される。即ち、ディバイダ５の基準周波数
に対してプログラムディバイダ３の出力周波数がずれて
いれば、その位相差をフィルタフにより電圧変換し、そ
の電圧を電圧制御発振器１にフィードバックする。この
フィードバックされた電圧により、発振器１は周波数を
ずれ分だけ補正して出力する。The voltage output from the filter 7 is input to the voltage controlled oscillator 1, and the voltage changes by the phase difference, thereby changing the oscillation frequency. In this loop circuit, feedback is repeated in the phase comparator 6 until the phase difference between the reference frequency of the divider 5 and the output frequency from the program divider 3 disappears. That is, if the output frequency of the program divider 3 deviates from the reference frequency of the divider 5, the phase difference is converted into a voltage by the filter, and the voltage is fed back to the voltage controlled oscillator 1. Using this feedback voltage, the oscillator 1 corrects the frequency by the amount of deviation and outputs it.

発振器１より出力された周波数は、プリスケーラ２、プ
ログラムディバイダ３により分周され、該プログラムデ
ィバイダ３より出力される。このプログラムディバイダ
３より出力された周波数とディバイダ５の基準周波数と
が再度比較され、位相差があれば上記の動作を繰り返す
。これら一連の動作は位相差がなくなるまで繰り返され
る。The frequency output from the oscillator 1 is divided by a prescaler 2 and a program divider 3, and then output from the program divider 3. The frequency output from the program divider 3 and the reference frequency of the divider 5 are compared again, and if there is a phase difference, the above operation is repeated. These series of operations are repeated until the phase difference disappears.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このようなＰＬＬ周波数シンセサイザ回路においては、
位相比較器の基準となる周波数はその性質上高い周波数
精度が求められる。このため外付けの部品として、水晶
振動子、水晶振動子を発振させるための発振器及びコン
デンサ等の部品を備えなければならないという問題があ
り、また発振させるためにコンデンサ等の定数を適当な
値に設定しなければならないという問題があった。In such a PLL frequency synthesizer circuit,
Due to its nature, the reference frequency of the phase comparator requires high frequency accuracy. For this reason, there is a problem in that external components such as a crystal resonator, an oscillator for oscillating the crystal resonator, and a capacitor must be provided, and the constants of the capacitor, etc. must be set to appropriate values in order to oscillate the crystal resonator. There was a problem that I had to set it up.

この発明は、上記のような問題点を解消するためになさ
れたもので、外付は部品としての水晶振動子、水晶振動
子を発振するための発振器及びコンデンサ等の部品を省
略することのできるＰＬＬ周波数シンセサイザ回路を得
ることを目的とする。This invention was made to solve the above problems, and it is possible to omit external parts such as a crystal resonator, an oscillator for oscillating the crystal resonator, and a capacitor. The purpose is to obtain a PLL frequency synthesizer circuit.

Ｃ問題点を解決するための手段〕 この発明に係るＰＬＬ周波数シンセサイザ回路は、上記
従来回路において、位相比較器の基準周波数をコントロ
ーラから得るようにしたものである。Means for Solving Problem C] The PLL frequency synthesizer circuit according to the present invention is the conventional circuit described above, in which the reference frequency of the phase comparator is obtained from the controller.

〔作用〕[Effect]

この発明においては、コントローラから基準周波数を得
るようにしたので、従来回路のような水晶振動子を用い
た発振器及び発振させるためのコンデンサが不要となり
、またそのコンデンサの定数設定等の手間を省くことが
可能となる。In this invention, since the reference frequency is obtained from the controller, there is no need for an oscillator using a crystal oscillator and a capacitor for oscillation as in conventional circuits, and the trouble of setting the constant of the capacitor can be saved. becomes possible.

〔実施例〕〔Example〕

以下、本発明の実施例を図について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例によるＰＬＬ周波数シンセサ
イザ回路の構成図である。図において、第２図と同一符
号は同−又は相当部分を示す。本実施例におけるコント
ローラ８は、プログラムディバイダ３の分周比を決定す
るためのデータ出力端子及び位相比較器６０基準周波数
を与えるための基準周波数の出力端子を備えている。FIG. 1 is a block diagram of a PLL frequency synthesizer circuit according to an embodiment of the present invention. In the figure, the same reference numerals as in FIG. 2 indicate the same or corresponding parts. The controller 8 in this embodiment includes a data output terminal for determining the frequency division ratio of the program divider 3 and a reference frequency output terminal for providing a reference frequency to the phase comparator 60.

次に動作について説明する。Next, the operation will be explained.

電圧制御発振器１より出力された周波数は、プリスケー
ラ２により分周され、プログラムディバイダ３に入力さ
れる。このプログラムディバイダ３に入力された周波数
は、コントローラ８により設定された分周比により分周
されて出力される。The frequency output from the voltage controlled oscillator 1 is divided by a prescaler 2 and input to a program divider 3. The frequency input to the program divider 3 is divided by a frequency division ratio set by the controller 8 and output.

一方、コントローラ８の基準周波数出力端子より出力さ
れた周波数はディバイダ５により分周されて出力される
。このディバイダ５から出力された周波数とプログラム
ディバイダ３から出力された周波数とは位相比較器Ｃに
より位相が比較され、その位相差が該比較器６より出力
される。この位相差はフィルタフにより電圧に変換され
る。この変換された電圧は電圧制御発振器１にフィード
バックされ、電圧制御発振器１の発振周波数を位相比較
器６で出力された位相差の分だけ変化させる。On the other hand, the frequency output from the reference frequency output terminal of the controller 8 is divided by the divider 5 and output. The frequency output from the divider 5 and the frequency output from the program divider 3 are compared in phase by a phase comparator C, and the phase difference is output from the comparator 6. This phase difference is converted into a voltage by a filter. This converted voltage is fed back to the voltage controlled oscillator 1, and the oscillation frequency of the voltage controlled oscillator 1 is changed by the phase difference output from the phase comparator 6.

この変化した周波数は上記と同様のループでプリスケー
ラ２及びプログラムディハイダ３に入力され、分周され
て出力される。このループは位相比較器６の位相差がな
くなるまで繰り返される。This changed frequency is input to the prescaler 2 and the program delayer 3 in a loop similar to that described above, and is divided and output. This loop is repeated until the phase difference in the phase comparator 6 disappears.

このような本実施例では、従来と同様の動作を水晶振動
子及び発振回路等なしで可能としており、装置のコスト
が低減できるとともに、コンデンサ等の定数の設定のだ
めの手間が省略できる。In this embodiment, the same operation as the conventional one is possible without a crystal resonator, an oscillation circuit, etc., and the cost of the device can be reduced, and the trouble of setting constants of capacitors, etc. can be omitted.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、ＰＬＬにおける位相
比較器の基準周波数を、ループ回路中の分周回路の分周
比を設定するためのコントローラから得るようにしたの
で、従来回路における基準周波数作成のための発振回路
等を省略することが可能となり、装置のコスト低減を図
り、又発振周波数設定のためのコンデンサ等の定数設定
の手間が省略できる効果がある。As described above, according to the present invention, the reference frequency of the phase comparator in the PLL is obtained from the controller for setting the frequency division ratio of the frequency divider circuit in the loop circuit. It is possible to omit the oscillation circuit and the like for the production, thereby reducing the cost of the device and eliminating the need for setting constants such as capacitors for setting the oscillation frequency.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例を示すＰＬＬ周波数シンセ
サイザ回路のブロック構成図、第２図は従来のＰＬＬ周
波数シンセサイザ回路のブロック構成図である。 １・・・電圧制御宛撮器、２・・・プリスケーラ、３・
・・プログラムディバイダ、５・・・ディバイダ、６・
・・位＋Ｉ］　比較Ｗ、７・・・ローパスフィルタ、８
・・・コントローラ。 なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram of a PLL frequency synthesizer circuit showing an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional PLL frequency synthesizer circuit. 1... Voltage control target camera, 2... Prescaler, 3...
...Program divider, 5...Divider, 6.
... place + I] Comparison W, 7...Low pass filter, 8
···controller. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] （１）印加する電圧によりその発振周波数が可変の電圧
制御発振器と、 該電圧制御発振器の出力周波数を所定の分周比で分周す
る第１の分周手段と、 該第１の分周手段の分周比を設定するためのデータ及び
後述する位相比較器の基準周波数を出力する制御手段と
、 該制御手段から出力される基準周波数を所定の分周比で
分周する第２の分周手段と、 上記第１の分周手段の出力と第２の分周手段の出力とを
位相比較する位相比較手段と、 該位相比較結果に応じた電圧を上記電圧制御発振器に与
える制御電圧供給手段とを備えたことを特徴とするＰＬ
Ｌ周波数シンセサイザ回路。(1) A voltage-controlled oscillator whose oscillation frequency is variable depending on the applied voltage; a first frequency-dividing means for dividing the output frequency of the voltage-controlled oscillator at a predetermined frequency division ratio; and the first frequency-dividing means. a control means for outputting data for setting a frequency division ratio and a reference frequency of a phase comparator to be described later; and a second frequency division for dividing the reference frequency output from the control means by a predetermined frequency division ratio. means, phase comparison means for comparing the phases of the output of the first frequency division means and the output of the second frequency division means, and control voltage supply means for supplying the voltage controlled oscillator with a voltage according to the result of the phase comparison. A PL characterized by having
L frequency synthesizer circuit.