JPS6314489Y2 - - Google Patents
Info
- Publication number
- JPS6314489Y2 JPS6314489Y2 JP1981006019U JP601981U JPS6314489Y2 JP S6314489 Y2 JPS6314489 Y2 JP S6314489Y2 JP 1981006019 U JP1981006019 U JP 1981006019U JP 601981 U JP601981 U JP 601981U JP S6314489 Y2 JPS6314489 Y2 JP S6314489Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- output
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は過負荷時に出力電力を制御するトラン
ジスタ電力増幅器の電力制限回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power limiting circuit for a transistor power amplifier that controls output power during overload.
トランジスタ電力増幅器において負荷インピー
ダンスが小さくなると大出力動作をし、トランジ
スタ電力増幅器の出力段を構成する出力トランジ
スタが破壊されたりまたは出力トランジスタにき
わめて大きな放熱板を設けることなどが必要とな
る。このための対策として従来は負荷インピーダ
ンスが減少したことを負荷電流の増加で検出し電
力増幅器の出力段の増幅能力を無くするようにし
た第１図に示す如き電力制限回路がある。すなわ
ちシングルエンデツドブツシユプル接続の出力ト
ランジスタ１，２および駆動用トランジスタ３，
４からなる電力増幅器において、出力トランジス
タ１および２のエミツタ抵抗５および６に負荷電
流により発生する電圧降下を、それぞれ抵抗７と
８、抵抗１１と１２からなる分圧回路により各別
に分圧し、抵抗８に印加される電圧をインバーテ
ツドダーリントン接続したトランジスタ９および
１０に印加して、エミツタ抵抗５に発生した電圧
降下が所定値以上となつたとき出力トランジスタ
１のベースと電力増幅器の出力点とをトランジス
タ１０により短絡し、同様に抵抗１２に印加され
る電圧をインバーテツドダーリントン接続したト
ランジスタ１３および１４に印加して、エミツタ
抵抗６に発生した電圧降下が所定値以上となつた
とき出力トランジスタ２のベースと電力増幅器の
出力点とをトランジスタ１４により短絡して電力
増幅器の出力段の増幅能力を無くしている。 When the load impedance of a transistor power amplifier becomes small, it operates at a high output, which may destroy the output transistor that constitutes the output stage of the transistor power amplifier, or it becomes necessary to provide the output transistor with an extremely large heat sink. As a countermeasure for this, there is a conventional power limiting circuit as shown in FIG. 1, which detects a decrease in load impedance by detecting an increase in load current and eliminates the amplification ability of the output stage of a power amplifier. In other words, the output transistors 1 and 2 and the driving transistor 3, which are connected in a single-ended push-pull manner,
4, the voltage drop generated by the load current across the emitter resistors 5 and 6 of output transistors 1 and 2 is divided separately by a voltage divider circuit consisting of resistors 7 and 8, and resistors 11 and 12, respectively. 8 is applied to the inverted Darlington connected transistors 9 and 10, and when the voltage drop generated across the emitter resistor 5 exceeds a predetermined value, the base of the output transistor 1 and the output point of the power amplifier are connected. is short-circuited by the transistor 10, and the voltage applied to the resistor 12 is similarly applied to the inverted Darlington-connected transistors 13 and 14. When the voltage drop generated across the emitter resistor 6 exceeds a predetermined value, the output transistor The base of 2 and the output point of the power amplifier are short-circuited by a transistor 14, thereby eliminating the amplification ability of the output stage of the power amplifier.
しかし、かかる従来の方法では出力トランジス
タの保護用としてのトランジスタのドリフトに依
り動作レベルの変動が大きかつたり、保護用とし
てのトランジスタ９，１０，１３および１４の電
極間浮遊容量の影響によつて出力トランジスタの
特性が悪化したりする欠点があつた。 However, in such a conventional method, the operating level fluctuates greatly due to the drift of the transistor used to protect the output transistor, and due to the influence of the stray capacitance between the electrodes of the transistors 9, 10, 13 and 14 used for protection. There was a drawback that the characteristics of the output transistor deteriorated.
本考案は上記のかんがみなされたもので、上記
の欠点を解消したトランジスタ電力増幅器の電力
制限回路を提供することを目的とするものであ
る。 The present invention has been made in consideration of the above, and it is an object of the present invention to provide a power limiting circuit for a transistor power amplifier that eliminates the above-mentioned drawbacks.
この目的は本考案によれば、トランジスタ電力
増幅器の電源電圧が所定値にまで低下したことを
積分して検出する検出回路を備えて、前記検出回
路により前記トランジスタ電力増幅器の出力電圧
を前記所定値の絶対値より低い絶対値の電圧にク
リツプするクリツプ回路を備えることにより達成
される。 This purpose, according to the present invention, includes a detection circuit that integrates and detects that the power supply voltage of the transistor power amplifier has decreased to a predetermined value, and the detection circuit adjusts the output voltage of the transistor power amplifier to the predetermined value. This is achieved by providing a clipping circuit that clips the voltage to a voltage with an absolute value lower than the absolute value of .
以下、本考案を実施例により説明する。 The present invention will be explained below with reference to examples.
第２図は本考案の一実施例の回路図である。１
および２はシングルエンデツドブツシユプル接続
した出力トランジスタ、３および４は駆動用トラ
ンジスタ、５および６は出力トランジスタ１およ
び２のエミツタ抵抗、１５はバイアス用ダイオー
ドであり、トランジスタ電力増幅器を構成してい
る。一方VINは入力端子を、VOUTは出力端子を、
＋VBは正直流電源端子を−VBは負直流電源端子
である。 FIG. 2 is a circuit diagram of an embodiment of the present invention. 1
and 2 are single-ended bush-pull connected output transistors, 3 and 4 are drive transistors, 5 and 6 are emitter resistors of output transistors 1 and 2, and 15 is a bias diode, which constitutes a transistor power amplifier. There is. On the other hand, V IN is the input terminal, V OUT is the output terminal,
+V B is a direct current power supply terminal, and -V B is a negative DC power supply terminal.
また、正直流電源端子＋VBとアースとの間に
抵抗２０と２１との直列回路および抵抗２２と直
流電圧源２３との直列回路からなるブリツジ回路
を接続し、抵抗２０と２１との共通接続点Ａにト
ランジスタ２５のベースを、抵抗２２と直流電圧
源２３との共通接続点Ｄにトランジスタ２５のエ
ミツタを接続して正直流電源端子＋VBの電圧が
所定値以下に低下したことを検出する検出回路を
構成する。なお抵抗２１に並列にコンデンサ２４
を接続して正直流電源端子＋VBの電圧低下の検
出に時間遅れを持たせるように構成してある。ま
た一方、正、負直流電源端子＋VB、−VB間に抵抗
２６と抵抗２７とトランジスタ２５により駆動さ
れるトランジスタ２８と抵抗２９とを直列接続し
てなる分圧回路を接続し、出力トランジスタ１の
ベースと、抵抗２６と２７との共通接続点Ｃとの
間にダイオード３０を接続し、トランジスタ２８
と抵抗２９との共通接続点Ｅと、出力トランジス
タ２のベースとの間にダイオード３１を接続して
クリツプ回路を構成する。 In addition, a bridge circuit consisting of a series circuit of resistors 20 and 21 and a series circuit of resistor 22 and DC voltage source 23 is connected between the direct current power supply terminal +V B and the ground, and a common connection of resistors 20 and 21 is connected. The base of the transistor 25 is connected to the point A, and the emitter of the transistor 25 is connected to the common connection point D between the resistor 22 and the DC voltage source 23, and it is detected that the voltage of the direct current power supply terminal +V B has decreased to a predetermined value or less. Configure the detection circuit. Note that a capacitor 24 is connected in parallel to the resistor 21.
The configuration is such that there is a time delay in detecting a voltage drop at the direct current power supply terminal +V B by connecting the On the other hand, a voltage divider circuit formed by connecting in series a resistor 26, a resistor 27, a transistor 28 driven by a transistor 25, and a resistor 29 is connected between the positive and negative DC power terminals +V B and -V B, and the output transistor A diode 30 is connected between the base of the transistor 28 and the common connection point C of the resistors 26 and 27.
A diode 31 is connected between a common connection point E between the output transistor 2 and the resistor 29, and the base of the output transistor 2 to form a clip circuit.
上記の如く構成した本実施例のトランジスタ電
力増幅器において、負荷インピーダンスが正常値
の場合、たとえば負荷が８Ωスピーカである場合
には、共通接続点Ａの電圧VA＞共通接続点Ｄの
電圧VDとなるように抵抗２０，２１および２２、
直流電圧源２３の電圧が設定してあるため、トラ
ンジスタ２５および２８はオフ状態であり、抵抗
２６，２７および２９に電流は流れず、ダイオー
ド３０および３１はオフ状態である。従つて駆動
用トランジスタ３のエミツタ・コレクタ間の飽和
電圧を無視すれば駆動用トランジスタ３のコレク
タは正直流電源端子＋VBに印加される規定の電
圧＋VBB1にまで励振される。また同様に駆動用ト
ランジスタ４のコレクタは負直流電源端子−VB
に印加される規定の電圧−VBB1にまで励振され
る。従つてエミツタ抵抗５および６の電圧降下を
無視すれば、出力端子VOUTに現われる電圧は入
力信号に応答して第３図ａに示す如く最大電圧＋
VBB1、−VBB1となる。 In the transistor power amplifier of this embodiment configured as described above, when the load impedance is a normal value, for example, when the load is an 8Ω speaker, the voltage V A at the common connection point A > the voltage V D at the common connection point D. Resistors 20, 21 and 22 so that
Since the voltage of DC voltage source 23 is set, transistors 25 and 28 are off, no current flows through resistors 26, 27 and 29, and diodes 30 and 31 are off. Therefore, if the saturation voltage between the emitter and collector of the driving transistor 3 is ignored, the collector of the driving transistor 3 is excited to the specified voltage +V BB1 applied to the direct current power supply terminal +V B . Similarly, the collector of the driving transistor 4 is connected to the negative DC power supply terminal -V B
It is excited to the specified voltage −V BB1 applied to the Therefore, if the voltage drops across the emitter resistors 5 and 6 are ignored, the voltage appearing at the output terminal V OUT will rise to the maximum voltage + + as shown in Figure 3a in response to the input signal.
V BB1 , −V BB1 .
いま負荷としてのスピーカに４Ωスピーカが接
続された如く、正常のインピーダンスより低いイ
ンピーダンス負荷が接続されたときは、出力トラ
ンジスタ１および２のコレクタ電流は増加し、正
直流電源端子＋VBに印加される電圧は正規の電
圧＋VBB1から所定値＋VBB2にまで低下する。正直
流電源端子＋VBに印加される電圧が所定値＋
VBB2にまで低下したことにより共通接続点Ａの電
圧VA＜共通接続点Ｄの電圧VDとなり、トランジ
スタ２５はオン状態となつて、正直流電源端子＋
VBに印加された電圧が所定値にまで低下したこ
とが検出される。トランジスタ２５のオン状態に
なつたことによりトランジスタ２８はオン状態と
なり、抵抗２６，２７および２９に電流が流れ
て、共通接続点Ｃの電圧は電圧V1となり、共通
接続点Ｅの電圧は電圧V2となる。電圧V1は正直
流電源端子＋VBに印加されている電圧＋VBB2よ
り低電圧であり、ダイオード３０はオン状態にな
つて駆動用トランジスタ３のコレクタ電圧はダイ
オード３０の順方向電圧を無視すれば電圧V1に
クリツプされる。また電圧V2は負直流電源端子
−VBに印加されている電圧−VBB2より高電圧で
あり、ダイオード３１はオン状態になつて駆動用
トランジスタ４のコレクタ電圧はダイオード３１
の順方向電圧を無視すれば電圧V2にクリツプさ
れる。従つてこの場合においては駆動用トランジ
スタ３の動作時には駆動用トランジスタ３のコレ
クタ電圧は電圧V1に、駆動用トランジスタ４の
コレクタ電圧は電圧V2でそれぞれクリツプされ
て、エミツタ抵抗５および６の電圧降下を無視す
れば出力端子VOUTの電圧は第３図ｂに示した如
く電圧V1、V2にクリツプされてトランジスタ増
幅器の出力は制限される。 When an impedance load lower than the normal impedance is connected, such as when a 4Ω speaker is connected to the speaker as a load, the collector currents of output transistors 1 and 2 increase and are applied to the direct current power supply terminal +V B. The voltage drops from the normal voltage +V BB1 to a predetermined value +V BB2 . The voltage applied to the direct current power supply terminal +V B is the specified value +
As the voltage drops to V BB2 , the voltage V A at the common connection point A < the voltage V D at the common connection point D, and the transistor 25 turns on, and the direct current power supply terminal +
It is detected that the voltage applied to VB has decreased to a predetermined value. As the transistor 25 turns on, the transistor 28 turns on, current flows through the resistors 26, 27, and 29, and the voltage at the common connection point C becomes the voltage V1 , and the voltage at the common connection point E becomes the voltage V1. It becomes 2 . The voltage V 1 is lower than the voltage +V BB2 applied to the direct current power supply terminal +V B , the diode 30 is turned on, and the collector voltage of the driving transistor 3 is as follows, ignoring the forward voltage of the diode 30. Clipped to voltage V1 . Further, the voltage V 2 is higher than the voltage -V BB2 applied to the negative DC power supply terminal -V B , and the diode 31 is turned on, so that the collector voltage of the driving transistor 4 is lower than that of the diode 31.
If the forward voltage of is ignored, it will be clipped to the voltage V2 . Therefore, in this case, when the driving transistor 3 is in operation, the collector voltage of the driving transistor 3 is clipped to the voltage V1 , the collector voltage of the driving transistor 4 is clipped to the voltage V2 , and the voltage of the emitter resistors 5 and 6 is clipped. If the drop is ignored, the voltage at the output terminal V OUT will be clipped to the voltages V 1 and V 2 as shown in FIG. 3b, and the output of the transistor amplifier will be limited.
以上の実施例において、トランジスタ２５をオ
ン状態にするための正直流電源端子＋VBに印加
される電圧＋VBB2は、抵抗２０，２１および２２
の抵抗値、直流電圧源２３の電圧値を選定するこ
とにより任意の値に設定することができるため
に、電力制限のために挿入したトランジスタ２５
のドリフト対策を完全に行なうことができる。 In the above embodiment, the voltage +V BB2 applied to the direct current power supply terminal +V B for turning on the transistor 25 is applied to the resistors 20, 21 and 22.
The resistance value of the transistor 25 inserted for power limitation can be set to any value by selecting the voltage value of the DC voltage source 23.
It is possible to completely take measures against drift.
またコンデンサ２４によつて共通接続点Ａの電
圧の変化は積分して検出されるために、本実施例
においては瞬間的な負荷インピーダンスの低下に
よつてクリツプ作用が働かず、瞬間的な負荷の変
動によつて電力制限動作が行なわれることがな
い。従つて音楽信号の増幅の場合の如く一時的に
大出力となつても電力制限動作が行なわれず、正
常に増幅作用を行なう。 Furthermore, since the voltage change at the common connection point A is integrated and detected by the capacitor 24, in this embodiment, the clipping effect does not occur due to a momentary drop in load impedance, and the momentary load impedance decreases. Fluctuations do not cause power limiting operations. Therefore, even if the output temporarily becomes high as in the case of amplifying a music signal, the power limiting operation is not performed, and the amplifying action is performed normally.
またさらに、本実施例においてトランジスタ電
力増幅器の直流電源の電圧低下を検出する場合を
例に説明したが、直流に整流する前の降圧した交
流電源の電圧低下を検出してもよいことは勿論で
ある。 Furthermore, although this embodiment has been described using an example of detecting a voltage drop in a DC power source for a transistor power amplifier, it is of course possible to detect a voltage drop in an AC power source that has been stepped down before being rectified into DC. be.
以上説明した如く本考案によれば、トランジス
タ増幅器の過負荷による電源電圧の低下値を検出
するための直流電圧源の電圧を任意の値に選定す
ることができるため、ドリフト対策が完全に行な
える。 As explained above, according to the present invention, since the voltage of the DC voltage source for detecting the drop value of the power supply voltage due to the overload of the transistor amplifier can be selected to an arbitrary value, it is possible to completely prevent drift. .
また、電力制限用に挿入したトランジスタの電
極間浮遊容量は出力トランジスタのベース間に入
ることになり、出力トランジスタの特性を悪化さ
せるようなこともない。 In addition, the stray capacitance between the electrodes of the transistor inserted for power limitation will be present between the bases of the output transistor, and the characteristics of the output transistor will not be deteriorated.
またさらに、ステレオ回路の場合において、電
源回路が共通のときは電源電圧の低下を検出する
検出回路は１つでよく、回路が簡略になる効果も
ある。 Furthermore, in the case of a stereo circuit, when the power supply circuit is common, only one detection circuit is required to detect a drop in the power supply voltage, which has the effect of simplifying the circuit.
また、過負荷時に従来発生した高周波発振を抑
える効果もある。 It also has the effect of suppressing high-frequency oscillations that conventionally occur during overload.
第１図はトランジスタ増幅器の従来の電力制限
回路の回路図。第２図は本考案の一実施例の回路
図。第３図は本考案の一実施例の作用の説明に供
する図。
１および２……出力トランジスタ、３および４
……駆動用トランジスタ、２５および２６……電
力制限用のトランジスタ、２３……直流電圧源、
３０および３１……ダイオード。
FIG. 1 is a circuit diagram of a conventional power limiting circuit for a transistor amplifier. FIG. 2 is a circuit diagram of an embodiment of the present invention. FIG. 3 is a diagram for explaining the operation of an embodiment of the present invention. 1 and 2...output transistor, 3 and 4
... Drive transistor, 25 and 26 ... Power limiting transistor, 23 ... DC voltage source,
30 and 31...diodes.
Claims (1)
まで低下したことを積分して検出する検出回路
と、該検出回路の出力により前記トランジスタ電
力増幅器の駆動段の出力電圧を前記所定値の絶対
値より小さい絶対値の電圧にクリツプする出力ト
ランジスタのバイアス回路に並列に接続されたク
リツプ回路とを備え、前記電源電圧が前記所定値
にまで低下したことを積分して検出し、前記トラ
ンジスタ電力増幅器の駆動段の出力電圧をクリツ
プして出力電力を制限することを特徴とするトラ
ンジスタ電力増幅器の電力制限回路。 a detection circuit that integrates and detects that the power supply voltage of the transistor power amplifier has decreased to a predetermined value; and an output voltage of the drive stage of the transistor power amplifier that is determined by the output of the detection circuit to an absolute value smaller than the absolute value of the predetermined value. and a clip circuit connected in parallel to the bias circuit of the output transistor that clips the voltage to the voltage of the output transistor. A power limiting circuit for a transistor power amplifier characterized by clipping the output voltage to limit the output power.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981006019U JPS6314489Y2 (en) | 1981-01-20 | 1981-01-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981006019U JPS6314489Y2 (en) | 1981-01-20 | 1981-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57119908U JPS57119908U (en) | 1982-07-26 |
| JPS6314489Y2 true JPS6314489Y2 (en) | 1988-04-22 |
Family
ID=29804352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981006019U Expired JPS6314489Y2 (en) | 1981-01-20 | 1981-01-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6314489Y2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51108751A (en) * | 1975-03-20 | 1976-09-27 | Mitsubishi Electric Corp | DENRYOKUZO FUKUKI |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016103Y2 (en) * | 1977-12-26 | 1985-05-20 | 株式会社ケンウッド | power amplifier |
-
1981
- 1981-01-20 JP JP1981006019U patent/JPS6314489Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51108751A (en) * | 1975-03-20 | 1976-09-27 | Mitsubishi Electric Corp | DENRYOKUZO FUKUKI |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57119908U (en) | 1982-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509101A (en) | Protection circuit for switching power amplifier | |
| US7205834B2 (en) | Power amplifier | |
| US4087759A (en) | Power amplifier devices | |
| US4258406A (en) | Protecting circuit | |
| US4471322A (en) | Power amplifier | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| US4503478A (en) | Transistor power amplifier circuit | |
| GB2047032A (en) | Power-amplifying circuits | |
| JPS6314489Y2 (en) | ||
| JP2000022451A (en) | Signal processing circuit device | |
| JPH0618300B2 (en) | Darlington transistor device | |
| JPS6019166B2 (en) | push pull power amplifier | |
| JPH05226940A (en) | Amplifier circuit | |
| KR100394301B1 (en) | Btl amplifier circuit | |
| JP2001284969A (en) | Power amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2762333B2 (en) | Amplifier circuit and signal amplifier IC | |
| JPH0145150Y2 (en) | ||
| JP3505325B2 (en) | BTL amplifier circuit | |
| JPS5915124Y2 (en) | power amplifier circuit | |
| JPH04407B2 (en) | ||
| JP3281798B2 (en) | Power amplifier circuit | |
| JPS5949728B2 (en) | variable impedance circuit | |
| JPS6218979Y2 (en) | ||
| JP3077390B2 (en) | Voltage control circuit |