JPS6314463A - 高密度超小形電子モジュ−ル - Google Patents
高密度超小形電子モジュ−ルInfo
- Publication number
- JPS6314463A JPS6314463A JP62159565A JP15956587A JPS6314463A JP S6314463 A JPS6314463 A JP S6314463A JP 62159565 A JP62159565 A JP 62159565A JP 15956587 A JP15956587 A JP 15956587A JP S6314463 A JPS6314463 A JP S6314463A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- chip
- module
- microelectronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims description 36
- 238000004377 microelectronic Methods 0.000 claims description 33
- 239000000919 ceramic Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 230000015654 memory Effects 0.000 claims description 5
- 239000000872 buffer Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000008439 repair process Effects 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- 239000003562 lightweight material Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000004806 packaging method and process Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000003870 refractory metal Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000010397 one-hybrid screening Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1461—Slidable card holders; Card stiffeners; Control or display means therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Thermistors And Varistors (AREA)
- Electron Tubes For Measurement (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、背面を向き合わせて取り付けた一対のプリン
ト基板上にそれぞれ独立して気密封止された単層セラミ
ックチップ・パッケージを利用した超小形電子パッケー
ジモジュール（ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ｐａ
ｃｋａｇｉｎｇ ｍｏｄｕｌｅ）に関する。この多チッ
プパッケージ方式とると、キャパシタンスが小さくエネ
ルギーの消散の少ない軽量で交換可能な複数のモジュー
ルにより、現在の軍試験基準の標準型を利用して容易に
高密度のパッケージングができる。この種のモジュール
は、高クロツクレートで機能し、特にＶＨＳＩＣ（超高
速度集積回路）の作動に適する。
ト基板上にそれぞれ独立して気密封止された単層セラミ
ックチップ・パッケージを利用した超小形電子パッケー
ジモジュール（ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ｐａ
ｃｋａｇｉｎｇ ｍｏｄｕｌｅ）に関する。この多チッ
プパッケージ方式とると、キャパシタンスが小さくエネ
ルギーの消散の少ない軽量で交換可能な複数のモジュー
ルにより、現在の軍試験基準の標準型を利用して容易に
高密度のパッケージングができる。この種のモジュール
は、高クロツクレートで機能し、特にＶＨＳＩＣ（超高
速度集積回路）の作動に適する。
多チップ・ハイブリッドは、普通、多数の裸の能動チッ
プと内部に組込まれたその他の装置とを持つ気密封止さ
れた包囲体から成るものと考えられている。ハイブリッ
ドを組立てる際の問題は、その見返りとして、パッケー
ジ密度が増す利点とトレードオフされている。しかしな
がら、全てのハイブリッドについてパッケージ密度が増
大するわけではない。ハイプツトのパッケージングに関
するその他の予測としては次のようなことがある。
プと内部に組込まれたその他の装置とを持つ気密封止さ
れた包囲体から成るものと考えられている。ハイブリッ
ドを組立てる際の問題は、その見返りとして、パッケー
ジ密度が増す利点とトレードオフされている。しかしな
がら、全てのハイブリッドについてパッケージ密度が増
大するわけではない。ハイプツトのパッケージングに関
するその他の予測としては次のようなことがある。
（１）ハイブリッド内部のチップ上のボンディングパッ
ドの総数と比較して、ハイブリッドの持つ入／出力ピン
の数が少なくなる。
ドの総数と比較して、ハイブリッドの持つ入／出力ピン
の数が少なくなる。
（２）成る一定の回路中のチップを電気的且つ機械的に
分割してハイブリッドパッケージをつくり、はとんどの
接続がハイブリッド内部のチップ間に形成されかつ一つ
のハイブリッドから他のハイブリッド成るいは一つのハ
イブリッドから他の単一チップ・パッケージへの接続の
数を少なくするようにできる。
分割してハイブリッドパッケージをつくり、はとんどの
接続がハイブリッド内部のチップ間に形成されかつ一つ
のハイブリッドから他のハイブリッド成るいは一つのハ
イブリッドから他の単一チップ・パッケージへの接続の
数を少なくするようにできる。
［従来の技術］
上記２つの予測が実現できる場合もあるけれども、常に
実現できるとは限らず、特にかなり多数の高密度且つ高
速度ゲートアレイが必要な場合には実現できない。多数
のゲートアレイチップが少数のハイブリッドパッケージ
に分割されているとき、たとえば３２のゲートアレイチ
ップが４つのハイブリッドパッケージに分割されている
ときには、チップの人／出力接続部の８０％〜９０％が
ハイブリッドパッケージの外部に位置することになる。
実現できるとは限らず、特にかなり多数の高密度且つ高
速度ゲートアレイが必要な場合には実現できない。多数
のゲートアレイチップが少数のハイブリッドパッケージ
に分割されているとき、たとえば３２のゲートアレイチ
ップが４つのハイブリッドパッケージに分割されている
ときには、チップの人／出力接続部の８０％〜９０％が
ハイブリッドパッケージの外部に位置することになる。
各チップは、同一のハイブリッドパッケージ中にある他
のチップへの接続部と同数の接続部を、回路中の他のチ
ップへの接続部として必要とする。チップ数８個のハイ
ブリッドは、約１０００本のピンを必要とし、そのため
にハイブリッドの使用及び魅力が著しく低下する。所与
のモジュールが半分に分けられ二つのモジュールにパッ
ケージされている場合も、同様のことが言える。これら
の二つのモジエールを接続するために、極めて多数の接
続ピンが配設されることになる。
のチップへの接続部と同数の接続部を、回路中の他のチ
ップへの接続部として必要とする。チップ数８個のハイ
ブリッドは、約１０００本のピンを必要とし、そのため
にハイブリッドの使用及び魅力が著しく低下する。所与
のモジュールが半分に分けられ二つのモジュールにパッ
ケージされている場合も、同様のことが言える。これら
の二つのモジエールを接続するために、極めて多数の接
続ピンが配設されることになる。
電気的な分割の問題のほかに、現在軍用として要求され
ている小型ＳＥＭ（標準電子モジュール）を考慮すると
、ハイブリッドパッケージには機械的なレイアウト（配
置）上の問題がある。上述の標準寸法は最大のものでも
基板の面積゛が１２．７ｃｍＸ １２．７ｃｍ（５Ｘ
５インチ）であり、その上に使用する部品全部を配置し
なければならない。多チップ・ハイブリッドは、基板の
全面積のうちかなりの部分を占める。大きなハイブリッ
ドを持つ比較的小さな基板をレイアウトする場合標準ハ
イブリッド寸法が定められて利用できるＳＥＭ基板面全
域が正しく所定数のハイブリッドで覆われるようにしな
い限り、利用できる基板の全面積を使用することはでき
ない。
ている小型ＳＥＭ（標準電子モジュール）を考慮すると
、ハイブリッドパッケージには機械的なレイアウト（配
置）上の問題がある。上述の標準寸法は最大のものでも
基板の面積゛が１２．７ｃｍＸ １２．７ｃｍ（５Ｘ
５インチ）であり、その上に使用する部品全部を配置し
なければならない。多チップ・ハイブリッドは、基板の
全面積のうちかなりの部分を占める。大きなハイブリッ
ドを持つ比較的小さな基板をレイアウトする場合標準ハ
イブリッド寸法が定められて利用できるＳＥＭ基板面全
域が正しく所定数のハイブリッドで覆われるようにしな
い限り、利用できる基板の全面積を使用することはでき
ない。
たとえば、各ハイブリッドが６．３５ｃｍけける８、３
５ｃｍ （２１／２ ｘ ２２／１インチ）を占める４
個のハイブリッドを用いれば全面が完全に覆われる。Ｓ
ＥＭの寸法が決まりハイブリッドの寸法が定められると
、次の問題は、ハイブリッドの内部空間全部を利用し、
各ハイブリッド間でのピンアウト（ｐｉｎ−ｏｕｔ）の
要求を満たすようにする回路の分割の問題である。この
問題は、自由寸法の複数のハイブリッドを規格ＳＥＭ上
に適合させるのと同じ問題である。ハイブリッドの内部
でハイブリッドの全区域を利用できないことや、ハイブ
リッド間にあまりに多くの入／出力ピンが必要になるこ
とがある。与えられた面積を利用するための他の方法は
、利用可能な面に少数の大きなパッケージを配設しない
で多数の小さなパッケージを入れることである。このよ
うな方法の一つとして、ハイブリッド寸法が１２．７ｃ
ｍｘ１２．７ｃｍ（５ｘ ５インチ）の大きさで一方の
端縁部に接続コネクタを持つ気密封止された裸のチップ
・ハイブリッドをＳＥＭモジュールと定めて、これを標
準電子モジュール（ＳＥＭ）と名づける方法がる。
５ｃｍ （２１／２ ｘ ２２／１インチ）を占める４
個のハイブリッドを用いれば全面が完全に覆われる。Ｓ
ＥＭの寸法が決まりハイブリッドの寸法が定められると
、次の問題は、ハイブリッドの内部空間全部を利用し、
各ハイブリッド間でのピンアウト（ｐｉｎ−ｏｕｔ）の
要求を満たすようにする回路の分割の問題である。この
問題は、自由寸法の複数のハイブリッドを規格ＳＥＭ上
に適合させるのと同じ問題である。ハイブリッドの内部
でハイブリッドの全区域を利用できないことや、ハイブ
リッド間にあまりに多くの入／出力ピンが必要になるこ
とがある。与えられた面積を利用するための他の方法は
、利用可能な面に少数の大きなパッケージを配設しない
で多数の小さなパッケージを入れることである。このよ
うな方法の一つとして、ハイブリッド寸法が１２．７ｃ
ｍｘ１２．７ｃｍ（５ｘ ５インチ）の大きさで一方の
端縁部に接続コネクタを持つ気密封止された裸のチップ
・ハイブリッドをＳＥＭモジュールと定めて、これを標
準電子モジュール（ＳＥＭ）と名づける方法がる。
大きなハイブリッドを用いる方法の欠点は、避けること
ができない裸チップの交換を行うために、大きなモジュ
ールを気密封止し、封止を解除し再び封止する場合の危
険である。裸チップ全てを完全に検査してバーンインす
ることは不可能である。従って、このモジュールは多数
の裸のチップを交換することになる。
ができない裸チップの交換を行うために、大きなモジュ
ールを気密封止し、封止を解除し再び封止する場合の危
険である。裸チップ全てを完全に検査してバーンインす
ることは不可能である。従って、このモジュールは多数
の裸のチップを交換することになる。
［従来の技術］
先行技術としては、複数の接点パッドを持ち支持体及び
カバーを備えた高速度チップのパッケージで、多層セラ
ミックを用いたものが開発されている。支持体は、チッ
プを受容するほぼ平面上の区域を持つ絶縁材料の基部か
ら形成されている。基部には冷却スタッドが取り付けら
れ、一つまたはそれ以上の取り外し自在の冷却フィンが
ある。このスタッドは、たとえば、基部上のチップ受容
区域の下部に取り付けられる。離間した複数のリードが
基部に支持され、その末端部は基部を越えてチップから
離れる方向に延び、リードの内端部は、チップを受容す
る区域にごく近い位置にある。接地用母線が基板に支持
され、パッケージの電気的な点検を行うことができるよ
うになっている。多数枚のセラミック材料の層を積み重
ねて高温度で焼成して得られる上記の如き多層セラミッ
ク一体焼成構造は、１９７５年３月２５日付で特許され
た米国特許第３，８７２，５８３号の明細書に記載され
れいる。ｒＬＳ Ｉチップのパッケージ及びその方法」
という名称の前記先行特許の発明者であるロバート・ジ
ェイ・ビオール及びジョン・ジェイ・ザシオ（Ｒｏｂｅ
ｒｔ Ｊ 、 Ｂｅａｌ ｌ ａｎｄ ＪｏｈｎＪ、
Ｚａｓｉｏ）は、上記の如き多層セラミックパッケージ
を該特許明細書に記載している。
カバーを備えた高速度チップのパッケージで、多層セラ
ミックを用いたものが開発されている。支持体は、チッ
プを受容するほぼ平面上の区域を持つ絶縁材料の基部か
ら形成されている。基部には冷却スタッドが取り付けら
れ、一つまたはそれ以上の取り外し自在の冷却フィンが
ある。このスタッドは、たとえば、基部上のチップ受容
区域の下部に取り付けられる。離間した複数のリードが
基部に支持され、その末端部は基部を越えてチップから
離れる方向に延び、リードの内端部は、チップを受容す
る区域にごく近い位置にある。接地用母線が基板に支持
され、パッケージの電気的な点検を行うことができるよ
うになっている。多数枚のセラミック材料の層を積み重
ねて高温度で焼成して得られる上記の如き多層セラミッ
ク一体焼成構造は、１９７５年３月２５日付で特許され
た米国特許第３，８７２，５８３号の明細書に記載され
れいる。ｒＬＳ Ｉチップのパッケージ及びその方法」
という名称の前記先行特許の発明者であるロバート・ジ
ェイ・ビオール及びジョン・ジェイ・ザシオ（Ｒｏｂｅ
ｒｔ Ｊ 、 Ｂｅａｌ ｌ ａｎｄ ＪｏｈｎＪ、
Ｚａｓｉｏ）は、上記の如き多層セラミックパッケージ
を該特許明細書に記載している。
［発明が解決しようとする問題点、並びに発明の特徴事
項］ 標準軍規路を含む種々の寸法のモジュールに使用できる
高密度超小形電子パッケージ法に係る本発明は、高密度
のパッケージにより、リード線つきチップ基板取り付け
面と比較すると２倍半にもなる実装密度にすることがで
きる。
項］ 標準軍規路を含む種々の寸法のモジュールに使用できる
高密度超小形電子パッケージ法に係る本発明は、高密度
のパッケージにより、リード線つきチップ基板取り付け
面と比較すると２倍半にもなる実装密度にすることがで
きる。
本発明は、熱伝導冷却ヒートシンクを持つ一対の基板か
ら成ることを要件としているＳＥＭの指導基準に合致す
る。各プリント基板はそれぞれのヒートシンク・プレー
トと積層されて、単一の基板として多数の構成部品を組
込んでいる。最終組立工程で２枚のプリント基板を一体
にする際、各基板は背後面を合わせるように、即ちヒー
トシンクとヒートシンクを突き合わせて配置し、２枚の
カバーによって一体に保持する。一方のカバーはにねじ
を入れる遊隙孔部を持ち、他方カバーの同一位置にはね
じつき孔部がある。取り付けねじは一方のカバーを貫通
し、２枚のプリント基板を通って、第二のカバーにねじ
込まれる。このような構成にすることにより、何らかの
理由でプリント基板の一方が作動不能状態になったとき
の修理が可能になる。モジュールから一方の基板を取り
外し、他方の基板はそのまま使用できる。同一のヒート
シンクに永久的に両方の基板を積層してしまった構造の
場合には、上記のような片方をそのまま利用することは
不可能である。２枚のカバーは頑丈で軽量でありて、モ
ジュール組立体にかなりの剛性を付与する。モジュール
の全重量は約３８０グラム（０，８５ボンド）程度であ
る。予想される機成的振動の固有周波数は約２５０ヘル
ツ、中心部の増幅定数は約２０乃至１である。即ち、基
板の広帯域ランダム振動入力は０．０４Ｇ２７ヘルツで
あり、最大応答加速度は約１７．７グラム（０，０４ボ
ンド）である。
ら成ることを要件としているＳＥＭの指導基準に合致す
る。各プリント基板はそれぞれのヒートシンク・プレー
トと積層されて、単一の基板として多数の構成部品を組
込んでいる。最終組立工程で２枚のプリント基板を一体
にする際、各基板は背後面を合わせるように、即ちヒー
トシンクとヒートシンクを突き合わせて配置し、２枚の
カバーによって一体に保持する。一方のカバーはにねじ
を入れる遊隙孔部を持ち、他方カバーの同一位置にはね
じつき孔部がある。取り付けねじは一方のカバーを貫通
し、２枚のプリント基板を通って、第二のカバーにねじ
込まれる。このような構成にすることにより、何らかの
理由でプリント基板の一方が作動不能状態になったとき
の修理が可能になる。モジュールから一方の基板を取り
外し、他方の基板はそのまま使用できる。同一のヒート
シンクに永久的に両方の基板を積層してしまった構造の
場合には、上記のような片方をそのまま利用することは
不可能である。２枚のカバーは頑丈で軽量でありて、モ
ジュール組立体にかなりの剛性を付与する。モジュール
の全重量は約３８０グラム（０，８５ボンド）程度であ
る。予想される機成的振動の固有周波数は約２５０ヘル
ツ、中心部の増幅定数は約２０乃至１である。即ち、基
板の広帯域ランダム振動入力は０．０４Ｇ２７ヘルツで
あり、最大応答加速度は約１７．７グラム（０，０４ボ
ンド）である。
このような条件下において、モジュール中央の最大の撓
みは約２ミルであり、この撓み及び加速度はワイヤ接合
部については最小であると言える。
みは約２ミルであり、この撓み及び加速度はワイヤ接合
部については最小であると言える。
本明細書に記載の発明は、各チップが個別に気密封止さ
れ最終的な組立に先立ってバーンインされること社外は
、従来法の多チップ・ハイブリッドの設計と同様である
。上述の大きなカバーは気密封止されてはおらず、接続
板は高話電率のセラミック製多層板ではなく、低誘電率
の有機物から成るプリント基板である。チップパッケー
ジは、多層セラミック製ハイブリッド基板への裸チップ
のワイヤ接合と同様の方法でプリント基板にワイヤ接合
される。
れ最終的な組立に先立ってバーンインされること社外は
、従来法の多チップ・ハイブリッドの設計と同様である
。上述の大きなカバーは気密封止されてはおらず、接続
板は高話電率のセラミック製多層板ではなく、低誘電率
の有機物から成るプリント基板である。チップパッケー
ジは、多層セラミック製ハイブリッド基板への裸チップ
のワイヤ接合と同様の方法でプリント基板にワイヤ接合
される。
チップパッケージは、スクリーニングされ焼きつけられ
た３つの層を有するセラミックの単一層から成る。これ
らのチップパッケージは、中温度の焼成技術（厚いフィ
ルムの場合）または高温セラミック技術の焼成によって
製造することができる。第一層は、スクリーニングまた
は金の厚い膜のエツチングまたはセラミック上面の一体
焼付け耐火性金属層のレーザ・エツチングによってつく
られた細い線の扇形パターンから成る。適当な寸法の基
板上に多数のパターンを形成することができる。次に被
覆する層は、厚いフィルムの形に被覆し中温度（約８５
０℃）で焼成した厚いガラス状誘電層または耐火性金属
の形に被覆し高温（約１５００℃）で焼成した低誘電率
のガラス層である。これらの誘電層 は、カバーをハン
ダづけする金属製密封リングを被覆する基礎となる。密
封リングは、厚いフィルム状のものの上に別層の厚いフ
ィルム層として被覆することもでき、耐火性金属パッケ
ージの形で高温度誘電層上に被覆された耐火性金属によ
って形成することもできる。耐火性金属から成る密封リ
ングを誘電層に設けた孔部を介して扇形パターンの接地
線に接続し、露出した耐火性金属の歿りの部分とともに
電気メッキを行うことができるようにしておかねばなら
ない。
た３つの層を有するセラミックの単一層から成る。これ
らのチップパッケージは、中温度の焼成技術（厚いフィ
ルムの場合）または高温セラミック技術の焼成によって
製造することができる。第一層は、スクリーニングまた
は金の厚い膜のエツチングまたはセラミック上面の一体
焼付け耐火性金属層のレーザ・エツチングによってつく
られた細い線の扇形パターンから成る。適当な寸法の基
板上に多数のパターンを形成することができる。次に被
覆する層は、厚いフィルムの形に被覆し中温度（約８５
０℃）で焼成した厚いガラス状誘電層または耐火性金属
の形に被覆し高温（約１５００℃）で焼成した低誘電率
のガラス層である。これらの誘電層 は、カバーをハン
ダづけする金属製密封リングを被覆する基礎となる。密
封リングは、厚いフィルム状のものの上に別層の厚いフ
ィルム層として被覆することもでき、耐火性金属パッケ
ージの形で高温度誘電層上に被覆された耐火性金属によ
って形成することもできる。耐火性金属から成る密封リ
ングを誘電層に設けた孔部を介して扇形パターンの接地
線に接続し、露出した耐火性金属の歿りの部分とともに
電気メッキを行うことができるようにしておかねばなら
ない。
モジュールのカバーは、セラミック粉末圧縮技術によっ
て製造できる。多数のチップを一度に取扱うことができ
るよう、各基板が多数のパターンを形成しているままの
状態でチップを取り付けワイヤ接合を行った後にカバー
を取り付ける。
て製造できる。多数のチップを一度に取扱うことができ
るよう、各基板が多数のパターンを形成しているままの
状態でチップを取り付けワイヤ接合を行った後にカバー
を取り付ける。
各チップを気密封止した後、複数のパッケージなレーザ
照射により、試験に便利な中程度の大きさに切る。中程
度の大きさは、例えば２．４ｃｍ２（０，９５ｃ平方イ
ンチ）の大きさである。この大きさは、リードなしまた
はリード付のチップパッケージに関するＪＥＤＥＣ（ｊ
ｏｉｎｔ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅ ｅｎ
ｇｉｎｅｅｒｉｎｇｃｏｍｍｉｔｔｅｅ）規格の１種で
ある。リード線の中心間距離が、０．１２７ｃｍ（０，
０５０インチ） 、０．１０１６１０ｌ６．４０インチ
）または０．０５０８ｃｍ （０，０２０インチ）の場
合、上記のパッケージはそれぞれ６４本、８９本または
１６４木のリード線を持つ。２．４ｃｍ’ （０，９５
平方インチ）の４個の扇形パターンを持つ４要素パツケ
ージの場合には、２．５ｃｍ ｘ ２．５ｃｍ（２イン
チ×２インチ）の基板上に４つのパッケージを嵌め込む
ことができる。この場合各パッケージの扇形部において
周界での中心間の間隔は０．０５ｃｍ（Ｑ、Ｑ２（１イ
ンチ）となり、ＪＥＤＥＣ規格の装置で試験できる。Ｉ
Ｃチップ取り付けパッドから中心間隔１０ミルになるよ
う扇形に開く導線部分は、その間隔を持続するのはごく
僅かの距離である。リード線部分は、２．４ｃｍ２（０
，９５平方インチ）のＪＥＤＥＣ規格寸法の端部では、
中心間隔が２０ミルになる。上記のパッケージは、記載
した通りの寸法ではあるが、ＪＥＤＥＣの寸法基準に合
わせて試験しバーンインできる。
照射により、試験に便利な中程度の大きさに切る。中程
度の大きさは、例えば２．４ｃｍ２（０，９５ｃ平方イ
ンチ）の大きさである。この大きさは、リードなしまた
はリード付のチップパッケージに関するＪＥＤＥＣ（ｊ
ｏｉｎｔ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅ ｅｎ
ｇｉｎｅｅｒｉｎｇｃｏｍｍｉｔｔｅｅ）規格の１種で
ある。リード線の中心間距離が、０．１２７ｃｍ（０，
０５０インチ） 、０．１０１６１０ｌ６．４０インチ
）または０．０５０８ｃｍ （０，０２０インチ）の場
合、上記のパッケージはそれぞれ６４本、８９本または
１６４木のリード線を持つ。２．４ｃｍ’ （０，９５
平方インチ）の４個の扇形パターンを持つ４要素パツケ
ージの場合には、２．５ｃｍ ｘ ２．５ｃｍ（２イン
チ×２インチ）の基板上に４つのパッケージを嵌め込む
ことができる。この場合各パッケージの扇形部において
周界での中心間の間隔は０．０５ｃｍ（Ｑ、Ｑ２（１イ
ンチ）となり、ＪＥＤＥＣ規格の装置で試験できる。Ｉ
Ｃチップ取り付けパッドから中心間隔１０ミルになるよ
う扇形に開く導線部分は、その間隔を持続するのはごく
僅かの距離である。リード線部分は、２．４ｃｍ２（０
，９５平方インチ）のＪＥＤＥＣ規格寸法の端部では、
中心間隔が２０ミルになる。上記のパッケージは、記載
した通りの寸法ではあるが、ＪＥＤＥＣの寸法基準に合
わせて試験しバーンインできる。
各プリント基板の組立及び試験終了後に、プリント基板
２枚の背面と背面とを合わせ（ヒートシンクとヒートシ
ンクとを合わせて）、上述したように２枚のカバーを用
いて一体に保持する。２本の位置合わせピンを雨方のカ
バー及び両方の基板組立体に通す。このようにしてでき
た基板対モジュールは、一方のカバーの遊隙孔部を貫通
して他方のカバー中のねじつき孔部または螺条挿入体に
固定されるねじを有する。カバーを所定位置に位置させ
ると、次に行うハンダづけ工程においてワイヤ接合部の
内側部が保護される。
２枚の背面と背面とを合わせ（ヒートシンクとヒートシ
ンクとを合わせて）、上述したように２枚のカバーを用
いて一体に保持する。２本の位置合わせピンを雨方のカ
バー及び両方の基板組立体に通す。このようにしてでき
た基板対モジュールは、一方のカバーの遊隙孔部を貫通
して他方のカバー中のねじつき孔部または螺条挿入体に
固定されるねじを有する。カバーを所定位置に位置させ
ると、次に行うハンダづけ工程においてワイヤ接合部の
内側部が保護される。
本技術分野で周知の如く、コネクタ及び２つの中央ヒー
トシンクを通る２本のロールピンによフてコネクタを所
定位置に保持することができる。ロールピンはヒートシ
ンクとは緩みなく嵌合し、コネクタ中に遊嵌されていて
コネクタを浮かせている。コネクタ中のコネクタビンは
、コネクタに付属する可撓ケーブルの小部分によって、
２枚の金属カバーから突き出た基板の部分に接続される
。２本のビンによってモジュールにコネクタを接続した
後、基板上の露出した導体片に可撓ケーブルをハンダづ
けする。後述の実施例では、中心間路１Ｉ４０ミルの間
に１２５のエツジ導体片が設けられている。
トシンクを通る２本のロールピンによフてコネクタを所
定位置に保持することができる。ロールピンはヒートシ
ンクとは緩みなく嵌合し、コネクタ中に遊嵌されていて
コネクタを浮かせている。コネクタ中のコネクタビンは
、コネクタに付属する可撓ケーブルの小部分によって、
２枚の金属カバーから突き出た基板の部分に接続される
。２本のビンによってモジュールにコネクタを接続した
後、基板上の露出した導体片に可撓ケーブルをハンダづ
けする。後述の実施例では、中心間路１Ｉ４０ミルの間
に１２５のエツジ導体片が設けられている。
コネクタとは反対側のモジュールの端縁部では、同様に
プリント基板がカバー下部に突籾出している。中心間距
離４０ミルの場合には１１０のコネクタを接続する場所
があり、中心間距離２０ミルにすれば２２０のコネクタ
を接続できる。上記の縁部片によって、可撓ケーブルの
ハンダづけ部分によりモジュールの上縁部を覆う側部と
側部との接続ができるようになる。可撓ケーブルには保
護カバーがあり、可撓ケーブルは、ヒートシンクを通る
２木のロールピンによって所定位置に保持されている。
プリント基板がカバー下部に突籾出している。中心間距
離４０ミルの場合には１１０のコネクタを接続する場所
があり、中心間距離２０ミルにすれば２２０のコネクタ
を接続できる。上記の縁部片によって、可撓ケーブルの
ハンダづけ部分によりモジュールの上縁部を覆う側部と
側部との接続ができるようになる。可撓ケーブルには保
護カバーがあり、可撓ケーブルは、ヒートシンクを通る
２木のロールピンによって所定位置に保持されている。
従って、完成したモジュールは、大きなプリント基板の
寸法の差込みハイブリッドであると考えられる。このハ
イブリッドともっと一般的は従来型ハイブリッドとの主
要な相違点は、相互接続基板がセラミック族ではなく有
機物から成ること、各チップが最終組立前に個別に封止
されバーンインされること、及びモジュール全体は気密
封止されないことである。
寸法の差込みハイブリッドであると考えられる。このハ
イブリッドともっと一般的は従来型ハイブリッドとの主
要な相違点は、相互接続基板がセラミック族ではなく有
機物から成ること、各チップが最終組立前に個別に封止
されバーンインされること、及びモジュール全体は気密
封止されないことである。
［発明が解決しようとする問題点］
本発明によって提案されるモジュール構造によれば、小
さな規格品または標準品上に多数のリード線、高速度チ
ップあるいはＶＨＳＩＣチップを配置するという課題を
解決できる。本発明のモジュールによれば、全てのチッ
プが小型ワイヤ接合パッケージ内に包み込まれている高
速度チップを備えた複数のコンピュータ回路の相互接続
が可能になる。
さな規格品または標準品上に多数のリード線、高速度チ
ップあるいはＶＨＳＩＣチップを配置するという課題を
解決できる。本発明のモジュールによれば、全てのチッ
プが小型ワイヤ接合パッケージ内に包み込まれている高
速度チップを備えた複数のコンピュータ回路の相互接続
が可能になる。
本発明の目的は、各種のモジュール規格品上に高密度の
パッケージングをするのに適した高密１超小形電子パッ
ケージモジュールを提供することである。
パッケージングをするのに適した高密１超小形電子パッ
ケージモジュールを提供することである。
［問題点を解決するための手段」
上記の目的に鑑み、本発明は、完全に取り外し可能なカ
バーを持ち、キャパシタンスが小さく電力の消散が少な
く、高クロックレートで動作可能な多チップ高密度軽量
モジュールであって、少なくとも１組の多層プリント基
板から成り、該多層プリント基板が、完全に囲繞され個
々に気密封止され前記プリント基板上に取りつけられた
多数の超小形電子チップパッケージであって、超小形電
子チップうに前記プリント基板上の基板ボンディングパ
ッドにワイヤ接合されている多数本の導電性チップリー
ド線とを持つ超小形電子チップパッケージと、前記多層
プリント基板の内部上層に重ねた複数の導電性接続手段
であって、前記ボンディングパッド及び前記ワイヤ接合
部を介して個々のチップパッケージを相互接続して前記
プリント基板上で電気回路を形成させる複数の導電性接
続手段と、前記電気回路に電気信号を入力しかつ前記電
気回路から電気信号を出力させる多数の人／出力電気信
号伝達基板リード線と、前記モジュールの動作中に前記
超小形電子チップで発生する熱を伝えるように前記プリ
ント基板の全表面積にわたって拡がりかつ前記プリント
基板の互いに反対の２つの側部を越えて延びて、前記基
板をその外側に位置するヒートシンク手段に接続できる
よう配置されているヒートシンク手段とから成り、前記
モジュールは、更に、複数のねじつき手段を介して相互
に接続でき軽量の材料からつくられた第一及び第二取り
はずし自在カバー手段であって、完全に取りはずして前
記モジュールの修理を行なうことができるように取りつ
けられた第一及び第二取りはずし自在カバー手段と、前
記プリント基板を相互に電気接続する保護端部キャップ
を持つ第一端部接続手段と、内部に多数の入／出力ピン
を持つ第二端部接続手段であって、前記プリント基板の
前記リード線の内部に位置しかつ前記リード線と接続さ
れていて、モジュール動作時には電力を供給しかつ電気
信号の入／出力を行うための第二端部接続手段を有する
ことを特徴とするモジュールを提供せんとするものであ
る。
バーを持ち、キャパシタンスが小さく電力の消散が少な
く、高クロックレートで動作可能な多チップ高密度軽量
モジュールであって、少なくとも１組の多層プリント基
板から成り、該多層プリント基板が、完全に囲繞され個
々に気密封止され前記プリント基板上に取りつけられた
多数の超小形電子チップパッケージであって、超小形電
子チップうに前記プリント基板上の基板ボンディングパ
ッドにワイヤ接合されている多数本の導電性チップリー
ド線とを持つ超小形電子チップパッケージと、前記多層
プリント基板の内部上層に重ねた複数の導電性接続手段
であって、前記ボンディングパッド及び前記ワイヤ接合
部を介して個々のチップパッケージを相互接続して前記
プリント基板上で電気回路を形成させる複数の導電性接
続手段と、前記電気回路に電気信号を入力しかつ前記電
気回路から電気信号を出力させる多数の人／出力電気信
号伝達基板リード線と、前記モジュールの動作中に前記
超小形電子チップで発生する熱を伝えるように前記プリ
ント基板の全表面積にわたって拡がりかつ前記プリント
基板の互いに反対の２つの側部を越えて延びて、前記基
板をその外側に位置するヒートシンク手段に接続できる
よう配置されているヒートシンク手段とから成り、前記
モジュールは、更に、複数のねじつき手段を介して相互
に接続でき軽量の材料からつくられた第一及び第二取り
はずし自在カバー手段であって、完全に取りはずして前
記モジュールの修理を行なうことができるように取りつ
けられた第一及び第二取りはずし自在カバー手段と、前
記プリント基板を相互に電気接続する保護端部キャップ
を持つ第一端部接続手段と、内部に多数の入／出力ピン
を持つ第二端部接続手段であって、前記プリント基板の
前記リード線の内部に位置しかつ前記リード線と接続さ
れていて、モジュール動作時には電力を供給しかつ電気
信号の入／出力を行うための第二端部接続手段を有する
ことを特徴とするモジュールを提供せんとするものであ
る。
［実施例］
以下、添付図面を参照して本発明の実施例を詳細に説明
する。
する。
第１図は、高密１超小形電子モジュール１の直角方向分
解図である。このモジュール１は、２枚のプリント基板
５及び５′から成る。第一のプリント基板５は、図示の
如く、平面状横方向表面６を持つ。この平面状横方向表
面６の上に、多数の超小形電子チップのパッケージ７が
載置されている。第一のプリント基板５の横方向表面上
に、上記の多数の超小形電子チップパッケージが直線状
に配置されている。プリント基板５の一端部には入／出
力ストリップ９がある。入／出力ストリップ９は、モジ
ュール１の動作時に電源からの供給電圧及び信号の人力
及び出力を可能にする。プリント基板５は、更にヒート
シンク１１を有する。ヒートシンク１１はプリント基板
５の反対側横方向表面６′に積層されている。更に、第
二のプリント基板５′が図示されている。この第二のプ
リント基板５′とそのヒートシンクとは、モジュール組
立時に、プリント基板５に対して背面と背面を合わせて
（ヒートシンクとヒートシンクとを合わせて）配置され
る。第二のヒートシンク１１′を持つ第二のプリント基
板５′は、第３図に示すように、２枚の取り外し自在の
カバー１３がプリント基板５及びプリント基板５′に載
置された後に、相互接続される。各チップのパッケージ
自身が個別に気密封止されているので、取り外し自在の
カバー１３は気密に封止されない。更に、モジュール１
の動作寿命中を通じて、保守の目的で上記の２枚のカバ
ー１３を取り外し、超小形電子チップパッケージ７を容
易に迅速に交換できる。
解図である。このモジュール１は、２枚のプリント基板
５及び５′から成る。第一のプリント基板５は、図示の
如く、平面状横方向表面６を持つ。この平面状横方向表
面６の上に、多数の超小形電子チップのパッケージ７が
載置されている。第一のプリント基板５の横方向表面上
に、上記の多数の超小形電子チップパッケージが直線状
に配置されている。プリント基板５の一端部には入／出
力ストリップ９がある。入／出力ストリップ９は、モジ
ュール１の動作時に電源からの供給電圧及び信号の人力
及び出力を可能にする。プリント基板５は、更にヒート
シンク１１を有する。ヒートシンク１１はプリント基板
５の反対側横方向表面６′に積層されている。更に、第
二のプリント基板５′が図示されている。この第二のプ
リント基板５′とそのヒートシンクとは、モジュール組
立時に、プリント基板５に対して背面と背面を合わせて
（ヒートシンクとヒートシンクとを合わせて）配置され
る。第二のヒートシンク１１′を持つ第二のプリント基
板５′は、第３図に示すように、２枚の取り外し自在の
カバー１３がプリント基板５及びプリント基板５′に載
置された後に、相互接続される。各チップのパッケージ
自身が個別に気密封止されているので、取り外し自在の
カバー１３は気密に封止されない。更に、モジュール１
の動作寿命中を通じて、保守の目的で上記の２枚のカバ
ー１３を取り外し、超小形電子チップパッケージ７を容
易に迅速に交換できる。
取り外し自在のカバー１３は、上部カバー１３を貫通し
下部カバーにねじ込まるれるねじによって所定位置に保
持される。多数のビン・コネクタ１９を持つ背面板端部
キャップ１５及び前端部コネクタ１７は、ヒートシンク
１１及び１１′を貫通するピンによって所定位置に保持
される。前端部コネクタ１７は、第一のプリント基板５
の端縁部コンタクト９及び第２のプリント基板５′の端
縁部コンタクト９′と直接に電気接続される。
下部カバーにねじ込まるれるねじによって所定位置に保
持される。多数のビン・コネクタ１９を持つ背面板端部
キャップ１５及び前端部コネクタ１７は、ヒートシンク
１１及び１１′を貫通するピンによって所定位置に保持
される。前端部コネクタ１７は、第一のプリント基板５
の端縁部コンタクト９及び第２のプリント基板５′の端
縁部コンタクト９′と直接に電気接続される。
第２図は、取り外し自在のカバー１３を取り外したプリ
ント基板５の平面図である。ここに開示したプリント基
板５は、個々に気密封止された多数の超小形電子チップ
パッケージ７が取り付けられた第１面６及びヒートシン
ク１１を持つ。図示した特定の実施例では、プリント基
板５はコンピュータの形である。列１は、ゲートアレイ
チップ２０が直線状に配置された集合体である。列２は
、ＰＲＯＭ５ （プログラム可能読出し専用メモリ）２
１及びマルチプライアの直線状配列体である。列３は、
バッファ及びドライバ２２の列である。列４は、ランダ
ム・アクセス・メモリ即ちＲＡＭ２３の列である。最後
に、列５は、バッファ、ドライバ及び入／出力チップ２
４の直線状配列体である。減結合キャパシタ２５を直線
状に配列したものが数列図示されている。上記のチップ
は、多層プリント基板５の内部の接続回路の下部の基板
を介して相互に接続されている。入／出力ビン９は、前
端部コネクタ１７の内部にある多数のビン１９と接続さ
れている。予め試験器で、バーンインされ実装したチッ
プ７を利用して、上記コンピュータと第二のプリント基
板５′とを背中合わせに取り付けることにより、より多
数のメモリ（ＲＡＭ）を組込んで、軍用規格の用途に利
用できるようにすることができる。
ント基板５の平面図である。ここに開示したプリント基
板５は、個々に気密封止された多数の超小形電子チップ
パッケージ７が取り付けられた第１面６及びヒートシン
ク１１を持つ。図示した特定の実施例では、プリント基
板５はコンピュータの形である。列１は、ゲートアレイ
チップ２０が直線状に配置された集合体である。列２は
、ＰＲＯＭ５ （プログラム可能読出し専用メモリ）２
１及びマルチプライアの直線状配列体である。列３は、
バッファ及びドライバ２２の列である。列４は、ランダ
ム・アクセス・メモリ即ちＲＡＭ２３の列である。最後
に、列５は、バッファ、ドライバ及び入／出力チップ２
４の直線状配列体である。減結合キャパシタ２５を直線
状に配列したものが数列図示されている。上記のチップ
は、多層プリント基板５の内部の接続回路の下部の基板
を介して相互に接続されている。入／出力ビン９は、前
端部コネクタ１７の内部にある多数のビン１９と接続さ
れている。予め試験器で、バーンインされ実装したチッ
プ７を利用して、上記コンピュータと第二のプリント基
板５′とを背中合わせに取り付けることにより、より多
数のメモリ（ＲＡＭ）を組込んで、軍用規格の用途に利
用できるようにすることができる。
第３図は、モジュール１の断面図であり、２つのプリン
ト基板５．５′から成る構造を示す。この構造の場合、
第一のプリント基板５の上部には多数の個別に気密封止
されたチップパッケージ７がある。プリント基板５の下
面にはヒートシンク１１′が積層されている。第二のプ
リント基板５′もヒートシンク１１′を持ち、２枚の基
板は一連の接続ねじまたは取り付けねじ１４を介して一
体に接続される。端部キャップ１５によって、２枚のプ
リント基板５及び５′の電気接続を行うクロスオーバ接
続手段１８がｍＮ的に保護される。多数の入／出力ビン
１９を持つ前端部コネクタ１９が、両プリント基板５及
び５′を接続している。複数の可撓性コネクタ・リボン
１６によって、基板５及び５′上の端縁接続部９及び９
′とコネクタ１７のビン１９とが接続される。取り外し
自在のカバーが、プリント基板とそれぞれの基板のヒー
トシンクを貫通する取り付けねじ１４によって、所定位
置に保持されている。第３図に示す各個のチップパッケ
ージ７の交換が必要になったときには１．取り付けねじ
１４をはずし、次いで取り外し自在のカバー１３の一方
を取り除いて一方のプリント基板５または５′を露出さ
せる。欠陥があることが判明したチップパッケージを効
率良く除去し、取り外し自在のカバー１３の再配置及び
取り付けねじ１４の再取り付けによって、モジュール１
を再び組立てることができる。
ト基板５．５′から成る構造を示す。この構造の場合、
第一のプリント基板５の上部には多数の個別に気密封止
されたチップパッケージ７がある。プリント基板５の下
面にはヒートシンク１１′が積層されている。第二のプ
リント基板５′もヒートシンク１１′を持ち、２枚の基
板は一連の接続ねじまたは取り付けねじ１４を介して一
体に接続される。端部キャップ１５によって、２枚のプ
リント基板５及び５′の電気接続を行うクロスオーバ接
続手段１８がｍＮ的に保護される。多数の入／出力ビン
１９を持つ前端部コネクタ１９が、両プリント基板５及
び５′を接続している。複数の可撓性コネクタ・リボン
１６によって、基板５及び５′上の端縁接続部９及び９
′とコネクタ１７のビン１９とが接続される。取り外し
自在のカバーが、プリント基板とそれぞれの基板のヒー
トシンクを貫通する取り付けねじ１４によって、所定位
置に保持されている。第３図に示す各個のチップパッケ
ージ７の交換が必要になったときには１．取り付けねじ
１４をはずし、次いで取り外し自在のカバー１３の一方
を取り除いて一方のプリント基板５または５′を露出さ
せる。欠陥があることが判明したチップパッケージを効
率良く除去し、取り外し自在のカバー１３の再配置及び
取り付けねじ１４の再取り付けによって、モジュール１
を再び組立てることができる。
第４図は、単一セラミック層チップパッケージの平面図
であり、チップは適正な位置に位置しているがカバーの
ない状態を示している。導体の扇形パターン８を図示し
であるが、扇形パターンの上部に付着される金属層及び
誘電材料層は図示されていない。扇形の導体パターン８
はチップ４の端縁部から始まり、中心間距離が６ミルと
近接配置されている。中心間距離が１０ミルになるよう
に扇形にし、少しの間はこの間隔に保たれる。パターン
は更に扇形に拡がり続けて、電気的試験に通した間隔、
一般的には中心間距離２０ミルに拡がる０間隔が上記の
ように広くなれば、パッケージの試験器具による試験が
容易になり、バーンインも容易になる。試験及びバーン
イン後、セラミック２に背後からレーザを照射し、１０
ミルから２０ミルに拡がっている扇形パターン部分を切
り落とし廃棄すれば、１０ミルのピッチで外部にリード
線が８が延びるチップパッケージ５が得られる。
であり、チップは適正な位置に位置しているがカバーの
ない状態を示している。導体の扇形パターン８を図示し
であるが、扇形パターンの上部に付着される金属層及び
誘電材料層は図示されていない。扇形の導体パターン８
はチップ４の端縁部から始まり、中心間距離が６ミルと
近接配置されている。中心間距離が１０ミルになるよう
に扇形にし、少しの間はこの間隔に保たれる。パターン
は更に扇形に拡がり続けて、電気的試験に通した間隔、
一般的には中心間距離２０ミルに拡がる０間隔が上記の
ように広くなれば、パッケージの試験器具による試験が
容易になり、バーンインも容易になる。試験及びバーン
イン後、セラミック２に背後からレーザを照射し、１０
ミルから２０ミルに拡がっている扇形パターン部分を切
り落とし廃棄すれば、１０ミルのピッチで外部にリード
線が８が延びるチップパッケージ５が得られる。
このようにして得られた小さなパッケージは、例えばプ
リント基板の如き多層接続構造体から成る次のレベルの
接続体にワイヤ接合するための間隔の狭いボンディング
パッドを持つものである。
リント基板の如き多層接続構造体から成る次のレベルの
接続体にワイヤ接合するための間隔の狭いボンディング
パッドを持つものである。
これらのチップパッケージは、プリント基板上に横長の
ボンディングパッドがあるので、数回にわたってプリン
ト基板に取り付け、交換し、再接合することができ、得
られるモジュールのチップ間の線のキャパシタンスは大
面積のプリント基板上に中心間路１１ｉＩ２０ミルのリ
ード線を設けたパッケージの持つキャパシタンスの約半
分である。電力の大部分はチップの出力バッファで消散
し、従って回路全体の熱を消散は半分に低下する。
ボンディングパッドがあるので、数回にわたってプリン
ト基板に取り付け、交換し、再接合することができ、得
られるモジュールのチップ間の線のキャパシタンスは大
面積のプリント基板上に中心間路１１ｉＩ２０ミルのリ
ード線を設けたパッケージの持つキャパシタンスの約半
分である。電力の大部分はチップの出力バッファで消散
し、従って回路全体の熱を消散は半分に低下する。
第５図に上記の如＠扇形構造の４つを平面図で示す。図
に示すように、４個の独立したパッケージを同時に製造
できる。
に示すように、４個の独立したパッケージを同時に製造
できる。
第６図は、同一のセラミック基板上に形成した複数のチ
ップパッケージの平面図である。扇形パターン８、これ
に続く話電層９、及びシールリング１０を図示しである
。図中、二つのパターンにはチップが取り付けられ、パ
ターンの一つにはチップ上のシールリングにハンダづけ
された中空セラミック製カー バー１１が取り付けら
れるように図示しである。このバッチ式製造法によれば
、組立コストが低くなる。全部のカバーを取り付けた後
、各パッケージを分離して試験し、小さな最終寸法に切
断する。
ップパッケージの平面図である。扇形パターン８、これ
に続く話電層９、及びシールリング１０を図示しである
。図中、二つのパターンにはチップが取り付けられ、パ
ターンの一つにはチップ上のシールリングにハンダづけ
された中空セラミック製カー バー１１が取り付けら
れるように図示しである。このバッチ式製造法によれば
、組立コストが低くなる。全部のカバーを取り付けた後
、各パッケージを分離して試験し、小さな最終寸法に切
断する。
第７図に、ヒートシンク１１を持つ多層プリント基板５
の断面図並びにワイヤ接合体２６及び２８を介してチッ
プ４と外部回路とを完全に接続した二つのチップパッケ
ージ７の断面図を示す。プリント基板５の上には、それ
ぞれ独立したチップパッケージ７がある。
の断面図並びにワイヤ接合体２６及び２８を介してチッ
プ４と外部回路とを完全に接続した二つのチップパッケ
ージ７の断面図を示す。プリント基板５の上には、それ
ぞれ独立したチップパッケージ７がある。
各チップパッケージ７の基部はセラミックの単一層２で
できていて、半導体材料から成るチップ４を取り付ける
取り付けパッド３が上記のセラミック層２の上にある。
できていて、半導体材料から成るチップ４を取り付ける
取り付けパッド３が上記のセラミック層２の上にある。
気密封止試験及びバーンインの後に、パッケージ７をプ
リント基板５の上に取り付ける。セラミック基板２の上
に積層された扇形リード線によって、ワイヤ接合部２６
を備えたチップ４と接続され更にワイヤ接合部２８を介
して、ボンディングパッド２９に接続されて外部回路に
接続される。
リント基板５の上に取り付ける。セラミック基板２の上
に積層された扇形リード線によって、ワイヤ接合部２６
を備えたチップ４と接続され更にワイヤ接合部２８を介
して、ボンディングパッド２９に接続されて外部回路に
接続される。
第８図は、ヒートシンク１１を持つプリント基板５の内
部並びにワイヤ接合部２６を介して金属製扇形回路８に
接続されたチップ４を持つセラミックス層２の断面図で
ある。金属から成る回路８は外部ワイヤ接合２８を介し
てボンディングパッド２９に接続され、外部ワイヤ接合
部２８は多層基板５の上部の種々の位置に動かすことが
できる。第８図の断面図は、一連の積層した金属、誘電
材及びハンダを利用してセラミック２の上に載置されて
いる個々の気密封止チップパッケージ７のためのセラミ
ック製カバー１２の接続を示す。単一セラミック層２は
、まず扇形金属線８の層を形成され、次いでその上に誘
電材料２７の層を形成される。誘電材料２７の上には、
金属層３１がある。金属層３１によって金属面が形成さ
れ、この金属面上に中空セラ４゜ミックカバー１２がハ
ンダづけされ、カバー１２自身の金属層３３は再流動時
にハンダ３２によって金属層３１にハンダづけされるカ
バーの開口端へり部分に付着される。カバーのハンダに
よる取り付け法は周知であり、チップ４を損なうことの
ないよう充分に低い再流動温度で行われる。第８図に示
す構造は、単一層のセラミックを使用して金属層及び誘
電材料層を相互に接続し各チップ４毎に個々に独立した
気密封止構造を形成する点で、従来法には見られない特
異な特徴を持つ。大きなパッケージ寸法のまま試験を行
い、パッケージを小寸法部分に分割してから最終組立を
行う。従来法の多層セラミック構造を利用した場合には
、硬い工具による加工が必要であるために、設計変更は
容易ではなかった。即ち、個別に気密封止されたチップ
パッケージ７を持つモジュール１を用いれば、気密封止
を破ることなく修理及び保守ができる。
部並びにワイヤ接合部２６を介して金属製扇形回路８に
接続されたチップ４を持つセラミックス層２の断面図で
ある。金属から成る回路８は外部ワイヤ接合２８を介し
てボンディングパッド２９に接続され、外部ワイヤ接合
部２８は多層基板５の上部の種々の位置に動かすことが
できる。第８図の断面図は、一連の積層した金属、誘電
材及びハンダを利用してセラミック２の上に載置されて
いる個々の気密封止チップパッケージ７のためのセラミ
ック製カバー１２の接続を示す。単一セラミック層２は
、まず扇形金属線８の層を形成され、次いでその上に誘
電材料２７の層を形成される。誘電材料２７の上には、
金属層３１がある。金属層３１によって金属面が形成さ
れ、この金属面上に中空セラ４゜ミックカバー１２がハ
ンダづけされ、カバー１２自身の金属層３３は再流動時
にハンダ３２によって金属層３１にハンダづけされるカ
バーの開口端へり部分に付着される。カバーのハンダに
よる取り付け法は周知であり、チップ４を損なうことの
ないよう充分に低い再流動温度で行われる。第８図に示
す構造は、単一層のセラミックを使用して金属層及び誘
電材料層を相互に接続し各チップ４毎に個々に独立した
気密封止構造を形成する点で、従来法には見られない特
異な特徴を持つ。大きなパッケージ寸法のまま試験を行
い、パッケージを小寸法部分に分割してから最終組立を
行う。従来法の多層セラミック構造を利用した場合には
、硬い工具による加工が必要であるために、設計変更は
容易ではなかった。即ち、個別に気密封止されたチップ
パッケージ７を持つモジュール１を用いれば、気密封止
を破ることなく修理及び保守ができる。
第１図は、直交方向に分解した高密度超小形電子モジュ
ールの分解図である。 第２図は、完全に組立てた状態の高密度超小形電子モジ
ュールの平面図である。 第３図は、高密度超小形電子モジュールの断面図である
。 第４図は、チップパッケージに収納される第１の層の導
線の扇形パターンの代表的な幾つかの例を示す平面図で
ある。 第５図は、チップパッケージの平面図であり、ピッチの
異なる分離した扇形パターンの導体を持つパッケージを
示す。 第６図は、複数のチップパッケージの平面図であり、チ
ップ取り付け、カバー取り付け（気密封止）を含む、完
成に至る迄の異なる処理段階を示しである。 第７図は、多層プリント基板の断面図であり、セラミッ
クチップのパッケージをワイヤボンディングパッドに接
続した状態を示しである。 第８図は、個々のチップパッケージのセラミック基板部
分とカバーとの間の気密封止部の断面図である。 １・・・・モジュール ８・・・・リード部（扇形パターン） ９・・・・ストリップ １１・・ヒートシンク １３・・取り外し自在のカバー １４・・取り付けねじ １５・・プリント基板 １７・・第二端部コネクタ １９・・人／出力ビン ２６・・ワイヤ接合部 ２９・・ボンディングパッド ＦＩＧ、 ２ ＦＩＧ、 ４ ＦＩＧ、 ５ ＦＩＧ、 ６
ールの分解図である。 第２図は、完全に組立てた状態の高密度超小形電子モジ
ュールの平面図である。 第３図は、高密度超小形電子モジュールの断面図である
。 第４図は、チップパッケージに収納される第１の層の導
線の扇形パターンの代表的な幾つかの例を示す平面図で
ある。 第５図は、チップパッケージの平面図であり、ピッチの
異なる分離した扇形パターンの導体を持つパッケージを
示す。 第６図は、複数のチップパッケージの平面図であり、チ
ップ取り付け、カバー取り付け（気密封止）を含む、完
成に至る迄の異なる処理段階を示しである。 第７図は、多層プリント基板の断面図であり、セラミッ
クチップのパッケージをワイヤボンディングパッドに接
続した状態を示しである。 第８図は、個々のチップパッケージのセラミック基板部
分とカバーとの間の気密封止部の断面図である。 １・・・・モジュール ８・・・・リード部（扇形パターン） ９・・・・ストリップ １１・・ヒートシンク １３・・取り外し自在のカバー １４・・取り付けねじ １５・・プリント基板 １７・・第二端部コネクタ １９・・人／出力ビン ２６・・ワイヤ接合部 ２９・・ボンディングパッド ＦＩＧ、 ２ ＦＩＧ、 ４ ＦＩＧ、 ５ ＦＩＧ、 ６
Claims (1)
- 【特許請求の範囲】 １、完全に取り外し可能なカバーを持ち、キャパシタン
スが小さく電力の消散が少なく、高クロックレートで動
作可能な多チップ高密度軽量モジュールであって、少な
くとも１組の多層プリント基板から成り、該多層プリン
ト基板が、完全に囲繞され個々に気密封止され前記プリ
ント基板上に取りつけられた多数の超小形電子チップパ
ッケージであって、超小形電子チップを受容し保持する
に充分な領域を持つ単一層の絶縁材料と、所定の間隔で
扇形に拡がるように前記プリント基板上の基板ボンディ
ングパッドにワイヤ接合されている多数本の導電性チッ
プリード線とを持つ超小形電子チップパッケージと、前
記多層プリント基板の内部上層に重ねた複数の導電性接
続手段であって、前記ボンディングパッド及び前記ワイ
ヤ接合部を介して個々のチップパッケージを相互接続し
て前記プリント基板上で電気回路を形成させる複数の導
電性接続手段と、前記電気回路に電気信号を入力しかつ
前記電気回路から電気信号を出力させる多数の入／出力
電気信号伝達基板リード線と、前記モジュールの動作中
に前記超小形電子チップで発生する熱を伝えるように前
記プリント基板の全表面積にわたって拡がりかつ前記プ
リント基板の互いに反対の２つの側部を越えて延びて、
前記基板をその外側に位置するヒートシンク手段に接続
できるよう配置されているヒートシンク手段とから成り
、前記モジュールは、更に、複数のねじつき手段を介し
て相互に接続でき軽量の材料からつくられた第一及び第
二取りはずし自在カバー手段であって、完全に取りはず
して前記モジュールの修理を行なうことができるように
取りつけられた第一及び第二取りはずし自在カバー手段
と、前記プリント基板を相互に電気接続する保護端部キ
ャップを持つ第一端部接続手段 と、内部に多数の入／出力ピンを持つ第二端部接続手段
であって、前記プリント基板の前記リード線の内部に位
置しかつ前記リード線と接続されていて、モジュール動
作時には電力を供給しかつ電気信号の入／出力を行うた
めの第二端部接続手段を有することを特徴とするモジュ
ール。 ２、超小形電子チップパッケージが、更に、正方形の絶
縁材料層を有し、絶縁材料層の中央部に超小形電子チッ
プを受容し保持する取り付け区域があり、絶縁材料層上
の取り付け区域の周囲に超小形電子チップのための多数
のリード線が絶縁材料層の中央部に位置し絶縁材料層の
端縁部にまで延びるように配置されていることを特徴と
する特許請求の範囲第１項に記載の多チップ高密度軽量
モジュー ル。 ３、完全に取り外し可能なカバーを持ち、キャパシタン
スが小さく電力の消散が少なく高クロックレートで動作
可能であり、更にプリント基板と組み合わせた特許請求
の範囲第１項に記載の多チップ高密度軽量モジュールで
あつて、多数の完全に囲繞され個別に封止された超小形
電子チップパッケージが５列（即ち、第１列、第２列、
第３列、第４列及び第５列）に並べられてプリント基板
上に配置されており、各列が類似の特性及び形状の複数
のセラミック製チップパッケージから成ることを特徴と
するモジュール。 ４、第１列が直線状に並んだ複数のゲートアレイ超小形
電子チップパッケージから成り、第２列が直線状に並ん
だ複数のプログラム可能な読出し専用メモリの超小形電
子チップパッケージから成り、第３列が直線状に並んだ
複数のバッファの超小形電子チップパッケージから成り
、第４列が直線状に並んだ複数の読出し専用メモリの超
小形電子チップパッケージから成り、第５列が直線状に
並んだ複数の入／出力超小形電子パッケージから成り、
第１列から第５列までのパッケージ列がコンピュータを
形成するように接続されていることを特徴とする特許請
求の範囲第３項に記載のモジュール。 ５、絶縁材料の単一層を長方形に切断し、切断した絶縁
材料には超小形電子チップを受容し保持する取り付け区
域を設け、所定間隔で多数の導電性リード線の層を形成
し、間隔の調整によりリード線の位置と超小形電子チッ
プのボンディングパッドの位置とを合致させるようにし
、リード線はチップのボンディングパッドから拡がるよ
うに延伸させて間隔を広くすることによりプリント基板
へのワイヤ接続を容易にし、リード線は更に扇形に拡が
って試験のためのテスト・ソケットに接続され、リード
線パターンを覆う導電層を付着して、多数のリード線を
短絡させることなく該誘電層上に密封リング金属層を付
着し、取り付け区域の絶縁材料層上に超小形電子チップ
を植設し、ワイヤ接合部を介して多数の第一導電性リー
ド線に超小形電子チップを接続 し、超小形電子チップを気密封止されたカバーで覆って
、カバーを密封金属リング層に溶着し、絶縁材料層を背
面からレーザで照射することによりリード線の扇形部分
を切り取って適宜な試験に適合できるようにワイヤ接合
間隔を広げることを特徴とする超小形電子チップパッケ
ージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US878102 | 1986-06-25 | ||
| US06/878,102 US4730232A (en) | 1986-06-25 | 1986-06-25 | High density microelectronic packaging module for high speed chips |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6314463A true JPS6314463A (ja) | 1988-01-21 |
| JPH06103730B2 JPH06103730B2 (ja) | 1994-12-14 |
Family
ID=25371384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62159565A Expired - Lifetime JPH06103730B2 (ja) | 1986-06-25 | 1987-06-25 | 高密度超小形電子モジュ−ル |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4730232A (ja) |
| JP (1) | JPH06103730B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224045A (ja) * | 1983-06-02 | 1984-12-15 | 松下電子工業株式会社 | ステムへの遮熱板の取付方法 |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763298A (en) * | 1987-01-15 | 1988-08-09 | Eta Systems, Inc. | Memory assembly with cooling insert |
| US5025306A (en) * | 1988-08-09 | 1991-06-18 | Texas Instruments Incorporated | Assembly of semiconductor chips |
| US4837664A (en) * | 1988-09-12 | 1989-06-06 | Westinghouse Electric Corp. | Building block composite design and method of making for RF line replaceable modules |
| US5032692A (en) * | 1989-05-09 | 1991-07-16 | Avx Corporation | Process for manufactoring hermetic high temperature filter packages and the products produced thereby |
| US4972298A (en) * | 1989-09-08 | 1990-11-20 | International Business Machines Corporation | High density circuit assembly |
| WO1991010345A2 (en) * | 1989-12-22 | 1991-07-11 | The Foxboro Company | Lightweight sealed circuit board assembly |
| US5200885A (en) * | 1990-04-26 | 1993-04-06 | Micro Control Company | Double burn-in board assembly |
| US5175397A (en) * | 1990-12-24 | 1992-12-29 | Westinghouse Electric Corp. | Integrated circuit chip package |
| US5155067A (en) * | 1991-03-26 | 1992-10-13 | Micron Technology, Inc. | Packaging for a semiconductor die |
| US5414253A (en) * | 1991-12-03 | 1995-05-09 | Texas Instruments Incorporated | Integrated circuit card |
| JPH05185777A (ja) * | 1992-01-08 | 1993-07-27 | Ryoden Kasei Co Ltd | Ｉｃカード |
| US5208729A (en) * | 1992-02-14 | 1993-05-04 | International Business Machines Corporation | Multi-chip module |
| US5317477A (en) * | 1992-06-30 | 1994-05-31 | International Business Machines Corporation | High density interconnection assembly |
| US5229917A (en) * | 1992-07-24 | 1993-07-20 | The United States Of America As Represented By The Secretary Of The Air Force | VLSI integration into a 3-D WSI dual composite module |
| US5402078A (en) * | 1992-10-13 | 1995-03-28 | Micro Control Company | Interconnection system for burn-in boards |
| US5285353A (en) * | 1992-12-28 | 1994-02-08 | Delco Electronics Corporation | Support bar for circuit boards |
| US5280411A (en) * | 1993-05-10 | 1994-01-18 | Southwest Research Institute | Packaging for an electronic circuit board |
| US5323060A (en) * | 1993-06-02 | 1994-06-21 | Micron Semiconductor, Inc. | Multichip module having a stacked chip arrangement |
| FR2706222B1 (fr) * | 1993-06-08 | 1995-07-13 | Alcatel Espace | Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation. |
| US5546274A (en) * | 1995-03-10 | 1996-08-13 | Sun Microsystems, Inc. | Three-dimensional compact array of electronic circuitry |
| JPH1197870A (ja) | 1997-09-19 | 1999-04-09 | Mitsubishi Heavy Ind Ltd | 電子装置 |
| WO1999025165A2 (en) * | 1997-11-06 | 1999-05-20 | Lockheed Martin Corporation | Modular and multifunctional structure |
| US6026221A (en) * | 1998-02-18 | 2000-02-15 | International Business Machines Corporation | Prototyping multichip module |
| US5892658A (en) * | 1998-05-12 | 1999-04-06 | Lockhead Martin Corporation | VME eurocard triple printed wiring board single slot module assembly |
| JP3575001B2 (ja) | 1999-05-07 | 2004-10-06 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
| US6362966B1 (en) * | 1999-05-13 | 2002-03-26 | Intel Corporation | Protective cover and packaging for multi-chip memory modules |
| US6353538B1 (en) * | 1999-05-13 | 2002-03-05 | Intel Corporation | Protective cover and packaging for multi-chip memory modules |
| USRE40112E1 (en) | 1999-05-20 | 2008-02-26 | Amkor Technology, Inc. | Semiconductor package and method for fabricating the same |
| JP3398721B2 (ja) | 1999-05-20 | 2003-04-21 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
| JP2001077301A (ja) * | 1999-08-24 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
| KR20010064907A (ko) | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
| US6414396B1 (en) | 2000-01-24 | 2002-07-02 | Amkor Technology, Inc. | Package for stacked integrated circuits |
| KR100559664B1 (ko) | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6531784B1 (en) | 2000-06-02 | 2003-03-11 | Amkor Technology, Inc. | Semiconductor package with spacer strips |
| US6452278B1 (en) | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
| US6472758B1 (en) | 2000-07-20 | 2002-10-29 | Amkor Technology, Inc. | Semiconductor package including stacked semiconductor dies and bond wires |
| US6577013B1 (en) | 2000-09-05 | 2003-06-10 | Amkor Technology, Inc. | Chip size semiconductor packages with stacked dies |
| US6552416B1 (en) | 2000-09-08 | 2003-04-22 | Amkor Technology, Inc. | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring |
| US6459587B1 (en) * | 2000-10-02 | 2002-10-01 | Eric K. D. Chan | Modular support and casing for electrical and electronic circuit construction |
| US6340846B1 (en) | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
| KR100380107B1 (ko) | 2001-04-30 | 2003-04-11 | 삼성전자주식회사 | 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지 |
| US20050156322A1 (en) * | 2001-08-31 | 2005-07-21 | Smith Lee J. | Thin semiconductor package including stacked dies |
| US6768642B2 (en) * | 2002-12-16 | 2004-07-27 | Lockheed Martin Corporation | VME circuit host card with triple mezzanine configuration |
| US7054599B2 (en) * | 2003-05-08 | 2006-05-30 | Lockheed Martin Corporation | High density interconnect structure for use on software defined radio |
| TWM242773U (en) * | 2003-10-07 | 2004-09-01 | Molex Inc | Electronic card structure having heat sink device |
| US9466545B1 (en) | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
| US20090080163A1 (en) * | 2007-05-17 | 2009-03-26 | Lockheed Martin Corporation | Printed wiring board assembly |
| US7829379B2 (en) * | 2007-10-17 | 2010-11-09 | Analog Devices, Inc. | Wafer level stacked die packaging |
| US9078357B2 (en) * | 2009-08-17 | 2015-07-07 | Seagate Technology Llc | Internal cover thermal conduction |
| US8233280B2 (en) * | 2010-03-15 | 2012-07-31 | Lincoln Global, Inc. | Electronic module with center mounting fasteners |
| US8619432B2 (en) | 2010-09-30 | 2013-12-31 | International Business Machines Corporation | Implementing high-speed signaling via dedicated printed circuit-board media |
| US10921536B2 (en) * | 2017-05-18 | 2021-02-16 | Arista Networks, Inc. | Heat sink for optical transceiver |
| US10510636B2 (en) * | 2017-07-14 | 2019-12-17 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module |
| CN107645886B (zh) * | 2017-09-21 | 2019-05-14 | 中国科学院长春光学精密机械与物理研究所 | 一种空间用大功率高集成度信号处理组件结构 |
| CN115732943A (zh) * | 2021-09-01 | 2023-03-03 | 深南电路股份有限公司 | 用于相控阵天线收发组件的印制线路板、收发组件及雷达 |
| US11963288B2 (en) | 2022-06-17 | 2024-04-16 | Apple Inc. | Thermal module for a circuit board |
| US20240147650A1 (en) * | 2022-11-02 | 2024-05-02 | Te Connectivity Solutions Gmbh | Stiffener for Use with Plug-In Module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3872583A (en) * | 1972-07-10 | 1975-03-25 | Amdahl Corp | LSI chip package and method |
| US4399487A (en) * | 1980-09-12 | 1983-08-16 | Siemens Ag | Insulated plug-in module |
| GB8304890D0 (en) * | 1983-02-22 | 1983-03-23 | Smiths Industries Plc | Chip-carrier substrates |
-
1986
- 1986-06-25 US US06/878,102 patent/US4730232A/en not_active Expired - Fee Related
-
1987
- 1987-06-25 JP JP62159565A patent/JPH06103730B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224045A (ja) * | 1983-06-02 | 1984-12-15 | 松下電子工業株式会社 | ステムへの遮熱板の取付方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103730B2 (ja) | 1994-12-14 |
| US4730232A (en) | 1988-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6314463A (ja) | 高密度超小形電子モジュ−ル | |
| US5397916A (en) | Semiconductor device including stacked die | |
| US5763947A (en) | Integrated circuit chip package having configurable contacts and a removable connector | |
| US5343366A (en) | Packages for stacked integrated circuit chip cubes | |
| US5434745A (en) | Stacked silicon die carrier assembly | |
| US5241456A (en) | Compact high density interconnect structure | |
| EP0073149B1 (en) | Semiconductor chip mounting module | |
| US5281852A (en) | Semiconductor device including stacked die | |
| KR101062260B1 (ko) | 집적 회로 조립체 | |
| US5943213A (en) | Three-dimensional electronic module | |
| US5448511A (en) | Memory stack with an integrated interconnect and mounting structure | |
| US6195268B1 (en) | Stacking layers containing enclosed IC chips | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| AU581545B2 (en) | Faraday well and microchip | |
| JP2703745B2 (ja) | マルチダイパッケージ装置 | |
| EP0015583A1 (en) | Vertical semiconductor integrated circuit chip packaging | |
| EP0638931A2 (en) | Multi-chip module | |
| EP0357758B1 (en) | Hermetic package for integrated circuit chips | |
| EP0074816A2 (en) | High terminal count integrated circuit device package | |
| KR20010078712A (ko) | 칩 스택 및 그 제조 방법 | |
| JPS62264647A (ja) | チツプキヤリヤを用いた集積回路ボ−ド，及び該集積回路ボ−ドを製作する方法 | |
| WO1992003035A1 (en) | Ultra high density integrated circuit packages, method and apparatus | |
| JPH0341752A (ja) | Ｉｃチップ・キャリアパッケージ | |
| US6492620B1 (en) | Equipotential fault tolerant integrated circuit heater | |
| JPS59165441A (ja) | 電力用半導体装置 |