JPS63141116A - Initialization circuit for personal computer - Google Patents

Abstract

PURPOSE:To bracket reset by the application of a power source, a program, or a manual operation with a simple circuit, by holding a power reset signal by using an input/output line in an I/O controller. CONSTITUTION:When a power ON reset signal is outputted after the application of the power source, a mode FF11 is reset by the signal, and a three-state buffer 13 is placed under a floating state, and an I/O port FF12 is set at an input mode. At this time, by sending the I/O port 12 from a point A, a signal of 1 is read out from a three-state buffer 14. Thereby, a memory initialization routine is executed. Afterwards, the FF11 is set at an output mode, and simultaneously, '0' is set on the FF12. Next, when manual reset or program reset is performed, the initialization routine is executed, however, since '0' is read out by sensing the FF12, no memory initialization routine is executed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、プログラムで制御されるパーソナルコンピュ
ータの初期化回路に関し、特に電源投入によるリセット
か、他のプログラムによるリセットか、手動スイッチに
よるリセットかを切シ分ける初期化回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an initialization circuit for a personal computer that is controlled by a program, and in particular to a circuit that can switch between reset by turning on the power, reset by another program, and reset by a manual switch. This relates to a separate initialization circuit.

従来の技術 従来、この種のパーソナルコンビ為−夕の初期化回路は
、第４図に示すように少なくともマイクロプロセラ？８
とＩ／Ｏコントロー５１　トラ有ｆるバーンナルコンピ
ュータのマイクロプロセッサ８のリセット端子に、パワ
ーオンリセット回路２からの出力と、ｉニエアルスイッ
チ３からの微分器４を通しての出力と、プログラムリセ
ット命令６の信号とをオアして供給するオア回路７と、
パワーオンリセット回路２の出力によってセットされ、
メモリの内容の初期化によってリセットされるクリップ
７０ツブ２１と、このフリップ７０ツブ２１のデータを
読取るためのゲート２２とからなるものであった。一般
に初期化とは装置全体を一番最初の初期状態、つｔ夛何
も記憶されていない状態にすることである。電源投入後
はこの初期状態とするが、電源投入後のロジック電圧の
立上りを検出して行なうリセット信号で直接に初期化で
きないメモリ等は、マイクロプロセッサ自身が初期化プ
ログラムを実行してメモリの内容をオール／Ｏ”に書込
むようにしていた。しかしプログラムのミス等によシ装
置がコントロール出来ない状態になった場合、人間が操
作するマニュアルスイッチによって初期化される。この
時マニュアルスイッチ３を押し下げすると、微分器４に
よって押し下げ直後の微分値によって初期化される。ま
た、インテル製の１６ビツトマイクロプロセツサ８０２
８６などの場合におけるプロテクトモードからリアルモ
ードに移行する場合は、メモリ内部にントロール可能な
状態や、リアルモードに移行することが必要である。こ
の時はプログラム自身がリセット命令６を発行して、初
期化される。この時車なるリセット信号を出すだけだと
、電源投入後のリセットと区別できず、プログラムによ
シメモリの初期化を実行してしまうことになる。BACKGROUND OF THE INVENTION Conventionally, the initialization circuit for this type of personal combination is at least a microprocessor, as shown in FIG. 8
The output from the power-on reset circuit 2, the output from the input switch 3 through the differentiator 4, and the program reset command are sent to the reset terminal of the microprocessor 8 of the internal computer with the I/O controller 51. an OR circuit 7 that ORs the signal of 6 and supplies the result;
Set by the output of power-on reset circuit 2,
It consisted of a clip 70 block 21 that is reset by initializing the contents of the memory, and a gate 22 for reading the data of this flip 70 block 21. In general, initialization means bringing the entire device into its initial state, in which nothing is stored. After the power is turned on, it is in this initial state. However, if the memory cannot be initialized directly by the reset signal that is generated by detecting the rise of the logic voltage after the power is turned on, the microprocessor itself executes the initialization program to change the memory contents. was written to "All/O". However, if the device becomes uncontrollable due to a programming error, etc., it will be initialized by a manual switch operated by a human. At this time, if the manual switch 3 is pressed down, , is initialized by the differential value immediately after being pressed by the differentiator 4.In addition, the 16-bit microprocessor 802 made by Intel
When transitioning from the protected mode to the real mode in cases such as 86, it is necessary to have a state in which the memory can be controlled and to transition to the real mode. At this time, the program itself issues a reset command 6 and is initialized. If the vehicle only issues a reset signal at this time, it will not be able to distinguish it from a reset after the power is turned on, and the program will initialize the memory.

この対策として、従来の初期化回路は、電源投入後のメ
モリ初期化ルーチンにおいてセットするクリップフロッ
ク２１を持ち、この７リツプフロツプをメモリ初期化ル
ーチンにてセットしておく。As a countermeasure against this, the conventional initialization circuit has a clip-flock 21 that is set in the memory initialization routine after power is turned on, and these seven lip-flops are set in the memory initialization routine.

その後に発生するマニュアルリセットやプログ２ム自身
が発行するリセットコマンドで、回路が初期化された時
、このフリップフロップ２１をゲート２２から読み出し
て、このフリップ７０ツブがセットされていれば、これ
は電源投入後の初期化ではないと判断し、メモリ初期化
ルーチンを実行しないことセしていた。When the circuit is initialized by a manual reset that occurs after that or a reset command issued by the program itself, this flip-flop 21 is read from the gate 22, and if this flip-flop 70 is set, then this It was determined that the initialization was not performed after the power was turned on, and the memory initialization routine was set not to be executed.

しかしながら、この電源投入後の初期化と他のプログラ
ムまたはマニュアルの初期化とを９９分けるために、フ
リップ７０ツブ２１と、この７リツプ７０ツブ読み出し
のためのゲート２２とが必要となシ、装置が複雑になる
という欠点があった。However, in order to separate the initialization after the power is turned on and the initialization of other programs or manuals by 99, the flip 70 knob 21 and the gate 22 for reading the 7 lip 70 knob are required. The disadvantage was that it was complicated.

発明が解決しようとする問題点 本発明の目的は、上記の欠点、すなわちクリップ７０ツ
ブとゲートとを追加して設けなければならないという問
題点を解決したパーソナルコンビ・　　エータの初期化
回路を提供することにある。Problems to be Solved by the Invention An object of the present invention is to provide an initialization circuit for a personal combiator that solves the above-mentioned drawbacks, namely, the need to additionally provide a clip 70 tab and a gate. There is a particular thing.

問題点を解決するための手段 本発明社上述の問題点を解決するために、マイクロプロ
セッサと、Ｉ／Ｏコントロー２と、パワーオンリセット
回路と、プログラムリセット回路と、マニュアルリセッ
トスイッチと、これら３つのリセット出力を合成してマ
イクロプロセッサのリセット端子に供給するオア回路と
からなシ、かつパワーオンリセット回路の出力線を工／
Ｏコントローラのリセット端子に接続する構成を採用す
るものである。Means for Solving the Problems In order to solve the above-mentioned problems, the present inventors have developed a microprocessor, an I/O controller 2, a power-on reset circuit, a program reset circuit, a manual reset switch, and these three. The output line of the power-on reset circuit is connected to an OR circuit that synthesizes two reset outputs and supplies it to the reset terminal of the microprocessor.
It adopts a configuration in which it is connected to the reset terminal of the O controller.

作用 不発明は上述のように構成したので、パワーオンリセッ
ト回路が働いた場合には、マイクロプロセッサのリセッ
ト端子にリセット信号が入力されるともに、Ｉ／Ｏコン
トローラのリセット端子にもリセット信号が入力される
。この時Ｉ／ＯコントローラのモードＦＦは入力子−ド
となり、Ｉ／Ｏポー）ＦＦの３ステートバツフアの出力
がハイインピーダンスでア）、この出力を読み取ること
によってパワーオンリセットと判断してメモリの初期化
ルーチンを実行し、このメモリ初期化ルーチン実行後Ｉ
／ＯコントローラのＩ／ＯボートＦＦを０”、モードＦ
Ｆｔ−″′１＃にセットする。Since the invention is configured as described above, when the power-on reset circuit is activated, a reset signal is input to the reset terminal of the microprocessor, and a reset signal is also input to the reset terminal of the I/O controller. be done. At this time, the mode FF of the I/O controller becomes an input node, and the output of the 3-state buffer of the I/O port FF is high impedance.A) By reading this output, it is determined that it is a power-on reset and the memory After executing this memory initialization routine, I
/O controller I/O boat FF to 0”, mode F
Set to Ft-'''1#.

したがって他のプログラム自身ッ）ｌａはマニュアルリ
セットの場合には、工／Ｏボー）ＦＦの信号″′Ｏ＃を
読み取シ、パワーオンリセットではないと判断してメモ
リの初期化ルーチンは実行しない。Therefore, in the case of a manual reset, the other program itself (1a) reads the FF signal "O#", determines that it is not a power-on reset, and does not execute the memory initialization routine.

実施例 次に本発明の実施例について図面を参照して説明する。Example Next, embodiments of the present invention will be described with reference to the drawings.

本発明の一実施例をブロック回路図で示す第１図を参照
すると、本発明のパーンナルコンビ二一タの初期化回路
は、工／Ｏコントローラ１と、パワーオンリセット回路
２と、マニュアルリセットスイッチ３と、この微分値を
得る微分器４と、プログラムリセット回路からのデコー
ダ５と、これらパワーオンリセット回路２、微分器４お
よびデコーダ５からのリセット信号をオアするオア回路
７と、このオア回路７の合成出力がリセット端子に入力
されるマイクロプロセッサ８とからなシ、かつパワーオ
ンリセット回路２の信号はＩ／Ｏコントローラ１の１つ
の入出力線用のリセット端子に接続されている。Referring to FIG. 1, which shows a block circuit diagram of an embodiment of the present invention, the initialization circuit of the universal combinator of the present invention includes an O/O controller 1, a power-on reset circuit 2, and a manual reset circuit. A switch 3, a differentiator 4 that obtains the differential value, a decoder 5 from the program reset circuit, an OR circuit 7 that ORs the reset signals from the power-on reset circuit 2, the differentiator 4, and the decoder 5, and this OR circuit. The combined output of the circuit 7 is connected to a microprocessor 8 which is input to a reset terminal, and the signal of the power-on reset circuit 2 is connected to a reset terminal for one input/output line of the I/O controller 1.

第２図はパーソナルコンピュータに広く使用される工／
Ｏ；ントロー２の具体例として、インテル製８２５５の
２４本の入出力線の１本分を示すもので６Ｃ１Ｉ／Ｏボ
ートＦＦ（フリップフロップ）１２と、モードＦＦ（７
リツプフロツプ）１１と、２個の３ステートバッファ１
３．１４とを有している０ 次に本実施例の動作について第１図および第２信号によ
りマイクロプロセッサが初期化を始める動作については
従来と変らない。次にＩ／Ｏコントローラの動作につい
て説明する。第３図は第２図のＩ／Ｏコントローラの動
作のフローチャートを示すものである。電源投入後パワ
ーオンリセット信号が出ると、これによってモードＦＦ
’ｌｌはリセットされ、３ステートバツフア１３はフロ
ーティングとな、ｊ５．　　Ｉ／ＯボートＦＦ１２は入
力モードとなる。この時Ｉ／Ｏボート１２を第２図のＡ
点よりセンスすることＫよυ、３ステートバツフア１４
によシ＠１″の信号が読み出される。したがってメモリ
初期化のルーチンを実行する。その後モードＦＦＩ　１
を出力モードにセットすると同時に、Ｉ／ＯボートＦＦ
１２に′Ｏ＃をセットしておく。次にマニュアルリセッ
トまたはプログラムリセットが行われると、プログラム
は同様に初期ルーチンを走るが、工／Ｏボート１２をセ
ンスすると、′０“信号が読み取られるので、メモリ初
期化ルーチンは実行されない。Figure 2 shows the technology widely used in personal computers.
O; As a specific example of the memory card 2, it shows one of the 24 input/output lines of the Intel 8255, and includes 12 6C1 I/O boat FFs (flip-flops) and 7 mode FFs.
lip-flop) 11 and two 3-state buffers 1
3.14 and 0 Next, regarding the operation of this embodiment, the operation in which the microprocessor starts initialization by the second signal shown in FIG. 1 is unchanged from the conventional one. Next, the operation of the I/O controller will be explained. FIG. 3 shows a flowchart of the operation of the I/O controller of FIG. 2. When the power-on reset signal is output after the power is turned on, this causes the mode FF
'll is reset, 3-state buffer 13 is floating, j5. The I/O boat FF12 enters the input mode. At this time, move the I/O boat 12 to A in Figure 2.
Sense from the point K υ, 3 state buffer 14
The signal @1" is read out. Therefore, the memory initialization routine is executed. After that, the mode FFI 1
At the same time, set the I/O boat FF to output mode.
Set 'O# to 12. When a manual reset or a program reset is performed next, the program similarly runs the initialization routine, but when the I/O port 12 is sensed, the '0' signal is read, so the memory initialization routine is not executed.

なお本説明では、Ｉ／Ｏコントロー２としてインテル製
８２５５について説明したが、同様の機能を有するもの
であれば同様に実施できる。Note that in this description, the Intel 8255 was explained as the I/O controller 2, but any controller having similar functions can be implemented in the same manner.

発明の効果 以上に説明したように、本発明によれば、Ｉ／Ｏコント
ローラの１本の入出力線を活用してパワーリセット信号
を保持させるようにすることにより、従来必要であった
外付の７リツプフロツプと読み取９ゲートが不要になる
という効果がある。Effects of the Invention As explained above, according to the present invention, by utilizing one input/output line of the I/O controller to hold the power reset signal, external This has the effect of eliminating the need for 7 lip-flops and 9 read gates.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例のブロック回路図、第２図は
第１図のＩ／Ｏコントローラの一具体例の回路図、第３
図は第２図のＩ／Ｏコントローラのフローチャート図、
第４図は従来の一例のブロック回路図である。 １・・・Ｉ／Ｏコント四−ラ、１１・・・モード７リツ
プフロツプ、１２・・・工／Ｏボート７リツプフロング
、１３．１４・・・３ステ一トバツフア％　２・・・パ
ワーオンリセット回路、３・・・マニュアルリセットス
イ″・”＝−＊＋ｉ”・５−ｆ″−企；プ°＝％ｏ７？
ムリセット命令、７・・・オア回路、８・・・マイクロ
プロセッサ、９・・・データバス。 第１図 第２図 第、３　図FIG. 1 is a block circuit diagram of an embodiment of the present invention, FIG. 2 is a circuit diagram of a specific example of the I/O controller of FIG. 1, and FIG.
The figure is a flowchart diagram of the I/O controller in Figure 2,
FIG. 4 is a block circuit diagram of a conventional example. 1...I/O controller, 11...Mode 7 lip flop, 12...Work/O boat 7 lip flop, 13.14...3 step buffer% 2...Power-on reset circuit , 3...Manual reset switch"・"=-*+i"・5-f"-plan;pu°=%o7?
7. OR circuit, 8. Microprocessor, 9. Data bus. Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 少なくともマイクロプロセッサと、入出力装置を制御す
るためのＩ／Ｏコントローラと、パワーオンリセット回
路と、プログラムリセット回路と、マニュアルリセット
スイッチと、前記パワーオンリセット回路出力、プログ
ラムリセット回路出力およびマニュアルリセットスイッ
チ出力をオアして前記マイクロプロセッサに入力するオ
ア回路と、前記パワーオンリセット回路出力を保持する
フリップフロップと、このフリップフロップのデータを
読み取るためのゲートとからなるパーソナルコンピュー
タの初期化回路において、前記フリップフロップおよび
前記フリップフロップの読出し用ゲートを削除し、前記
パワーオンリセット回路からの出力線を前記Ｉ／Ｏコン
トローラの１つの入出力線用のリセット端子に接続する
ことを特徴とするパーソナルコンピュータの初期化回路
。At least a microprocessor, an I/O controller for controlling an input/output device, a power-on reset circuit, a program reset circuit, a manual reset switch, the power-on reset circuit output, the program reset circuit output, and the manual reset switch. An initialization circuit for a personal computer comprising an OR circuit for ORing an output and inputting it to the microprocessor, a flip-flop for holding the output of the power-on reset circuit, and a gate for reading data from the flip-flop. A personal computer characterized in that a flip-flop and a readout gate of the flip-flop are removed, and an output line from the power-on reset circuit is connected to a reset terminal for one input/output line of the I/O controller. Initialization circuit.