JPS63138729U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図乃至第４図はこの考案の一実施例を示す
もので、第１図はクロツク発生回路の構成を示す
ブロツク図、第２図は第１図の動作内容を示すタ
イミングチヤート、第３図は第１図のクロツク発
生回路を使用したラジオ受信機の全体構成を示す
ブロツク図、第４図は第３図のＤＴＳ回路の内部
構成を示すブロツク図、第５図は従来のクロツク
発生回路の構成を示すブロツク図、第６図は第５
図の動作内容を示すタイミングチヤートである。 １１，２１……発振器、３１……メインＲＯＭ
、３２……ＡＣＳ制御回路、３３……ＡＣＳ回路
、３４……ＲＡＭ、３５……インストラクシヨン
・デコーダ、３６……加減算回路、３７……ＤＴ
Ｓ回路、３８……キー入力部、３９……アドレス
指定回路、４０……判断部、４１……ＰＯＣ回路
、４２，６５……デコーダ、４３……表示部、４
４……キー判断部、４５……表示制御回路、４８
……レギユレータ、４９……倍圧回路、５０……
クロツク発生回路、５５Ａ，５５Ｂ……一致回路
、５９Ａ，５９Ｂ……８段立下りバイナリカウン
タ、６０……タイミングカウンタ、６６……ビツ
ト切換回路、６９……キヤンセル回路。 1 to 4 show an embodiment of this invention. FIG. 1 is a block diagram showing the configuration of a clock generation circuit, FIG. 2 is a timing chart showing the operation contents of FIG. 1, and FIG. Figure 4 is a block diagram showing the overall configuration of a radio receiver using the clock generation circuit shown in Figure 1, Figure 4 is a block diagram showing the internal configuration of the DTS circuit shown in Figure 3, and Figure 5 is a conventional clock generation circuit. A block diagram showing the configuration of the
It is a timing chart showing the operation contents of the figure. 11, 21...Oscillator, 31...Main ROM
, 32...ACS control circuit, 33...ACS circuit, 34...RAM, 35...instruction decoder, 36...addition/subtraction circuit, 37...DT
S circuit, 38... Key input section, 39... Address designation circuit, 40... Judgment section, 41... POC circuit, 42, 65... Decoder, 43... Display section, 4
4...Key determination unit, 45...Display control circuit, 48
... Regulator, 49 ... Voltage doubler circuit, 50 ...
Clock generation circuit, 55A, 55B... Match circuit, 59A, 59B... 8-stage falling binary counter, 60... Timing counter, 66... Bit switching circuit, 69... Cancel circuit.

Claims (1)

【実用新案登録請求の範囲】 計算機能を備え、計算のための制御装置と電子
受信を行なうためのデジタルチユーニング回路と
を備えており、該制御装置の基準クロツクに比し
て該デジタルチユーニング回路の基準クロツクの
周波数が高い電子受信装置において、 基準発振器の発振クロツクの立下がりに同期し
、これを分周して上記デジタルチユーニング回路
の基準クロツクを作成する第１のクロツク作成手
段と、 この第１のクロツク作成手段によるデジタルチ
ユーニング回路の基準クロツクの立上がりに同期
し、上記基準発振器の発振クロツクを分周して上
記制御装置の基準クロツクを作成する第２のクロ
ツク作成手段と、 を具備したことを特徴とする電子受信装置。[Claims for Utility Model Registration] Equipped with a calculation function, a control device for calculation, and a digital tuning circuit for electronic reception, the digital tuning circuit is In an electronic receiving device in which the frequency of the reference clock of the circuit is high, a first clock generation means synchronizes with the falling edge of the oscillation clock of the reference oscillator and divides the frequency of the oscillation clock to generate the reference clock of the digital tuning circuit; a second clock generating means for creating a reference clock for the control device by frequency-dividing the oscillation clock of the reference oscillator in synchronization with the rise of the reference clock of the digital tuning circuit by the first clock generating means; An electronic receiving device characterized by comprising: