JPS63138398A - メロデイ発生回路 - Google Patents
メロデイ発生回路Info
- Publication number
- JPS63138398A JPS63138398A JP61286485A JP28648586A JPS63138398A JP S63138398 A JPS63138398 A JP S63138398A JP 61286485 A JP61286485 A JP 61286485A JP 28648586 A JP28648586 A JP 28648586A JP S63138398 A JPS63138398 A JP S63138398A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- main
- melody
- delay
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000011295 pitch Substances 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 1
- 102220575564 Transmembrane protein 183A_R10M_mutation Human genes 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メロディ発生回路のROM構成に関する。
本発明は、メロディ発生回路のROM構成において、デ
ィレィR百MをメインROMで制御することにより、主
旋律または、伴宿のみに、最小単位音符の整数分の1の
遅延を発生させることにより、より細かい音符の変化を
実行させて、一層の重みのある6重厚な音色を実現させ
るものである〔従来の技術〕 従来のメロディ発生回路のROM構成は、前記ディレィ
R万Mを有していないので、最小単位音符の整数倍での
遅延のみ可能であった。
ィレィR百MをメインROMで制御することにより、主
旋律または、伴宿のみに、最小単位音符の整数分の1の
遅延を発生させることにより、より細かい音符の変化を
実行させて、一層の重みのある6重厚な音色を実現させ
るものである〔従来の技術〕 従来のメロディ発生回路のROM構成は、前記ディレィ
R万Mを有していないので、最小単位音符の整数倍での
遅延のみ可能であった。
しかし、前述の従来技術では、最小単位音符の整数倍の
遅延のみ可能であるので、音色が単調となり、つねに主
旋律に対して、関連ある動作の伴奏しか実現できな−と
いう問題点を有する。
遅延のみ可能であるので、音色が単調となり、つねに主
旋律に対して、関連ある動作の伴奏しか実現できな−と
いう問題点を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、最小単位音符の整数分の1の遅
延を、主旋律または、伴奏にもたせる回路を提供すると
ころにある。
の目的とするところは、最小単位音符の整数分の1の遅
延を、主旋律または、伴奏にもたせる回路を提供すると
ころにある。
本発明のメロディ発生回路は、発振回路、逓倍回路、分
周回路、複数のプログラマブルカウンタ、曲のテンポを
設定する、テンe、 RE V 、音符を設定する1つ
以上のノー)ROM、曲の1部くり返しを設定する、1
つ以上のコントロールROM、音程を設定する1つ以上
のスケールROM、及び前記ノートR″OMとスケール
R8Mのアドレスを設定する1つ以上のメインR″6M
を内蔵したメロディICにおいて、主旋律または、伴奏
のみを、最小単位音符の整数分の1の遅延を設定するデ
ィレィF%OMを装備したことを特徴とする。
周回路、複数のプログラマブルカウンタ、曲のテンポを
設定する、テンe、 RE V 、音符を設定する1つ
以上のノー)ROM、曲の1部くり返しを設定する、1
つ以上のコントロールROM、音程を設定する1つ以上
のスケールROM、及び前記ノートR″OMとスケール
R8Mのアドレスを設定する1つ以上のメインR″6M
を内蔵したメロディICにおいて、主旋律または、伴奏
のみを、最小単位音符の整数分の1の遅延を設定するデ
ィレィF%OMを装備したことを特徴とする。
本発明の上記の構成によれば、ディレィROMをメイン
p、75uで制御することにより、主旋律または、伴奏
のみに、最小単位音符のI!&数分の1の遅延を発生さ
せることにより、より細かい音符の変化を実行させて、
一層の重みのある、重厚な音色を実現させることが可能
である。
p、75uで制御することにより、主旋律または、伴奏
のみに、最小単位音符のI!&数分の1の遅延を発生さ
せることにより、より細かい音符の変化を実行させて、
一層の重みのある、重厚な音色を実現させることが可能
である。
第1図は、本発明の実施例におけるメロディ発生゛回路
のブロック図であって、1は、発振回路、2は、逓倍回
路、3は、分周回路、4は、テンポR百M、5は、テン
ポROMで分局比を変化させるプログラマブルカウンタ
、6は、分周回路、7は、ディレィR″’5M、8は、
ディレィROMで分周比を変化させる、6と同じピッ)
&((のプログラマブルカウンタ、9は、主旋律のノー
)ROM%11は、伴奏のノー)ROM、10と12は
、それぞれのノートR″OUで分周比を変化させるプロ
グラマブルカウンタ、13は、主旋律のメインR7)M
、17は、伴奏+7)/インROM、14と18は、そ
れぞれのメイ、ンROMのアドレスを設定スるプログラ
マブルカウンタ、15と19は、それぞれ主旋律と伴奏
のコントロールRO″M116と20は、それぞれ、1
5と19のコントロールRO″Mのアドレスを設定する
プログラマブルカウンタ、21と23は、それぞれ主旋
律と伴奏のスケールROMで分局比を変化させるプログ
ラマブルカウンタ、25は出力端子である。1の発振部
でcap振または、水晶発振によって発生した発振周波
数は、2の逓倍回路で逓倍され、22と24のプログラ
マブルカウンタに入力される。一方、発振周波数は、3
0分周回路で適当な周波数に分周され、5のプログラマ
ブルカウンタに入る。
のブロック図であって、1は、発振回路、2は、逓倍回
路、3は、分周回路、4は、テンポR百M、5は、テン
ポROMで分局比を変化させるプログラマブルカウンタ
、6は、分周回路、7は、ディレィR″’5M、8は、
ディレィROMで分周比を変化させる、6と同じピッ)
&((のプログラマブルカウンタ、9は、主旋律のノー
)ROM%11は、伴奏のノー)ROM、10と12は
、それぞれのノートR″OUで分周比を変化させるプロ
グラマブルカウンタ、13は、主旋律のメインR7)M
、17は、伴奏+7)/インROM、14と18は、そ
れぞれのメイ、ンROMのアドレスを設定スるプログラ
マブルカウンタ、15と19は、それぞれ主旋律と伴奏
のコントロールRO″M116と20は、それぞれ、1
5と19のコントロールRO″Mのアドレスを設定する
プログラマブルカウンタ、21と23は、それぞれ主旋
律と伴奏のスケールROMで分局比を変化させるプログ
ラマブルカウンタ、25は出力端子である。1の発振部
でcap振または、水晶発振によって発生した発振周波
数は、2の逓倍回路で逓倍され、22と24のプログラ
マブルカウンタに入力される。一方、発振周波数は、3
0分周回路で適当な周波数に分周され、5のプログラマ
ブルカウンタに入る。
15のコントロールROMからのデータが4のテンポR
OMのアドレスとなり、テンポROMのデータにより、
50分局比が変化し曲のスピード(テンポ)が変化する
。50カウンタを出た信号は、同じピッF数の6の分周
回路と8のカウンタに入力される。17のメインaOU
のデータが7のディレィaOUのアドレスとなり、ディ
レィROMのデータにより、8のカウンタの分周比が変
化し、伴奏のみ、次のノー)ROMで決定される所の最
小単位音符の整数分の1のδ延が実現される、6と80
カウンタの出力は、10と120カウンタに入力される
。1′3と17のメインROMからのデータが、9と1
1のノー)ROMのアドレスとなり、ノートROMのデ
ータにより、10と12の分局比が変化し、音符の長さ
を決定する。
OMのアドレスとなり、テンポROMのデータにより、
50分局比が変化し曲のスピード(テンポ)が変化する
。50カウンタを出た信号は、同じピッF数の6の分周
回路と8のカウンタに入力される。17のメインaOU
のデータが7のディレィaOUのアドレスとなり、ディ
レィROMのデータにより、8のカウンタの分周比が変
化し、伴奏のみ、次のノー)ROMで決定される所の最
小単位音符の整数分の1のδ延が実現される、6と80
カウンタの出力は、10と120カウンタに入力される
。1′3と17のメインROMからのデータが、9と1
1のノー)ROMのアドレスとなり、ノートROMのデ
ータにより、10と12の分局比が変化し、音符の長さ
を決定する。
10と120カウンタの出力は、14と18のカウンタ
に入力され、14と18のカウンタをカラン)L、15
と17のメインROMのアドレスを、インクリメントさ
せる。アドレスジャンプの場合は、13と17のメイン
aOMのデータにより、16と200カウンタをカウン
トさせ、15と19のコントロールROMのアドレスを
、インクリメントさせることにより、データが変化し、
14と180カウンタにセットまたはリセットをかけて
、14と18の出力により、13と17のメインROM
のアドレスを、ジャンプさせる。
に入力され、14と18のカウンタをカラン)L、15
と17のメインROMのアドレスを、インクリメントさ
せる。アドレスジャンプの場合は、13と17のメイン
aOMのデータにより、16と200カウンタをカウン
トさせ、15と19のコントロールROMのアドレスを
、インクリメントさせることにより、データが変化し、
14と180カウンタにセットまたはリセットをかけて
、14と18の出力により、13と17のメインROM
のアドレスを、ジャンプさせる。
13と17のメインROMのデータが21と25のスケ
ールROMのアドレスとなり、スケールROMのデータ
により、22と24のプログラマブルカウンタの分局比
を変化させ、目的の音程周波数を出力する。22と24
0カウンタの主旋律及び伴奏の出力は、混合されて、2
5の出力端子から出力される。
ールROMのアドレスとなり、スケールROMのデータ
により、22と24のプログラマブルカウンタの分局比
を変化させ、目的の音程周波数を出力する。22と24
0カウンタの主旋律及び伴奏の出力は、混合されて、2
5の出力端子から出力される。
第2図は、従来のメロディ発生回路のブロック図であっ
て、31は、発振回路、32は逓倍回路、35と46は
分周回路、35,40,44゜52.54は、それぞれ
、テンポR″′115M1ノートROM、メインROM
、主旋律のスケールROM、伴奏のスケールRO″Mの
データにより分局比を変化するプログラマブルカウンタ
、34は、テン1、主旋律のスケールROM、53は、
伴奏のスチールROM、55は、出力端子である。回路
の動作は、第1図とほぼ同じだが、従来のメロディ発生
回路では、ディレィROMかなく、メインROMが、1
コであったために、主旋律または伴奏を、最小単位音符
の整数倍の遅延しかできず、また、主旋律と伴奏との間
に、関連のある音符のインプットしかできなかった。
て、31は、発振回路、32は逓倍回路、35と46は
分周回路、35,40,44゜52.54は、それぞれ
、テンポR″′115M1ノートROM、メインROM
、主旋律のスケールROM、伴奏のスケールRO″Mの
データにより分局比を変化するプログラマブルカウンタ
、34は、テン1、主旋律のスケールROM、53は、
伴奏のスチールROM、55は、出力端子である。回路
の動作は、第1図とほぼ同じだが、従来のメロディ発生
回路では、ディレィROMかなく、メインROMが、1
コであったために、主旋律または伴奏を、最小単位音符
の整数倍の遅延しかできず、また、主旋律と伴奏との間
に、関連のある音符のインプットしかできなかった。
第3図は、本発明を使用した場合の主旋律と伴奏の音符
入力図であり、第3図は、従来のメロディ発生回路の音
符入力図である。16分音符を最小単位音符とすると、
第3図の様に、従来の方式では、メインROMか1コで
あるために、ワード数を考慮すると、必ず、主旋律と伴
奏のトータルの音符と休符の長さを加えた値は一致しな
ければならない。また、ディレィROMかないために、
16分音符の音符長より短い音符長をつくることができ
ない。本発明の様に複数のテンポR百M1メインROM
、コントロールROMを所有すると、主旋律と伴奏のそ
れぞれのワード数で別個に考慮すれば良いので、自由な
音符入力ができる上、ディレィaTfMがあるので、1
6分音符の整数分の1の音符長の遅延をつくることがで
きる。
入力図であり、第3図は、従来のメロディ発生回路の音
符入力図である。16分音符を最小単位音符とすると、
第3図の様に、従来の方式では、メインROMか1コで
あるために、ワード数を考慮すると、必ず、主旋律と伴
奏のトータルの音符と休符の長さを加えた値は一致しな
ければならない。また、ディレィROMかないために、
16分音符の音符長より短い音符長をつくることができ
ない。本発明の様に複数のテンポR百M1メインROM
、コントロールROMを所有すると、主旋律と伴奏のそ
れぞれのワード数で別個に考慮すれば良いので、自由な
音符入力ができる上、ディレィaTfMがあるので、1
6分音符の整数分の1の音符長の遅延をつくることがで
きる。
第5図は、第1図8のプログラマブルカウンタと7のデ
ィレィROMの1回路例でプログラマブルカウンタが3
ビツトの場合を示す。61は、入力端子、62,65,
77.7Bは、位相反転用インバータ、63は、1/2
分周の7リツプフロツプ(以下IP′IPという)、6
4は、NANDAND回路、67.68は、セット付1
/2分周の1F?、69は、データをローにしたセット
付IFF、70はAND回路、71,72.73は、高
抵抗74.75.76は、高ON抵抗のP f −?
ンネ/I/MO。
ィレィROMの1回路例でプログラマブルカウンタが3
ビツトの場合を示す。61は、入力端子、62,65,
77.7Bは、位相反転用インバータ、63は、1/2
分周の7リツプフロツプ(以下IP′IPという)、6
4は、NANDAND回路、67.68は、セット付1
/2分周の1F?、69は、データをローにしたセット
付IFF、70はAND回路、71,72.73は、高
抵抗74.75.76は、高ON抵抗のP f −?
ンネ/I/MO。
5FFXT、79〜95は、NチャンネルM OS 1
FET、94は、バッファ、95と96は、メインRO
Mからの2ビツトのデータの入力端子、97は出力端子
である。61から入力されたクロック信号は、630F
?で分1にされ、64のNANDと70のANDで、6
6〜69までのIF7にセットをかけるタイミングがつ
くられる。一方、メインROMからのハイ、ロー信号は
、95と960端子から入力される。79〜90までの
NチャンネルM″6S]1PETのROM部のゲートは
適当に接続されており、95と96のIF1号は、その
ゲートに加わり、MOSFETをτN、0IFII’さ
せる。
FET、94は、バッファ、95と96は、メインRO
Mからの2ビツトのデータの入力端子、97は出力端子
である。61から入力されたクロック信号は、630F
?で分1にされ、64のNANDと70のANDで、6
6〜69までのIF7にセットをかけるタイミングがつ
くられる。一方、メインROMからのハイ、ロー信号は
、95と960端子から入力される。79〜90までの
NチャンネルM″6S]1PETのROM部のゲートは
適当に接続されており、95と96のIF1号は、その
ゲートに加わり、MOSFETをτN、0IFII’さ
せる。
MO5FET17)ON 、OFFによl:)、66〜
68のT!Fに、セットがかかったり、かからなかった
りすることにより、プログラマブルにカウントされる。
68のT!Fに、セットがかかったり、かからなかった
りすることにより、プログラマブルにカウントされる。
第6図は、66〜69のIPIPの動作を示したタイミ
ングチャートである。第6図の様に、16分音符の±
1.1.1のタイミングが作ら゛れ、その分のディレィ
を発生させることができる〔光切の効果〕 以上述べたように本発明によれば、テンポROM、メイ
ンR百M1コントロールROMを複数個持つ、ことによ
り、主旋律と伴奏がお互いに関連することなく自由な編
曲ができ、また、ディレィR百Mを持つことにより、最
小単位音符の整数分の1の遅延ができるため、よりきめ
細かい、重厚な音質を実現することができろという効果
を有するまた、従来のメロディエCでは実現できなかっ
た装飾音や、エコーの効果を出すことができる。
ングチャートである。第6図の様に、16分音符の±
1.1.1のタイミングが作ら゛れ、その分のディレィ
を発生させることができる〔光切の効果〕 以上述べたように本発明によれば、テンポROM、メイ
ンR百M1コントロールROMを複数個持つ、ことによ
り、主旋律と伴奏がお互いに関連することなく自由な編
曲ができ、また、ディレィR百Mを持つことにより、最
小単位音符の整数分の1の遅延ができるため、よりきめ
細かい、重厚な音質を実現することができろという効果
を有するまた、従来のメロディエCでは実現できなかっ
た装飾音や、エコーの効果を出すことができる。
第1図は、本発明のメロディ発生回路の一実施例を示す
ブロック図。 第2図は、従来のメロディ発生回路を示すブロック図。 第3図は、本発明のメロディ発生回路を実施した場合の
音符入力図。 第4図は、従来のメロディ発生回路の場合の音符入力図
。 第5図は、本発明のメロディ発生回路中のプログラマブ
ルカウンタ及び、ディレィR百Mの一実施例を示すロジ
ック図。 第6図は、第5図のロジック図の動作を示すタイミング
チャート図。 第1ス 饋4!P 月 pj □初β p j p 第4図 第S図 FF63M ○UT 第6図
ブロック図。 第2図は、従来のメロディ発生回路を示すブロック図。 第3図は、本発明のメロディ発生回路を実施した場合の
音符入力図。 第4図は、従来のメロディ発生回路の場合の音符入力図
。 第5図は、本発明のメロディ発生回路中のプログラマブ
ルカウンタ及び、ディレィR百Mの一実施例を示すロジ
ック図。 第6図は、第5図のロジック図の動作を示すタイミング
チャート図。 第1ス 饋4!P 月 pj □初β p j p 第4図 第S図 FF63M ○UT 第6図
Claims (1)
- 発振回路、逓倍回路、分周回路、複数のプログラマブル
カウンタ、曲のテンポを設定する、テンポR@O@M、
音符を設定する1つ以上のノートR@O@M、曲の1部
くり返しを設定する1つ以上のコントロールR@O@M
、音程を設定する1つ以上のスケールR@O@M)及び
前記ノートR@O@MとスケールR@O@Rのアドレス
を設定する1つ以上のメインR@O@Mを内蔵したメロ
ディICにおいて、主旋律または伴奏のみを、最小単位
音符の整数分の1の遅延を設定するディレィR@O@M
を装備したことを特徴とするメロディ発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61286485A JPS63138398A (ja) | 1986-12-01 | 1986-12-01 | メロデイ発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61286485A JPS63138398A (ja) | 1986-12-01 | 1986-12-01 | メロデイ発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63138398A true JPS63138398A (ja) | 1988-06-10 |
Family
ID=17705010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61286485A Pending JPS63138398A (ja) | 1986-12-01 | 1986-12-01 | メロデイ発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63138398A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01321481A (ja) * | 1988-06-23 | 1989-12-27 | Yamaha Corp | 自動演奏装置 |
JPH03107200A (ja) * | 1989-09-20 | 1991-05-07 | Casio Comput Co Ltd | 自動演奏装置 |
-
1986
- 1986-12-01 JP JP61286485A patent/JPS63138398A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01321481A (ja) * | 1988-06-23 | 1989-12-27 | Yamaha Corp | 自動演奏装置 |
JPH03107200A (ja) * | 1989-09-20 | 1991-05-07 | Casio Comput Co Ltd | 自動演奏装置 |
JP2808721B2 (ja) * | 1989-09-20 | 1998-10-08 | カシオ計算機株式会社 | 自動演奏装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3696201A (en) | Digital organ system | |
US3818354A (en) | Pulse frequency dividing circuit | |
US4077010A (en) | Digital pulse doubler with 50 percent duty cycle | |
JPS592038B2 (ja) | 電子楽器 | |
JPS63138398A (ja) | メロデイ発生回路 | |
US4240318A (en) | Portamento and glide tone generator having multimode clock circuit | |
US4641563A (en) | Electronic musical instrument | |
JPH0331273B2 (ja) | ||
JPS6035077B2 (ja) | 電子楽器 | |
US4313360A (en) | Harmonic generator for additive synthesis of musical tones | |
US4319511A (en) | Tone source for an electronic musical instrument | |
JPH0369118B2 (ja) | ||
JPS6319880B2 (ja) | ||
US5070757A (en) | Electronic tone generator | |
JPS604477B2 (ja) | 電子楽器の音階データ処理装置 | |
JPH02134696A (ja) | 音発生装置 | |
SU769606A1 (ru) | Генератор тональных сигналов верхних частот дл электромузыкального инструмента | |
GB2251513A (en) | Sound synthesizer | |
JPS615297A (ja) | 楽音形成方法 | |
JPS6260714B2 (ja) | ||
JPS59168715A (ja) | 三角波発生回路 | |
JPH0567957B2 (ja) | ||
JPS6230637B2 (ja) | ||
JPS599914B2 (ja) | 電子楽器の音源装置 | |
JPS59216193A (ja) | 旋律発生回路 |