JPS63123123A - 非正規化浮動小数点演算装置 - Google Patents
非正規化浮動小数点演算装置Info
- Publication number
- JPS63123123A JPS63123123A JP61270142A JP27014286A JPS63123123A JP S63123123 A JPS63123123 A JP S63123123A JP 61270142 A JP61270142 A JP 61270142A JP 27014286 A JP27014286 A JP 27014286A JP S63123123 A JPS63123123 A JP S63123123A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- cancelling
- point arithmetic
- digits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010606 normalization Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は非正規化浮動小数点演算装置に関する。
〈従来の技術〉
従来、浮動小数点演算で、演算結果を正規化せずに次の
演算の入力として使用し、連続的な演算を行なう場合に
おいては、途中の演算で発生する桁落ちが最終的な演算
誤差に及ぼす影響が極めて大きなものとなる場合がある
ことが知られている。
演算の入力として使用し、連続的な演算を行なう場合に
おいては、途中の演算で発生する桁落ちが最終的な演算
誤差に及ぼす影響が極めて大きなものとなる場合がある
ことが知られている。
この影響を軽減するため、従来は一連の連続的な演算の
中に何回かの正規化処理を割り込ませるという手法を用
いるか、あるいは正規化浮動ノ」１数点演算によりこの
影響を回避していた。
中に何回かの正規化処理を割り込ませるという手法を用
いるか、あるいは正規化浮動ノ」１数点演算によりこの
影響を回避していた。
〈発明の解決しようとする問題点〉
しかしながら、上記正規化処理を割り込ませる方法では
、連続演算処理の中に多くの処理時間を要する正規化処
理を割り込ませるので、全体の処理時間の増大を招くと
いう問題点があった。一方、正規化浮動小数点演算を採
用すると、ハードウェア量、若しくは処理時間に対する
大きな負担になるという問題点が生じていた。
、連続演算処理の中に多くの処理時間を要する正規化処
理を割り込ませるので、全体の処理時間の増大を招くと
いう問題点があった。一方、正規化浮動小数点演算を採
用すると、ハードウェア量、若しくは処理時間に対する
大きな負担になるという問題点が生じていた。
それで、本発明はハードウェアの増大を招くことなく、
高速処理が可能で演算誤差の少ない非正焼化浮動小数点
演算装置を提供することを目的としている。
高速処理が可能で演算誤差の少ない非正焼化浮動小数点
演算装置を提供することを目的としている。
〈問題点を解決するための手段、作用および効果〉
本発明は非正規化浮動小数点演算を実行する非正規化浮
動小数点演算装置において、演算結果の仮数部から１以
上の桁落ち数を特定可能な桁落ち検出回路と、該桁落ち
検出回路で特定された桁落ち数に対応したシフト量だけ
仮数部をシフトするシフタと、上記演算結果の指数部に
対して上記桁落ち検出回路で特定された桁落ち数に対応
した数を補正する回路とを有することを特徴としている
。
動小数点演算装置において、演算結果の仮数部から１以
上の桁落ち数を特定可能な桁落ち検出回路と、該桁落ち
検出回路で特定された桁落ち数に対応したシフト量だけ
仮数部をシフトするシフタと、上記演算結果の指数部に
対して上記桁落ち検出回路で特定された桁落ち数に対応
した数を補正する回路とを有することを特徴としている
。
その結果、本発明では非正規化浮動小数点演算結果の桁
落ちした一部分を補正してゆくことにより、わずかなハ
ードウェアの増加で高速性を損うことなく連続的な演算
を行なっても演算誤差を少なくすることができる。換言
すれば、上記正規化処理を割り込ませる方法のように連
続演算処理の中に多くの処理時間を要する正規化処理を
割り込ませる必要がなくなり、処理時間の短縮を図るこ
とができ、また本発明に係わる非正規化浮動小数点演算
装置では正規化浮動小数点演算装置のように膨大なハー
ドウェア量を必要としないので、装置の簡素化と処理時
間の短縮化を図ることができる。
落ちした一部分を補正してゆくことにより、わずかなハ
ードウェアの増加で高速性を損うことなく連続的な演算
を行なっても演算誤差を少なくすることができる。換言
すれば、上記正規化処理を割り込ませる方法のように連
続演算処理の中に多くの処理時間を要する正規化処理を
割り込ませる必要がなくなり、処理時間の短縮を図るこ
とができ、また本発明に係わる非正規化浮動小数点演算
装置では正規化浮動小数点演算装置のように膨大なハー
ドウェア量を必要としないので、装置の簡素化と処理時
間の短縮化を図ることができる。
〈実施例〉
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例である。１．２．１７は、デ
ータレジスタＡ、Ｂ、Ｃをそれぞれ示しており、７は入
力選択マルチプレクサ（ＭＵＸ）、ＣＭＰは入力データ
指数部の大小比較を行なう比較器、１０は仮数部桁合せ
のためのバレルシフタ、１１は算術論理演算ユニット（
以下、ＡＬＵという）、１２はｎ個のｍｉビット（ｉ＝
１．２・・・ｎ）桁落ち検出回路をそれぞれ示している
。１３はＯビット及びｍｉビット（ｉ＝１．２・・・ｎ
）シフト可能なシフタであり、ＳＵＢは減算器である。
ータレジスタＡ、Ｂ、Ｃをそれぞれ示しており、７は入
力選択マルチプレクサ（ＭＵＸ）、ＣＭＰは入力データ
指数部の大小比較を行なう比較器、１０は仮数部桁合せ
のためのバレルシフタ、１１は算術論理演算ユニット（
以下、ＡＬＵという）、１２はｎ個のｍｉビット（ｉ＝
１．２・・・ｎ）桁落ち検出回路をそれぞれ示している
。１３はＯビット及びｍｉビット（ｉ＝１．２・・・ｎ
）シフト可能なシフタであり、ＳＵＢは減算器である。
入力データＡ、Ｂは比較器ＣＭＰで大小比較された後、
大きいと判断されたほうの入力データの指数部が指数部
大小比較結果８に基づいてマルチプレクサ７により選択
されて指数部減算器ＳＵＢの入力に供給され、小さいと
判断されたデータの仮数部も同様にバレルシフタ１ｏの
入力に供給され、そのシフト量９は比較器ＣＭＰから与
えられる。ＡＬＵＩＩの出力は桁落ち検出回路１２で０
１ｍ１．ｍ、、・・・ｍｉ・・・ｍｎビットの桁落ちが
検出され、その中でｍｉの最大のものが桁落ち値データ
１４としてシフタ１３のシフト量と、減算器ＳＵＢの入
力として出力される。指数部はこの値だけ減算されて指
数部演算結果１５として、仮数部はこの値だけ左シフト
され仮数部演算結果１６としてレジスタ１７に格納され
る。第２図は本発明の一実施例のうちｉ＝１、ｍ１＝８
ビツトとしたものであり、はぼ最小の規模のものである
。
大きいと判断されたほうの入力データの指数部が指数部
大小比較結果８に基づいてマルチプレクサ７により選択
されて指数部減算器ＳＵＢの入力に供給され、小さいと
判断されたデータの仮数部も同様にバレルシフタ１ｏの
入力に供給され、そのシフト量９は比較器ＣＭＰから与
えられる。ＡＬＵＩＩの出力は桁落ち検出回路１２で０
１ｍ１．ｍ、、・・・ｍｉ・・・ｍｎビットの桁落ちが
検出され、その中でｍｉの最大のものが桁落ち値データ
１４としてシフタ１３のシフト量と、減算器ＳＵＢの入
力として出力される。指数部はこの値だけ減算されて指
数部演算結果１５として、仮数部はこの値だけ左シフト
され仮数部演算結果１６としてレジスタ１７に格納され
る。第２図は本発明の一実施例のうちｉ＝１、ｍ１＝８
ビツトとしたものであり、はぼ最小の規模のものである
。
第２図中第１図と同一の符号は対応する構成を示してい
る。１１のＡＬＵからの出力は８ビツトもしくはそれ以
上の桁落ちが発生した場合、指数部減算器ＳＵＢの入力
として８が選択され、８ピットシフタ１３により仮数部
を左に８ビツトシフトして出力される。桁落ちが８ビツ
トより小さい場合、指数部入力には０が選択され、１３
のシフタはシフトされず素通りして１７のレジスタに格
納され、演算が終了する。
る。１１のＡＬＵからの出力は８ビツトもしくはそれ以
上の桁落ちが発生した場合、指数部減算器ＳＵＢの入力
として８が選択され、８ピットシフタ１３により仮数部
を左に８ビツトシフトして出力される。桁落ちが８ビツ
トより小さい場合、指数部入力には０が選択され、１３
のシフタはシフトされず素通りして１７のレジスタに格
納され、演算が終了する。
以上説明してきたように、上記一実施例では非正規化浮
動小数点演算結果の桁落ちした一部分を補正してゆくこ
とにより、わずかなハードウェアの増加で高速性を損う
ことなく連続的な演算を行なっても演算誤差を少なくす
ることができる。
動小数点演算結果の桁落ちした一部分を補正してゆくこ
とにより、わずかなハードウェアの増加で高速性を損う
ことなく連続的な演算を行なっても演算誤差を少なくす
ることができる。
第１図は本発明の一実施例に係わる非正規化浮動小数点
演算装置のブロック図、第２図は上記一実施例のさらに
具体例を示すブロック図である。 １．２．１７・・・レジスタ、 ７・・・・・・・・マルチプレクサ、 １０・・・・・・・バレルシフタ、 １１・・・・・・・ＡＬＵ。 １２・・・・・・・桁落ち検出回路、 １３・・・・・・・シフタ、 ＣＭＰ・・・・・・比較器、 ＳＵＢ・・・・・・減算器。
演算装置のブロック図、第２図は上記一実施例のさらに
具体例を示すブロック図である。 １．２．１７・・・レジスタ、 ７・・・・・・・・マルチプレクサ、 １０・・・・・・・バレルシフタ、 １１・・・・・・・ＡＬＵ。 １２・・・・・・・桁落ち検出回路、 １３・・・・・・・シフタ、 ＣＭＰ・・・・・・比較器、 ＳＵＢ・・・・・・減算器。
Claims (1)
- 非正規化浮動小数点演算を実行する非正規化浮動小数点
演算装置において、演算結果の仮数部から１以上の桁落
ち数を特定可能な桁落ち検出回路と、該桁落ち検出回路
で特定された桁落ち数に対応したシフト量だけ仮数部を
シフトするシフタと、上記演算結果の指数部に対して上
記桁落ち検出回路で特定された桁落ち数に対応した数を
補正する回路とを有することを特徴とする非正規化浮動
小数点演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61270142A JPS63123123A (ja) | 1986-11-12 | 1986-11-12 | 非正規化浮動小数点演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61270142A JPS63123123A (ja) | 1986-11-12 | 1986-11-12 | 非正規化浮動小数点演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63123123A true JPS63123123A (ja) | 1988-05-26 |
Family
ID=17482130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61270142A Pending JPS63123123A (ja) | 1986-11-12 | 1986-11-12 | 非正規化浮動小数点演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63123123A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690343A (en) * | 1979-12-25 | 1981-07-22 | Fujitsu Ltd | Data normalization device |
| JPS6017534A (ja) * | 1983-07-08 | 1985-01-29 | Mitsubishi Electric Corp | 浮動小数点数値正規化回路 |
-
1986
- 1986-11-12 JP JP61270142A patent/JPS63123123A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690343A (en) * | 1979-12-25 | 1981-07-22 | Fujitsu Ltd | Data normalization device |
| JPS6017534A (ja) * | 1983-07-08 | 1985-01-29 | Mitsubishi Electric Corp | 浮動小数点数値正規化回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0483864B1 (en) | Hardware arrangement for floating-point addition and subtraction | |
| US5469377A (en) | Floating point computing device for simplifying procedures accompanying addition or subtraction by detecting whether all of the bits of the digits of the mantissa are 0 or 1 | |
| US4864527A (en) | Apparatus and method for using a single carry chain for leading one detection and for "sticky" bit calculation | |
| US7373369B2 (en) | Advanced execution of extended floating-point add operations in a narrow dataflow | |
| JPS62191926A (ja) | 演算装置 | |
| JP3012357B2 (ja) | シフト量検出回路 | |
| JPH1091395A (ja) | プロセッサ | |
| JPS63123123A (ja) | 非正規化浮動小数点演算装置 | |
| GB2341950A (en) | Digital processor for performing division | |
| US5754458A (en) | Trailing bit anticipator | |
| JPS6051728B2 (ja) | 高速演算処理方式 | |
| JPH07146777A (ja) | 演算装置 | |
| JP3137131B2 (ja) | 浮動小数点乗算器及び乗算方法 | |
| US6381295B1 (en) | Shifter with overflow detection mechanism | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| KR200222599Y1 (ko) | 부동소숫점형식정규화기 | |
| JP2615746B2 (ja) | ビット操作回路 | |
| JPH0330170B2 (ja) | ||
| JPH0413734B2 (ja) | ||
| JPH0644226B2 (ja) | 演算処理装置 | |
| JPH03217938A (ja) | 浮動小数点丸め正規化装置 | |
| KR100198783B1 (ko) | 직렬처리 나눗셈기의 구동 방법 | |
| JP2508269B2 (ja) | 平方根演算装置 | |
| JPS59105142A (ja) | フロ−テイング加算器 | |
| JPH0553759A (ja) | 固定小数点演算ユニツト |