JPS63121757A - 信号記憶再生装置 - Google Patents
信号記憶再生装置Info
- Publication number
- JPS63121757A JPS63121757A JP26674386A JP26674386A JPS63121757A JP S63121757 A JPS63121757 A JP S63121757A JP 26674386 A JP26674386 A JP 26674386A JP 26674386 A JP26674386 A JP 26674386A JP S63121757 A JPS63121757 A JP S63121757A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- signals
- time
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009825 accumulation Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 239000000523 sample Substances 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 229910052771 Terbium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 206010042135 Stomatitis necrotising Diseases 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 201000008585 noma Diseases 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000009991 scouring Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、n個のクロック信号に基づくデジタル信号群
を、相互の時間関係を保って記憶し、かつ再生する事が
できる信号記憶再生装置に関する。
を、相互の時間関係を保って記憶し、かつ再生する事が
できる信号記憶再生装置に関する。
従来の信号記憶再生装置では、単一の時間軸に基ついて
複数のデジタル信号を記憶し再生するものが知られてい
る。しかしながらこのようなものでは、複数のデジタル
信号がそれぞれのクロック信号に基づいて変化する場合
や、それぞれ固有のクロック信号に基づいて記憶する場
合、それぞれの時間軸に基づいてデジタル信号を記憶し
再生する事は出来ない。
複数のデジタル信号を記憶し再生するものが知られてい
る。しかしながらこのようなものでは、複数のデジタル
信号がそれぞれのクロック信号に基づいて変化する場合
や、それぞれ固有のクロック信号に基づいて記憶する場
合、それぞれの時間軸に基づいてデジタル信号を記憶し
再生する事は出来ない。
また2つの異なるクロック信号によりそれぞれの時間軸
に基づいてデジタル信号を記憶し再生するものが知られ
ている。しかしながらこのようなものでは、2つの異な
るクロック信号としなけれはならず、外部から供給され
るクロック信号が同一りpツク信号である場合の検出が
不可能であ〕。
に基づいてデジタル信号を記憶し再生するものが知られ
ている。しかしながらこのようなものでは、2つの異な
るクロック信号としなけれはならず、外部から供給され
るクロック信号が同一りpツク信号である場合の検出が
不可能であ〕。
もりと多くの時間軸に基ついてのデジタル信号の記憶及
び再生は出来ない。
び再生は出来ない。
また3つの時間軸によりデジタル信号を記憶し再生する
ものが知られている。しかしながらこのようなものでは
、1つのクロック信号には、あらかじめわかっている内
部クロックを使用し、そのクロック信号よシおそい外部
クロック信号をのこりの2つの時間軸にし、おそい外部
クロック信号を早い内部クロックにより記憶し再生して
、3つの時間軸を得ている。しかしながらこのようなも
のでは、必ず1つのクロック信号は他の2つのクロック
信号よシも早くて、あらかじめわかっているクロック信
号を使用しなければならず、時間軸の再生も、早いクロ
ックにより取シ込まれた外部クロック信号の記憶されて
いる間しか再生できず、クロックのスピードにも制限が
必要であシ、必要な時間軸を必要な記憶データ数に対し
て使用する事が出来ない。
ものが知られている。しかしながらこのようなものでは
、1つのクロック信号には、あらかじめわかっている内
部クロックを使用し、そのクロック信号よシおそい外部
クロック信号をのこりの2つの時間軸にし、おそい外部
クロック信号を早い内部クロックにより記憶し再生して
、3つの時間軸を得ている。しかしながらこのようなも
のでは、必ず1つのクロック信号は他の2つのクロック
信号よシも早くて、あらかじめわかっているクロック信
号を使用しなければならず、時間軸の再生も、早いクロ
ックにより取シ込まれた外部クロック信号の記憶されて
いる間しか再生できず、クロックのスピードにも制限が
必要であシ、必要な時間軸を必要な記憶データ数に対し
て使用する事が出来ない。
従来、例えば第20図に示すような信号記憶再生装置が
提案されている。
提案されている。
この装置では、2チヤンネルのデータDa 、 Dbお
よびこのデータDa 、 Dbに対応する外部クロック
Km 、 Kbをそれぞれプローブ1m、1b、2m。
よびこのデータDa 、 Dbに対応する外部クロック
Km 、 Kbをそれぞれプローブ1m、1b、2m。
2bを介して取込む。なお各プローブ1 m 、 1
b。
b。
2 m 、 2.bは比較電圧発生回路3から与えられ
る比較電圧t−闇値として入力信号をロジック・レベル
に変換する。
る比較電圧t−闇値として入力信号をロジック・レベル
に変換する。
そしてプローブ1m、lbで取シ込んだ信号は、データ
取得回路4a、4bへ入力する。またプローブ2*、2
bで取シ込んだ外部クロックは、それぞれクロック選択
回路5m、5bへ入力する。
取得回路4a、4bへ入力する。またプローブ2*、2
bで取シ込んだ外部クロックは、それぞれクロック選択
回路5m、5bへ入力する。
クロック選択回路5g、5bは、それぞれプロ一プ2*
、2bで取シ込んだ外部クロックHa 、Kb又はク
ロック発生回路6で発生した内部クロックの一方を選択
して対応するデータ取得回路1m。
、2bで取シ込んだ外部クロックHa 、Kb又はク
ロック発生回路6で発生した内部クロックの一方を選択
して対応するデータ取得回路1m。
4b及びトリガ回路7m 、7bヘサンプリング・クロ
ック8a 、 Sbとして与える。
ック8a 、 Sbとして与える。
一方データ取得回路4*、4bFi、上記サンプリング
・りpツクSm 、 8bによってサンプリング動作を
行ない、得られたデジタル信号を取得データGa 、
Gbとして、トリガ回路7 m + 7 bおよびメモ
リ回路8a、llbへ与える。
・りpツクSm 、 8bによってサンプリング動作を
行ない、得られたデジタル信号を取得データGa 、
Gbとして、トリガ回路7 m + 7 bおよびメモ
リ回路8a、llbへ与える。
各メモリ回路8m、8bは、複数チャンネルのルーフ状
のアドレス領域を有し、各トリガ回路7m+7bからの
書込クロックCa 、 Cbに同期して上記取得データ
Ga 、 Gb t−エンドレスに省き込み動作する。
のアドレス領域を有し、各トリガ回路7m+7bからの
書込クロックCa 、 Cbに同期して上記取得データ
Ga 、 Gb t−エンドレスに省き込み動作する。
上記トリガ回路7m、7bは、ワード・リコグナイザと
クオリファイヤ回路とイベント・カウンタとディレィ・
カウンタと書き込みクロック発生回路とを、それぞれ少
なくとも1つ具備し、後述するプログラムの制御により
取得データの蓄積を制御する為に、特定のトリガおよび
蓄積制御信号を定義する。したがってトリガ回路7h、
7bは、定義されたトリガ事象を生じると、トリガ信号
Ta 、 Tb t−発生し、トリガ後データ信号とし
てこの信号もメモリ回路8& 、8bへ与えられ、省き
込みクロックCm 、 Cbにより書き込みがなされる
。
クオリファイヤ回路とイベント・カウンタとディレィ・
カウンタと書き込みクロック発生回路とを、それぞれ少
なくとも1つ具備し、後述するプログラムの制御により
取得データの蓄積を制御する為に、特定のトリガおよび
蓄積制御信号を定義する。したがってトリガ回路7h、
7bは、定義されたトリガ事象を生じると、トリガ信号
Ta 、 Tb t−発生し、トリガ後データ信号とし
てこの信号もメモリ回路8& 、8bへ与えられ、省き
込みクロックCm 、 Cbにより書き込みがなされる
。
またメそり回路am、8bには、後述する時間相互関係
信号発生回路から供給される時間相互関係信号を与え、
上記省き込みクロックCa 、 Cbにより曹き込みを
行なう。
信号発生回路から供給される時間相互関係信号を与え、
上記省き込みクロックCa 、 Cbにより曹き込みを
行なう。
なお外部トリガ入力Ea 、 Eb t )リガ人・出
力回路91に介して各トリガ回路7m、Wbへ入力する
ことにエヤ、定義゛した事象が生じなくても、トリガ事
象を成立させることができる。また第1および第2のト
リガ信号Ta 、 Tbはトリガ入・出力回路9を介し
て外部へ出力することができる。
力回路91に介して各トリガ回路7m、Wbへ入力する
ことにエヤ、定義゛した事象が生じなくても、トリガ事
象を成立させることができる。また第1および第2のト
リガ信号Ta 、 Tbはトリガ入・出力回路9を介し
て外部へ出力することができる。
そして時間関係発生回路10は、第1および第2のトリ
ガ回路7a j7bから与えられる省き込みクロックC
a 、 Cbにより、一方のクロック信号の現在のクロ
ック・エツジおよび直前のクロック・エツジの間に他方
のクロック信号のクロック・エツジが存在するか否かに
応じてロジック・レベルを決定される第1および第2の
時間相互関係信号Oa 、 Ob f発生して上記メそ
り回路g*、8bに記憶させる。
ガ回路7a j7bから与えられる省き込みクロックC
a 、 Cbにより、一方のクロック信号の現在のクロ
ック・エツジおよび直前のクロック・エツジの間に他方
のクロック信号のクロック・エツジが存在するか否かに
応じてロジック・レベルを決定される第1および第2の
時間相互関係信号Oa 、 Ob f発生して上記メそ
り回路g*、8bに記憶させる。
また時間関係発生回路10は、メモリ回路8m。
8bのいずれに対して最終蓄積が行なわれたかに応じて
ロジック・レベルを決定される最終指示信号B@を発生
する。
ロジック・レベルを決定される最終指示信号B@を発生
する。
そして、各トリガ回路7m 、7b、各メモリ回路8m
、8bは内部パス11aに接続し、この内部パス11*
f介して次に述べるマイクロ・コンピュータとの間でデ
ータの授受を行なう、したがって上記内部パス11&に
は、CPU J J b 、 ROM11 c 、 R
AM 11 d 、キーが−ド11e、入O出カポート
11f1表示制御回路11gおよび上述の各回路の動作
タイミング等を制御する制御回路11h等が接続され、
マイクロ・コンピュータを構成している。したがって上
記ROM 11 eには予めプログラムが記憶され、こ
のプログラムを実行することによりキーが−ド11@か
ら入力されたデータの取込み条件に応じて定義しタトリ
ガ条件をトリガ回路7*、7bに設定して各メモリ回路
8*、8bに対してデータの省き込みを行なう。
、8bは内部パス11aに接続し、この内部パス11*
f介して次に述べるマイクロ・コンピュータとの間でデ
ータの授受を行なう、したがって上記内部パス11&に
は、CPU J J b 、 ROM11 c 、 R
AM 11 d 、キーが−ド11e、入O出カポート
11f1表示制御回路11gおよび上述の各回路の動作
タイミング等を制御する制御回路11h等が接続され、
マイクロ・コンピュータを構成している。したがって上
記ROM 11 eには予めプログラムが記憶され、こ
のプログラムを実行することによりキーが−ド11@か
ら入力されたデータの取込み条件に応じて定義しタトリ
ガ条件をトリガ回路7*、7bに設定して各メモリ回路
8*、8bに対してデータの省き込みを行なう。
そして各メモリ回路8g、8bに省き込まれたデータは
、内部パス11a′t−介して読み出され、キー&−ド
11・から入力されたデータの再生条件に応じて、所定
のデータ処理を行なった後に、表示制御回路11*f介
して表示器11にへ与えて表示する。
、内部パス11a′t−介して読み出され、キー&−ド
11・から入力されたデータの再生条件に応じて、所定
のデータ処理を行なった後に、表示制御回路11*f介
して表示器11にへ与えて表示する。
なお12は、上記各回路へ動作電圧全供給する電源回路
である。
である。
そしてROM 11 cには各処理を行なう為のプログ
ラムを記憶しているので、この内容に応じてCPU J
J bは各部の動作を制御する。 RAM J 1
dは各種のデータの記憶、読み出しを行なう為に使用す
る。
ラムを記憶しているので、この内容に応じてCPU J
J bは各部の動作を制御する。 RAM J 1
dは各種のデータの記憶、読み出しを行なう為に使用す
る。
まfC−CPU11bは、表示制御回路11gを介して
表示器111へ情報および取得データを表示することが
できる。
表示器111へ情報および取得データを表示することが
できる。
さらにキーデート11のによりブログラム情報の変更、
付加等を行なうことができる。なお入出力ポート11f
により、たとえはIEEE−488パスに接続して、各
種の端末あるいはホストの計算機との間でデータの送受
、プログラム情報の変更、付加等を行なうことができる
。
付加等を行なうことができる。なお入出力ポート11f
により、たとえはIEEE−488パスに接続して、各
種の端末あるいはホストの計算機との間でデータの送受
、プログラム情報の変更、付加等を行なうことができる
。
制御回路11bは、信号記憶回路全体の制御を行なう。
第21図は上記時間関係発生回路10の一例を示すプ四
ツク図である。すなわち、曹き込みクロックCa 、
Cb t−フリップ・フロッグ21 m、21bのクロ
ック端子へ与えると共に、バッファー22a。
ツク図である。すなわち、曹き込みクロックCa 、
Cb t−フリップ・フロッグ21 m、21bのクロ
ック端子へ与えると共に、バッファー22a。
2jlb″を介してアンドゲート23*、23bの一方
の入力端子へ入力する。そして上記フリップ・クロック
21*、21bのQ出力を上記アントr−) 23 *
、 23 bの他方の入力端子へ与えると共に、第1
・第2の時間相互関係信号Oa 、 Obとして出力す
る。
の入力端子へ入力する。そして上記フリップ・クロック
21*、21bのQ出力を上記アントr−) 23 *
、 23 bの他方の入力端子へ与えると共に、第1
・第2の時間相互関係信号Oa 、 Obとして出力す
る。
そして上記アンドゲート23h、23bの出力をフリッ
プ・フロップ24のセット入力およびクロック端子へ与
える。フリップ・フロy f x 4 aのQ出力をフ
リップ・フロップ21aのデータ端子へ与え、まfcQ
出力をディレィ・ライン25を介してフリップ・フロッ
プ21bのデータ端子へ与える。そして、このフリップ
・フロップ24のQ出力を最終指示信号B・として出力
する。
プ・フロップ24のセット入力およびクロック端子へ与
える。フリップ・フロy f x 4 aのQ出力をフ
リップ・フロップ21aのデータ端子へ与え、まfcQ
出力をディレィ・ライン25を介してフリップ・フロッ
プ21bのデータ端子へ与える。そして、このフリップ
・フロップ24のQ出力を最終指示信号B・として出力
する。
第22図は第21図の回路による曹き込みクロック信号
をパルスにしなかった時の応答で、誤りた時間相互関係
信号を表わしている。これに対し、第23図は第22図
のクロックに対し必要な正しい時間相互関係信号を表わ
している。
をパルスにしなかった時の応答で、誤りた時間相互関係
信号を表わしている。これに対し、第23図は第22図
のクロックに対し必要な正しい時間相互関係信号を表わ
している。
しかしながら、このようなものでは、第1の曹き込みク
ロックC凰が優先されるので、その″H#レベルの間に
第2の省き込みクロックcbが存在すると正常な動作が
出来ない。この為、曹き込みクロックCa 、 Cbは
極カッ4ルス幅を狭くする必振があり、前記省き込みク
ロックの“H#レベルの間に、他の省き込みクロックが
来ても影替しない様に、ディレィライン25の遅延量を
、上記省き込みクロックのパルス幅と一定の関係をもっ
て設定しなければならず調整が複雑になってしまう。
ロックC凰が優先されるので、その″H#レベルの間に
第2の省き込みクロックcbが存在すると正常な動作が
出来ない。この為、曹き込みクロックCa 、 Cbは
極カッ4ルス幅を狭くする必振があり、前記省き込みク
ロックの“H#レベルの間に、他の省き込みクロックが
来ても影替しない様に、ディレィライン25の遅延量を
、上記省き込みクロックのパルス幅と一定の関係をもっ
て設定しなければならず調整が複雑になってしまう。
また、第1の省き込みクロックが優先されるので正確に
最終指示信号を得る事が出来ず、なおかつ、同一クロッ
クの判定は出来なくなっている。
最終指示信号を得る事が出来ず、なおかつ、同一クロッ
クの判定は出来なくなっている。
また、従来の技術を使用して、多クロックによる長時間
軸の記憶再生を行なう方法は、前記の様に、あらかじめ
わかっているクロックにより、他のクロックを取シ込み
、再生する方法が考えられるが、この方法は、必ずあら
かじめわかっているクロックを1ケ使用しなければいけ
ない。なおかつ、他のクロックはあらかじめわかってい
るクロックよシも遅いクロックを使用しなけれはいけな
い。またあらかじめわかっているクロックにニジ遅いク
ロックを取シ込む場合遅いクロックの記憶データ数エク
多くの記憶データ数を早いクロックにエフ持几ないかぎ
シ全データ数の時間関係を再生する事は不可能である。
軸の記憶再生を行なう方法は、前記の様に、あらかじめ
わかっているクロックにより、他のクロックを取シ込み
、再生する方法が考えられるが、この方法は、必ずあら
かじめわかっているクロックを1ケ使用しなければいけ
ない。なおかつ、他のクロックはあらかじめわかってい
るクロックよシも遅いクロックを使用しなけれはいけな
い。またあらかじめわかっているクロックにニジ遅いク
ロックを取シ込む場合遅いクロックの記憶データ数エク
多くの記憶データ数を早いクロックにエフ持几ないかぎ
シ全データ数の時間関係を再生する事は不可能である。
本発明は上記の事情に鑑みてなされたもので、1つのv
′#込みクロック信号のもう1つの省き込みクロック信
号に対する時間相互関係信号と最終指示信号を基本にし
、書き込みクロック信号がn個の場合nX(n−1)個
を具備し、n個のクロックの同一の判定及び時間相互関
係信号の誤シtもチェックでき、単純な方法により時間
軸の再生全行なえる再生手段を提供する事を目的とする
ものである。
′#込みクロック信号のもう1つの省き込みクロック信
号に対する時間相互関係信号と最終指示信号を基本にし
、書き込みクロック信号がn個の場合nX(n−1)個
を具備し、n個のクロックの同一の判定及び時間相互関
係信号の誤シtもチェックでき、単純な方法により時間
軸の再生全行なえる再生手段を提供する事を目的とする
ものである。
〔問題点を解決するための手段と作用〕本発明は、第1
クロック信号および第2クロック信号よりなる2つのク
ロックのクロック幅に影!l111′(i−受けない、
第1クロック侶号の第2クロック信号に対する時間相互
関係信号および最終指示信号よりなる時間関係信号を発
生する基本の第1の手段と、n個のクロック信号の各ク
ロック毎に他のクロックに対する時間関係信号を発生す
る上記第1の手段1nX(n−1)個具備する第2の手
段と、n個のクロック信号のn個以内のクロック信号に
よJn個のデジタル信号群の蓄積動作を制御するための
n個以内のトリガ信号を発生する第3の手段と、n個の
クロック信号によりn個のデジタル信号群を蓄積すると
共に自分自身以外の(n−1)個のクロック信号に対す
る時間関係信号の中の時間相互関係信号を蓄積するn個
の第4の手段と、n個のクロック信号による蓄積動作t
−n個以内の上記第3の手段のトリガ信号により制御す
るn個以内の第5の手段と、n個のクロック信号による
蓄積動作終了時のnX(n−1)個の時間関係信号中の
最終指示信号を読み出す第6の手段と、n個以内の上記
第3の手段のトリガ信号発生後を表わすトリガ後データ
信号を、自分自身に対応するトリガ後データ信号のみを
蓄積するn個のクロック信号によるn個の第7の手段と
、n個のクロックにより蓄積されたデータの個数を発生
するn個の第8の手段と、n個のクロック信号による蓄
積動作終了時に上記n個の第7の手段に蓄積されている
データ個数を読み出す第9の手段と、この第9の手段に
より読み出されたデータ個数全もとに上記第6の手段で
読み出され7tnX(n−1)個の最終指示信号と上記
第4の手段で蓄積されている(n−1)個の時間相互関
係信号によりn個のクロック信号の時間関係全容易に再
生する第10の手段と、この第10の手段によ)再生さ
れたn個のクロック信号の時間関係に従ってn個の蓄積
手段に蓄積されたデータ群を上記第9の手段で読み出し
たデータ個数をもとに再生する第11の手段と、上記第
7の手段によりn個のクロック信号によ)蓄積されたト
リガ後データ信号により一個のデータ群のトリガ位置を
再生する第12の手段とを具備し、上記各手段にニジn
個のクロック信号により取シ込まれたデータ群fn個の
クロック信号の時間関係を維持しながら再生することが
できることを特徴とするものであり、1つの曹き込みク
ロック信号のもう1つの省き込みクロック信号に対する
時間相互関係信号と最終クロック指示信号を基本にし、
省き込みクロック信号がn個の場合nX(n−1)個を
具備し、n個のクロック信号の同一の判定及び時間相互
関係信号の誤り’(i−もチェックでき、単純な方法に
よ9時間軸の再生を行える再生手段を与えるものである
。ここで、トリガ後データ信号とは、データの蓄積を制
御するトリガ信号の発生後であるか、発生前であるかを
表わす信号である。(たとえば、トリガ信号後をH”レ
ベル、トリガ信号前を″L#レベルとする。) この信号は、トリガ信号により表わす事が出来れは、ト
リガ信号をトリガ後データ信号としても利用してよい。
クロック信号および第2クロック信号よりなる2つのク
ロックのクロック幅に影!l111′(i−受けない、
第1クロック侶号の第2クロック信号に対する時間相互
関係信号および最終指示信号よりなる時間関係信号を発
生する基本の第1の手段と、n個のクロック信号の各ク
ロック毎に他のクロックに対する時間関係信号を発生す
る上記第1の手段1nX(n−1)個具備する第2の手
段と、n個のクロック信号のn個以内のクロック信号に
よJn個のデジタル信号群の蓄積動作を制御するための
n個以内のトリガ信号を発生する第3の手段と、n個の
クロック信号によりn個のデジタル信号群を蓄積すると
共に自分自身以外の(n−1)個のクロック信号に対す
る時間関係信号の中の時間相互関係信号を蓄積するn個
の第4の手段と、n個のクロック信号による蓄積動作t
−n個以内の上記第3の手段のトリガ信号により制御す
るn個以内の第5の手段と、n個のクロック信号による
蓄積動作終了時のnX(n−1)個の時間関係信号中の
最終指示信号を読み出す第6の手段と、n個以内の上記
第3の手段のトリガ信号発生後を表わすトリガ後データ
信号を、自分自身に対応するトリガ後データ信号のみを
蓄積するn個のクロック信号によるn個の第7の手段と
、n個のクロックにより蓄積されたデータの個数を発生
するn個の第8の手段と、n個のクロック信号による蓄
積動作終了時に上記n個の第7の手段に蓄積されている
データ個数を読み出す第9の手段と、この第9の手段に
より読み出されたデータ個数全もとに上記第6の手段で
読み出され7tnX(n−1)個の最終指示信号と上記
第4の手段で蓄積されている(n−1)個の時間相互関
係信号によりn個のクロック信号の時間関係全容易に再
生する第10の手段と、この第10の手段によ)再生さ
れたn個のクロック信号の時間関係に従ってn個の蓄積
手段に蓄積されたデータ群を上記第9の手段で読み出し
たデータ個数をもとに再生する第11の手段と、上記第
7の手段によりn個のクロック信号によ)蓄積されたト
リガ後データ信号により一個のデータ群のトリガ位置を
再生する第12の手段とを具備し、上記各手段にニジn
個のクロック信号により取シ込まれたデータ群fn個の
クロック信号の時間関係を維持しながら再生することが
できることを特徴とするものであり、1つの曹き込みク
ロック信号のもう1つの省き込みクロック信号に対する
時間相互関係信号と最終クロック指示信号を基本にし、
省き込みクロック信号がn個の場合nX(n−1)個を
具備し、n個のクロック信号の同一の判定及び時間相互
関係信号の誤り’(i−もチェックでき、単純な方法に
よ9時間軸の再生を行える再生手段を与えるものである
。ここで、トリガ後データ信号とは、データの蓄積を制
御するトリガ信号の発生後であるか、発生前であるかを
表わす信号である。(たとえば、トリガ信号後をH”レ
ベル、トリガ信号前を″L#レベルとする。) この信号は、トリガ信号により表わす事が出来れは、ト
リガ信号をトリガ後データ信号としても利用してよい。
以下本発明の一実施例を図面を参照して詳細に説明する
。本発明で特徴とする時間関係信号発生回路41のブロ
ック図を第1図に示す。
。本発明で特徴とする時間関係信号発生回路41のブロ
ック図を第1図に示す。
図中、31m、321Lは、それぞれ前段および後段の
第1のフリップ・フロップ、JJbは、前段の第2のフ
リップ・フロップである。なおこのフリップ・フロップ
としては、クロック・エツジ形またはマスター・スレー
ブ形のものを用いている。
第1のフリップ・フロップ、JJbは、前段の第2のフ
リップ・フロップである。なおこのフリップ・フロップ
としては、クロック・エツジ形またはマスター・スレー
ブ形のものを用いている。
そして第1の各フリップ・フロップ31*、32ILの
クロック端子には第1の省き込みクロックCaが与えら
れる。また第2のフリップ・フロップ31bのクロック
端子には第2の書き込みクロックcbが与えられる。
クロック端子には第1の省き込みクロックCaが与えら
れる。また第2のフリップ・フロップ31bのクロック
端子には第2の書き込みクロックcbが与えられる。
また各フリッゾeフロッゾ31g、Jib、32*のリ
セット端子RKはリセット信号Rが与えられる。
セット端子RKはリセット信号Rが与えられる。
そして前段のフリップ・フロップ31纂のQ出力を、対
応する後段のフリップ・フロップ32aのデータ入力へ
与える。そしてフリップ・フロップ31*、31bのQ
、Q出力を、それぞれ対応するイクスクルーシプオア回
路33の一方の入力へ与えると共にイクスクルーシプオ
ア回路34へ与えてこのイクスクルーシプオア回路34
の出力金弟1の省き込みクロック信号Caの第20簀き
込みクロック信号Cbに対する最終指示信号Babとし
て出力する。また、フリップ・フロップ31a。
応する後段のフリップ・フロップ32aのデータ入力へ
与える。そしてフリップ・フロップ31*、31bのQ
、Q出力を、それぞれ対応するイクスクルーシプオア回
路33の一方の入力へ与えると共にイクスクルーシプオ
ア回路34へ与えてこのイクスクルーシプオア回路34
の出力金弟1の省き込みクロック信号Caの第20簀き
込みクロック信号Cbに対する最終指示信号Babとし
て出力する。また、フリップ・フロップ31a。
31bのQ、Q出力をそれぞれフリップ・フロップ31
b、31*のデータ人力りへ与える。
b、31*のデータ人力りへ与える。
さらにフリップ・フロップ32aのQ出力を対応スるイ
クスクルーシプオア回路33の他方の入力へ与える。そ
してこのイクスクルーシプオア回路33の出力を、第1
の省き込みクロック信号C&の第2の書き込みクロック
信号cbに対する時間相互関係信号Oabとして出力す
る。
クスクルーシプオア回路33の他方の入力へ与える。そ
してこのイクスクルーシプオア回路33の出力を、第1
の省き込みクロック信号C&の第2の書き込みクロック
信号cbに対する時間相互関係信号Oabとして出力す
る。
このような構成に於ける、時間相互関係信号発生回路の
動作を第2図に示すタイミング図を参照して詳細に説明
する。
動作を第2図に示すタイミング図を参照して詳細に説明
する。
先ず、データ入力Da 、 Dbの記録の開始前の時間
Tl前で、リセット信号Rにより時間相互関係信号発生
回路の各フリップ・フロップ3111゜31b、32*
をリセットする。
Tl前で、リセット信号Rにより時間相互関係信号発生
回路の各フリップ・フロップ3111゜31b、32*
をリセットする。
そして、第1の省き込みクロック信号Caの立ち上がシ
エッジ間に、第2の省き込みクロック信号cbの立ち上
がシエッジが存在すれば時間相互関係信号Oab f″
′H#とし、存在しなけれは時間相互関係信号Oabを
“L#とする。
エッジ間に、第2の省き込みクロック信号cbの立ち上
がシエッジが存在すれば時間相互関係信号Oab f″
′H#とし、存在しなけれは時間相互関係信号Oabを
“L#とする。
最終クロック指示信号Babは第1・第2の書き込みク
ロック信号Ca 、 Cbのどちらが存在したかによっ
てロジック・レベルを決定し、第1の査き込みクロック
信号CaでH″、第2の省き込みクロック信号cbで′
L”とする。
ロック信号Ca 、 Cbのどちらが存在したかによっ
てロジック・レベルを決定し、第1の査き込みクロック
信号CaでH″、第2の省き込みクロック信号cbで′
L”とする。
これに対して、第21図に示す様な従来の時間関係信号
発生回路では、第22図に示すタイミング図の様に、第
2図と同じ書き込みクロック信号Ca 、 Cbに対し
て、誤動作の為に、第2図とは異なる第1.第2の時間
相互関係信号Oa 、 Obおよび最終指示信号B・が
発生している。
発生回路では、第22図に示すタイミング図の様に、第
2図と同じ書き込みクロック信号Ca 、 Cbに対し
て、誤動作の為に、第2図とは異なる第1.第2の時間
相互関係信号Oa 、 Obおよび最終指示信号B・が
発生している。
第3図は2つのクロック信号に対する本発明の時間相互
関係信号発生回路の基本ブロックの構成を示し、第4図
は省き込みクロック信号が異なる場合のタイミング図、
第5図は省き込みクロック信号が同一クロックの場合の
タイミング図を示す。
関係信号発生回路の基本ブロックの構成を示し、第4図
は省き込みクロック信号が異なる場合のタイミング図、
第5図は省き込みクロック信号が同一クロックの場合の
タイミング図を示す。
第3図〜第5図中、41m、41bはそれぞれ第1図と
同一構成の時間関係信号発生回路であシ、この時間関係
信号発生回路41m、41bは並列接続される。また、
Obaは第2の省き込みクロック信号cbの第1の1き
込みクロック信号Caに対する時間相互関係信号であシ
、Bbaは第2の書き込みクロック信号Cbの第1の書
き込みクロック信号に対する最終指示信号である。す彦
わち、2つの省き込みクロック信号Ca 、 Cbの場
合は2つの曹き込みクロック信号Ca 、 Cb間にそ
れぞれ時間相互関係信号Oab + Obaと最終指示
信号Bab 、 Bbaの時間関係信号の発生手段の基
本回路を2個有した構成の時間関係信号発生手段となシ
、2つの省き込みクロック信号Ca 、 Cbの最終指
示信号BabeBbaが互いに等しい時は2つの書き込
みクロック信号が同一のクロック信号であることを検出
できる。
同一構成の時間関係信号発生回路であシ、この時間関係
信号発生回路41m、41bは並列接続される。また、
Obaは第2の省き込みクロック信号cbの第1の1き
込みクロック信号Caに対する時間相互関係信号であシ
、Bbaは第2の書き込みクロック信号Cbの第1の書
き込みクロック信号に対する最終指示信号である。す彦
わち、2つの省き込みクロック信号Ca 、 Cbの場
合は2つの曹き込みクロック信号Ca 、 Cb間にそ
れぞれ時間相互関係信号Oab + Obaと最終指示
信号Bab 、 Bbaの時間関係信号の発生手段の基
本回路を2個有した構成の時間関係信号発生手段となシ
、2つの省き込みクロック信号Ca 、 Cbの最終指
示信号BabeBbaが互いに等しい時は2つの書き込
みクロック信号が同一のクロック信号であることを検出
できる。
第6図は第3図の時間関係信号発生回路411゜4Jb
’i第20図の時間関係発生回路10に用いた信号記憶
再生装置である。第6図中、第20図と同一部分は同一
符号を付してその説明を省略する。
’i第20図の時間関係発生回路10に用いた信号記憶
再生装置である。第6図中、第20図と同一部分は同一
符号を付してその説明を省略する。
次に、第6図を参照して、メモリ回路8a。
8bに記録した取得データGa 、 Gbおよび上記各
時間相互関係信号Oab 、 Obaと各トリガ信号T
a。
時間相互関係信号Oab 、 Obaと各トリガ信号T
a。
TbからCPUIJb’i含むデータ処理手段により、
取得データGa 、 Gb f時間関係信号ちつつ再生
する動作について説明する。
取得データGa 、 Gb f時間関係信号ちつつ再生
する動作について説明する。
すなわちメモリ回路8h、8bのアドレス・カウンタか
らの取得データ数と、最終指示信号Bab。
らの取得データ数と、最終指示信号Bab。
Bbaと、上記メモリ回路Ja、8bに記録された各時
間相互関係信号Oab 、 Obaおよび各トリガ後デ
ータ信号としての各トリガ信号Ta 、 Tbを用いる
。そして、最終指示信号Bab 、 Bbaにより、第
1および第2の記憶部分のいずれが最後に記録動作を行
なったかを判断し、最後に記録データから再生を始める
。
間相互関係信号Oab 、 Obaおよび各トリガ後デ
ータ信号としての各トリガ信号Ta 、 Tbを用いる
。そして、最終指示信号Bab 、 Bbaにより、第
1および第2の記憶部分のいずれが最後に記録動作を行
なったかを判断し、最後に記録データから再生を始める
。
そして時間相互関係信号Oab 、 Obaにより一方
のクロックの間に他方のクロックが存在したか否かによ
り、データの再生位置を決定し、最終的にはすべてのデ
ータの時間関係とメモリ回路Ja。
のクロックの間に他方のクロックが存在したか否かによ
り、データの再生位置を決定し、最終的にはすべてのデ
ータの時間関係とメモリ回路Ja。
8bに蓄積された各トリガ後データ信号、トリガの位置
を再生する。
を再生する。
各トリガ後データ信号は各トリガ信号Ta # Tbを
利用しておシ、各記憶部分のトリガ事象前を一方のロジ
ックレベル(例えばL”レベル)とし、トリガ事象後を
他方のロジックレベル(例えは″′Hルベル)とする。
利用しておシ、各記憶部分のトリガ事象前を一方のロジ
ックレベル(例えばL”レベル)とし、トリガ事象後を
他方のロジックレベル(例えは″′Hルベル)とする。
したがって従来の様に、カウンタ等により動作を停止し
た後に逆算するものとは異な)、取得データGa 、
Gbとトリガ位置とを正確に把握でき、記録動作の途中
で停止してもデータ再生と共に、トリガの有無および位
置が得られる。
た後に逆算するものとは異な)、取得データGa 、
Gbとトリガ位置とを正確に把握でき、記録動作の途中
で停止してもデータ再生と共に、トリガの有無および位
置が得られる。
次に、4つのクロック信号の記憶動作によるデータの時
間的順番による再生例を説明する。
間的順番による再生例を説明する。
■ 第7図のクロック信号数m = 4としたときのn
X(n−1)=12個の時間関係信号発生回路4102
〜4112をもった本発明の装置にaS図(a)の4個
のクロック信号Ca 、 Cb 、 Ce 、 Cdに
より蓄積動作が行なわれたとする。
X(n−1)=12個の時間関係信号発生回路4102
〜4112をもった本発明の装置にaS図(a)の4個
のクロック信号Ca 、 Cb 、 Ce 、 Cdに
より蓄積動作が行なわれたとする。
■ 第8図(a)の4個のクロック信号Cm −Cd
1mよる蓄積された時間相互関係信号は第8図伽)の様
になる。(ここでは各クロック信号のりpツク間に他の
りpツク信号が存在する時(′有)”)t“H”レベル
、(”無し″)t−”L”レベルで表わしている。) ■ 蓄積動作が終了した最終位置の最終指示信号は第8
図(e)の様になる。(ここでは各クロック信号の他の
クロック信号に対して“最終である”場合を″″H″H
″レベル終でない”場合を″′L″レヘルで表わしてい
る。) ■ 蓄積動作が終了した時までに記憶されたデータの個
数は第8図(d)の様になる。
1mよる蓄積された時間相互関係信号は第8図伽)の様
になる。(ここでは各クロック信号のりpツク間に他の
りpツク信号が存在する時(′有)”)t“H”レベル
、(”無し″)t−”L”レベルで表わしている。) ■ 蓄積動作が終了した最終位置の最終指示信号は第8
図(e)の様になる。(ここでは各クロック信号の他の
クロック信号に対して“最終である”場合を″″H″H
″レベル終でない”場合を″′L″レヘルで表わしてい
る。) ■ 蓄積動作が終了した時までに記憶されたデータの個
数は第8図(d)の様になる。
■ 第8図(e)の最終指示信号に各クロック信号間で
“共に最終である”又は1共に最終でない”という状態
がないので各クロック信号は同一クロック信号となるも
のが無い事がわかる。
“共に最終である”又は1共に最終でない”という状態
がないので各クロック信号は同一クロック信号となるも
のが無い事がわかる。
■ 第8図(d)のデータ個数から同一クロック信号と
なるものが無いので、クロック信号の時間的位置はデー
タ個数の総和の11ある事がわかる。
なるものが無いので、クロック信号の時間的位置はデー
タ個数の総和の11ある事がわかる。
■ 第8図(c)の最終指示信号から最終位置から前の
時刻金兄たときの最終からの順番データを作る。本発明
の再生方法の初めの処理であ夛、ここで作られた順番デ
ータは第9図(IL)の時刻順番11の位置の順番デー
タとなる。
時刻金兄たときの最終からの順番データを作る。本発明
の再生方法の初めの処理であ夛、ここで作られた順番デ
ータは第9図(IL)の時刻順番11の位置の順番デー
タとなる。
■ 最終時刻の順番データを本発明による再生方法によ
p前の時刻における各順番データを再生していくと第9
図(a)の様になる。
p前の時刻における各順番データを再生していくと第9
図(a)の様になる。
■ 第9図(a)の順番データの1#の個所に各クロッ
ク信号全対応させた図が第9図(b)であシ、第8図(
a)のクロック信号の時間的位置関係をみごとに再現し
ている。
ク信号全対応させた図が第9図(b)であシ、第8図(
a)のクロック信号の時間的位置関係をみごとに再現し
ている。
■ 第10図(IL)の様なデータとトリガ後データ信
号が第8図(&)のクロック信号により取り込まれてい
るとする。
号が第8図(&)のクロック信号により取り込まれてい
るとする。
■ 第9図(a)の再生された順番データの′1#の個
所に各データを対応させて再生すると第10図6)の様
に再生される。
所に各データを対応させて再生すると第10図6)の様
に再生される。
■ ■のトリガ後データ信号はトリガ後を1H#レベル
、トリガ以前を″′L″レベルとしている。
、トリガ以前を″′L″レベルとしている。
次に、多クロック(この例では4つのクロック)の時間
関係の再生について説明する。
関係の再生について説明する。
(υ 先ず、最終指示信号により、最終からの順番を見
つける。最終指示信号は、2つのクロック信号間におい
て、どちらが最終かを表わしている。
つける。最終指示信号は、2つのクロック信号間におい
て、どちらが最終かを表わしている。
多クロック信号の場合、それぞれのクロック信号間に最
終指示信号は存在し、それぞれのクロック信号量相互に
検出される。(「共に最終である」又は「共に最終でな
い」場合の2つのクロック信号は、最初から終わりまで
同一時間の同一クロックとなる。) この例では4つのクロック信号についての最終からの順
番を見つける。
終指示信号は存在し、それぞれのクロック信号量相互に
検出される。(「共に最終である」又は「共に最終でな
い」場合の2つのクロック信号は、最初から終わりまで
同一時間の同一クロックとなる。) この例では4つのクロック信号についての最終からの順
番を見つける。
■ 第11図に示すように、2つのクロック信号間、2
組についてそれぞれの最終を見つける。
組についてそれぞれの最終を見つける。
■ 第12図に示すように、上記■により決定したそれ
ぞれの最終のクロック信号間について、本当の最終金兄
つける。
ぞれの最終のクロック信号間について、本当の最終金兄
つける。
■ 第13図に示すように、最終になった組の最終でな
いクロック信号((3)番のクロック3)と、もう1つ
の組の最終だったクロック信号((2)番のクロック2
)の間について、順番を見つける。
いクロック信号((3)番のクロック3)と、もう1つ
の組の最終だったクロック信号((2)番のクロック2
)の間について、順番を見つける。
■ 第14図に示すように、2組の最終でなかりたクロ
ック信号((3)番のクロック3と(4)番のクロック
2)の間について、71番を見つける。
ック信号((3)番のクロック3と(4)番のクロック
2)の間について、71番を見つける。
■ 第15図に示すように、上記■〜■により各クロッ
クの最終の順番が決定される。
クの最終の順番が決定される。
(2〕 順番が決まつ九ら(1)番となっているクロ
ック信号(クロック4)からみた、1つ前の時間までの
間におけるクロック信号の最終順番を決定する。(その
時間までの間には(1)番のクロック信号が存在する) ■ 他の3つのクロック信号がすべて「有シ」の場合(
時間相互関係信号による)は第16図(a)。
ック信号(クロック4)からみた、1つ前の時間までの
間におけるクロック信号の最終順番を決定する。(その
時間までの間には(1)番のクロック信号が存在する) ■ 他の3つのクロック信号がすべて「有シ」の場合(
時間相互関係信号による)は第16図(a)。
(b) 、 (c)に示すようになる。第16−6)は
順番の回転全売す。
順番の回転全売す。
■ 他の2つのクロック信号のみ「有シ」の場合(時間
相互関係信号による)は第17図(a)、伽)。
相互関係信号による)は第17図(a)、伽)。
(e)に示すようになる。(早い番号から「有シ」が存
在するので、(4)番のクロック信号のみ「無し」とな
る)。
在するので、(4)番のクロック信号のみ「無し」とな
る)。
■ 他の1つのクロック信号のみ「有シ」の場合(時間
相互関係信号による)は第18 @ (a) 、 (b
)。
相互関係信号による)は第18 @ (a) 、 (b
)。
(a)に示すようになる。(早い番号から「有シ」が存
在するので、(4)番、(3)番のクロックが「無し」
となる)。
在するので、(4)番、(3)番のクロックが「無し」
となる)。
■ 他の3つのクロック信号がすべて「無し」の場合(
時間相互関係信号による)は第19図(a)。
時間相互関係信号による)は第19図(a)。
(b) 、 (c)に示すようになる。
(3) (1)番となっているクロック信号の時間相
互関係信号の解析全終了したデータは、次にこのクロッ
ク信号が(1)となった時は、前に処理したために解析
終了とし、そのクロックの1つ前の時間(そのクロック
の時間において)の時間相互関係信号のデータ全使用し
て解析全行なう様にする。
互関係信号の解析全終了したデータは、次にこのクロッ
ク信号が(1)となった時は、前に処理したために解析
終了とし、そのクロックの1つ前の時間(そのクロック
の時間において)の時間相互関係信号のデータ全使用し
て解析全行なう様にする。
(4)上記(2)項の処理にて、1つ前の時間(全体で
の時間において)を現時点として上記(2)項の処理を
全データ数(クロック1からクロック4までの総和)く
シ返す。
の時間において)を現時点として上記(2)項の処理を
全データ数(クロック1からクロック4までの総和)く
シ返す。
(5)全時間スケールで、(1)番であったクロック信
号により取シ込んだデータを、その時間位置においてい
けば、全時間関係が再生される。
号により取シ込んだデータを、その時間位置においてい
けば、全時間関係が再生される。
なお、最終であるとは最終指示信号が自分のクロック信
号が他のクロック信号に対して最終である(たとえば、
Hレベルをいう)という拳を意味し、最終でないとは、
その反対をいう。有シとは時間相互関係信号において自
分のクロック信号の有効エツジ間に他のクロック信号の
有効エツジが存在する(たとえばHレベルをいう〕事を
表し、無しとはその反対をいう。
号が他のクロック信号に対して最終である(たとえば、
Hレベルをいう)という拳を意味し、最終でないとは、
その反対をいう。有シとは時間相互関係信号において自
分のクロック信号の有効エツジ間に他のクロック信号の
有効エツジが存在する(たとえばHレベルをいう〕事を
表し、無しとはその反対をいう。
次に、多クロック信号による時間関係の当発明の1つで
ある再生における特徴及び利点について述べる。
ある再生における特徴及び利点について述べる。
■ 順番データはn個のクロック信号のその時刻から前
の時刻を見た時の各クロック信号の存在する順番全指し
示すものであり、1〜nOMA番を各クロック信号に割
ル付けるが、1〜nの順番が表わされれば良いので1−
nの順番が表わされれば、1 % nの数値で表わさ
なくても良い。
の時刻を見た時の各クロック信号の存在する順番全指し
示すものであり、1〜nOMA番を各クロック信号に割
ル付けるが、1〜nの順番が表わされれば良いので1−
nの順番が表わされれば、1 % nの数値で表わさ
なくても良い。
■ 順番データの再生は単純作業であシ、各時刻の順番
データが1”のクロック信号が、その時刻位置に自分の
クロック信号の有る事を表わしておシ、順番データの′
1”とクロックの存在は1:1に対応しておシ、その時
刻に存在するクロック信号のデータをその時刻位置に単
純に再生すれば良い。
データが1”のクロック信号が、その時刻位置に自分の
クロック信号の有る事を表わしておシ、順番データの′
1”とクロックの存在は1:1に対応しておシ、その時
刻に存在するクロック信号のデータをその時刻位置に単
純に再生すれば良い。
■ 順番データの再生が順番の回転の法則になっていな
ければ、その時の時間相互関係信号にエラーが発生して
いるの全検出する事が出来るので、まちがった時間関係
の再生を防ぐ拳が出来る。
ければ、その時の時間相互関係信号にエラーが発生して
いるの全検出する事が出来るので、まちがった時間関係
の再生を防ぐ拳が出来る。
■ 時間相互関係信号にエラーが存在した場合に、順番
データの再生方法になる様にデータを修正すれば、元の
正しい時間相互関係信号を再生する事ができる再生性を
有している。
データの再生方法になる様にデータを修正すれば、元の
正しい時間相互関係信号を再生する事ができる再生性を
有している。
以上述べたように本発明によれは、1つの省き込みクロ
ック信号のもう1つの省き込みクロック信号に対する時
間相互関係信号と最終指示信号全基本にし、省き込みク
ロック信号がn個の場合nX(n−1)個を具備し、n
個のクロック信号の同一の判定及び時間相互関係信号の
誤シヲもチェックでき、単純な方法にニジ時間軸の再生
を行える再生手段を与える信号記憶再生装を全提供する
ことができる。
ック信号のもう1つの省き込みクロック信号に対する時
間相互関係信号と最終指示信号全基本にし、省き込みク
ロック信号がn個の場合nX(n−1)個を具備し、n
個のクロック信号の同一の判定及び時間相互関係信号の
誤シヲもチェックでき、単純な方法にニジ時間軸の再生
を行える再生手段を与える信号記憶再生装を全提供する
ことができる。
第1図は本発明に係る時間関係発生回路の一例を示すブ
ロック図、第2図は第1図のタイミング図、第31¥1
本発明に係る時間相互関係発生回路−の他の例を示すブ
ロック図、第4図及び第5図はそれぞれ第3図のタイミ
ング図、第6図は本発明の一実施例を示すブロック図、
第7図は本発明に係る時間相互関係信号発生回路の他の
例を示すブロック図、第8図〜第10囚は第7図の動作
全説明するための説明図、第11図〜第19図は本発明
に係る多クロックの時間関係の再生の例を示す説明図、
第20図は従来の信号記憶再生装置を示すブロック図、
第21図は従来の時間相互関係信号発生回路を示すブロ
ック図、第22囚及び第23図は第21図の動作を説明
するためのタイミング図である。 4* 、4b・・・データ取得回路、6・・・クロック
発生回路、7 m + 7 b・・・トリガ回路、8&
、8b・・・メモリ回路、llb・・・CPU、41・
・・時間相互関係信号発生回路。 出願人代理人 弁理士 鈴 江 武 彦↑ 第8 図(a)5′L 第8 図(b) 第10図(a) 第10 図(b) 第11図 (3)へ7 第12図
ロック図、第2図は第1図のタイミング図、第31¥1
本発明に係る時間相互関係発生回路−の他の例を示すブ
ロック図、第4図及び第5図はそれぞれ第3図のタイミ
ング図、第6図は本発明の一実施例を示すブロック図、
第7図は本発明に係る時間相互関係信号発生回路の他の
例を示すブロック図、第8図〜第10囚は第7図の動作
全説明するための説明図、第11図〜第19図は本発明
に係る多クロックの時間関係の再生の例を示す説明図、
第20図は従来の信号記憶再生装置を示すブロック図、
第21図は従来の時間相互関係信号発生回路を示すブロ
ック図、第22囚及び第23図は第21図の動作を説明
するためのタイミング図である。 4* 、4b・・・データ取得回路、6・・・クロック
発生回路、7 m + 7 b・・・トリガ回路、8&
、8b・・・メモリ回路、llb・・・CPU、41・
・・時間相互関係信号発生回路。 出願人代理人 弁理士 鈴 江 武 彦↑ 第8 図(a)5′L 第8 図(b) 第10図(a) 第10 図(b) 第11図 (3)へ7 第12図
Claims (1)
- 第1クロック信号および第2クロック信号よりなる2つ
のクロックのクロック幅に影響を受けない、第1クロッ
ク信号の第2クロック信号に対する時間相互関係信号お
よび最終指示信号よりなる時間関係信号を発生する基本
の第1の手段と、n個のクロック信号の各クロック毎に
他のクロックに対する時間関係信号を発生する上記第1
の手段をn×(n−1)個具備する第2の手段と、n個
のクロック信号のn個以内のクロック信号によりn個の
デジタル信号群の蓄積動作を制御するためのn個以内の
トリガ信号を発生する第3の手段と、n個のクロック信
号によりn個のデジタル信号群を蓄積すると共に自分自
身以外の(n−1)個のクロック信号に対する時間関係
信号の中の時間相互関係信号を蓄積するn個の第4の手
段と、n個のクロック信号による蓄積動作をn個以内の
上記第3の手段のトリガ信号により制御するn個以内の
第5の手段と、n個のクロック信号による蓄積動作終了
時のn×(n−1)個の時間関係信号中の最終指示信号
を読み出す第6の手段と、n個以内の上記第3の手段の
トリガ信号発生後を表わすトリガ後データ信号を、自分
自身に対応するトリガ後データ信号のみを蓄積するn個
のクロック信号によるn個の第7の手段と、n個のクロ
ックにより蓄積されたデータの個数を発生するn個の第
8の手段と、n個のクロック信号による蓄積動作終了時
に上記n個の第7の手段に蓄積されているデータ個数を
読み出す第9の手段と、この第9の手段により読み出さ
れたデータ個数をもとに上記第6の手段で読み出された
n×(n−1)個の最終指示信号と上記第4の手段で蓄
積されている(n−1)個の時間相互関係信号によりn
個のクロック信号の時間関係を容易に再生する第10の
手段と、この第10の手段により再生されたn個のクロ
ック信号の時間関係に従ってn個の蓄積手段に蓄積され
たデータ群を上記第9の手段で読み出したデータ個数を
もとに再生する第11の手段と、上記第7の手段により
n個のクロック信号により蓄積されたトリガ後データ信
号によりn個のデータ群のトリガ位置を再生する第12
の手段とを具備し、上記各手段によりn個のクロック信
号により取り込まれたデータ群をn個のクロック信号の
時間関係を維持しながら再生することができることを特
徴とする信号記憶再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26674386A JPS63121757A (ja) | 1986-11-11 | 1986-11-11 | 信号記憶再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26674386A JPS63121757A (ja) | 1986-11-11 | 1986-11-11 | 信号記憶再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63121757A true JPS63121757A (ja) | 1988-05-25 |
Family
ID=17435087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26674386A Pending JPS63121757A (ja) | 1986-11-11 | 1986-11-11 | 信号記憶再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63121757A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5067468A (en) * | 1989-04-03 | 1991-11-26 | Toyota Jidosha Kabushiki Kaisha | Apparatus for preventing discharge of fuel vapor |
-
1986
- 1986-11-11 JP JP26674386A patent/JPS63121757A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5067468A (en) * | 1989-04-03 | 1991-11-26 | Toyota Jidosha Kabushiki Kaisha | Apparatus for preventing discharge of fuel vapor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4787062A (en) | Glitch detection by forcing the output of a simulated logic device to an undefined state | |
EP0042422B1 (en) | Diagnostic circuitry in a data processor | |
JPH0391188A (ja) | Fifoメモリ | |
JPS63121757A (ja) | 信号記憶再生装置 | |
JPS61292298A (ja) | メモリ回路 | |
JPS5824188A (ja) | 表示領域指定装置 | |
USRE25527E (en) | Gates | |
SU1513440A1 (ru) | Настраиваемое логическое устройство | |
JPS5947364B2 (ja) | プリアンブル検出装置 | |
JPH0520350A (ja) | ベクトル処理装置 | |
JPS59178557A (ja) | 計数装置 | |
SU1471223A1 (ru) | Цифровое устройство задержки | |
JPS6081632A (ja) | デ−タ収集装置 | |
JPS6411977B2 (ja) | ||
SU1418710A1 (ru) | Устройство программного управлени | |
SU1418724A1 (ru) | Устройство дл сопр жени цифрового измерительного прибора с ЦВМ | |
SU1429104A1 (ru) | Устройство дл вывода информации | |
SU1206806A1 (ru) | Устройство дл редактировани списка | |
JP2002181857A (ja) | 信号処理装置 | |
JPH03108199A (ja) | ディレイ回路 | |
JPH0373046A (ja) | メモリ素子の論理シミュレーション方法 | |
JP2000194738A (ja) | 論理回路のタイミング解析装置 | |
JPS61280194A (ja) | 保持メモリ制御方式 | |
JPS625432A (ja) | 欠陥デ−タ格納装置 | |
JPH0772875B2 (ja) | マイクロプログラム評価方式 |