JPS6312085A - 情報カ−ド - Google Patents
情報カ−ドInfo
- Publication number
- JPS6312085A JPS6312085A JP61157062A JP15706286A JPS6312085A JP S6312085 A JPS6312085 A JP S6312085A JP 61157062 A JP61157062 A JP 61157062A JP 15706286 A JP15706286 A JP 15706286A JP S6312085 A JPS6312085 A JP S6312085A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission signal
- memory
- signal
- electrical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 110
- 230000008878 coupling Effects 0.000 claims abstract description 45
- 238000010168 coupling process Methods 0.000 claims abstract description 45
- 238000005859 coupling reaction Methods 0.000 claims abstract description 45
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000005693 optoelectronics Effects 0.000 claims description 3
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 23
- 238000000034 method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 238000002604 ultrasonography Methods 0.000 description 4
- 101100243399 Caenorhabditis elegans pept-2 gene Proteins 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 101100189913 Caenorhabditis elegans pept-1 gene Proteins 0.000 description 2
- 238000009412 basement excavation Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 241000190020 Zelkova serrata Species 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009351 contact transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、オフィス・オートメーション(Office
Automation、 OA) 、ファクトリ−・
オートメーション(Factory Automati
on 、 FA)等の分野で使用されるICカード等の
情報カード、特に電源および信号の入出力用の接触形端
子を持たない無電源(電池を内蔵しない)・非接触形の
磁気結合給電非接触送受信方式の情報カードに関するも
のである。
Automation、 OA) 、ファクトリ−・
オートメーション(Factory Automati
on 、 FA)等の分野で使用されるICカード等の
情報カード、特に電源および信号の入出力用の接触形端
子を持たない無電源(電池を内蔵しない)・非接触形の
磁気結合給電非接触送受信方式の情報カードに関するも
のである。
(従来の技術)
一般的な情報カードは、プラスチック等のカード本体に
半導体メモリ等の集積回路が内蔵され、カード表面に外
部装置との接触端子が設けられている。
半導体メモリ等の集積回路が内蔵され、カード表面に外
部装置との接触端子が設けられている。
従来、このような分野の技術としては、■日経メカニカ
ル、(1985−10−21)日経マグロウヒル社rI
CカードJ P、167−170 、■日経エレクトロ
ニクス、(1985−12−2)日経マグロウ上11社
[Cカード市場へなだれ込むエレクトロニクス・メーカ
(上) J P、、275−292 、■日経エレクト
ロニクス、(1985−12−6)日経マグロウヒル社
「Icカード市場へなだれ込むエレクトロニクス・メー
カ(下)」P、249−262 、に記載されるものが
あった。以下、その構成を図を用いて説明する。
ル、(1985−10−21)日経マグロウヒル社rI
CカードJ P、167−170 、■日経エレクトロ
ニクス、(1985−12−2)日経マグロウ上11社
[Cカード市場へなだれ込むエレクトロニクス・メーカ
(上) J P、、275−292 、■日経エレクト
ロニクス、(1985−12−6)日経マグロウヒル社
「Icカード市場へなだれ込むエレクトロニクス・メー
カ(下)」P、249−262 、に記載されるものが
あった。以下、その構成を図を用いて説明する。
第2図は従来の情報カードの一構成例を示すブロック図
、第3図はその実装例を示す斜視図である。
、第3図はその実装例を示す斜視図である。
第2図において、1は情報の読出し、書込みを行うため
の外部装置、2は情報カードであり、外部装置1から情
報カード2へ直流電源VC,Eが供給されると共に、そ
の外部装置1と情報カード2の間で人、出力信号■10
1〜I10 nが授受される。
の外部装置、2は情報カードであり、外部装置1から情
報カード2へ直流電源VC,Eが供給されると共に、そ
の外部装置1と情報カード2の間で人、出力信号■10
1〜I10 nが授受される。
第2図および第3図に示すように、情報カード2はプラ
スチック等で作られた矩形状のカード本体3を有し、そ
のカード本体3にはその表面に露出する電′aおよび信
号用の複数個の接触形端子4が設けられると共に、内部
に電子集積回路(以下、ICという)5が設けられてい
る。IC5は、半導体メモリ6と、そのメモリ6に対す
る情報の書込みや読出しを制御するマイクロプロセッサ
7とを有している。
スチック等で作られた矩形状のカード本体3を有し、そ
のカード本体3にはその表面に露出する電′aおよび信
号用の複数個の接触形端子4が設けられると共に、内部
に電子集積回路(以下、ICという)5が設けられてい
る。IC5は、半導体メモリ6と、そのメモリ6に対す
る情報の書込みや読出しを制御するマイクロプロセッサ
7とを有している。
この種の情報カード2では、それを外部装置1に差し込
むと、カニド2側の端子4が外部装置1側の端子と接触
し、これらの端子4等を通してメモリ6に格納された情
報を外部装置1で読出したり、あるいは外部装置1側の
情報をメモリ6に書込んだりする。
むと、カニド2側の端子4が外部装置1側の端子と接触
し、これらの端子4等を通してメモリ6に格納された情
報を外部装置1で読出したり、あるいは外部装置1側の
情報をメモリ6に書込んだりする。
(発明が解決しようとする問題点)
しかしながら、上記構成の情報カードでは、端子4が外
部に露出しているため、その端子接触部のよごれ、酸化
、腐食、摩耗等による接触不良や、リーク電流による誤
動作、ざらに静電気や外部電圧によるIC5の破壊がお
こり、信頼性に問題がおった。
部に露出しているため、その端子接触部のよごれ、酸化
、腐食、摩耗等による接触不良や、リーク電流による誤
動作、ざらに静電気や外部電圧によるIC5の破壊がお
こり、信頼性に問題がおった。
本発明は前記従来技術が持っていた問題点として、信頼
性が低い点について解決した情報カードを提供するもの
である。
性が低い点について解決した情報カードを提供するもの
である。
(問題点を解決するための手段)
本発明は前記問題点を解決するために、情報の読出し、
あるいは読出しおよび書込みを行なう情報カードにおい
て、入力される伝送信号を電気信号に変換する伝送信号
/電気信号変換器と、情報を記憶するメモリと、前記伝
送信号/電気信号変換器の電気信号に基づき前記メモリ
の動作を制御するメモリ制御回路と、このメモリ制御回
路から出力される電気信号を伝送信号に変換して出力す
る電気信号/伝送信号変換器と、磁気結合により電力供
給を受ける磁気結合コイルと、この磁気結合コイルを通
して入力される電力を前記伝送信号/電気信号変換器、
メモリ、メモリ制御回路、及び電気信号/伝送信号変換
器に供給する電源回路とを、カード本体内に収容したも
のである。
あるいは読出しおよび書込みを行なう情報カードにおい
て、入力される伝送信号を電気信号に変換する伝送信号
/電気信号変換器と、情報を記憶するメモリと、前記伝
送信号/電気信号変換器の電気信号に基づき前記メモリ
の動作を制御するメモリ制御回路と、このメモリ制御回
路から出力される電気信号を伝送信号に変換して出力す
る電気信号/伝送信号変換器と、磁気結合により電力供
給を受ける磁気結合コイルと、この磁気結合コイルを通
して入力される電力を前記伝送信号/電気信号変換器、
メモリ、メモリ制御回路、及び電気信号/伝送信号変換
器に供給する電源回路とを、カード本体内に収容したも
のである。
(作 用)
本発明によれば、以上のように情報カードを構成したの
で、磁気結合コイルは外部装置から磁気エネルギーの形
で電力の供給を受け、同じく伝送信号/電気信号変換器
及び電気信号/伝送信号変換器は光信号等の形で人、出
力信号の授受を行なう動きをする。また、電源回路は磁
気結合コイルを通して与えられる電力を内部の回路に供
給するように働く。これにより、無電源かつ非接触で信
号の授受が行える。従って前記問題点を除去できるので
おる。
で、磁気結合コイルは外部装置から磁気エネルギーの形
で電力の供給を受け、同じく伝送信号/電気信号変換器
及び電気信号/伝送信号変換器は光信号等の形で人、出
力信号の授受を行なう動きをする。また、電源回路は磁
気結合コイルを通して与えられる電力を内部の回路に供
給するように働く。これにより、無電源かつ非接触で信
号の授受が行える。従って前記問題点を除去できるので
おる。
(実施例)
第1図は本発明の実施例を示す情報カードの概略構成図
である。
である。
第1図において、10は外部装置であり、この外部装置
10には情報カード20が挿入される。
10には情報カード20が挿入される。
外部装置10は、電源用交流電力を発生する発掘回路1
1を有し、その発掘回路11には増幅回路12を介して
磁気結合コイル′13が接続されている。また、外部装
置10には、入力信号Siを光信号等の伝送信号Sx1
に変換する電気信号/伝送信号変換器(E/Xt) 1
4、及び光信号等の伝送信号Sx2を電気信号に変換し
て出力信号S。を送出する伝送信号/電気信号変換器(
X/Et) 13が設けられている。
1を有し、その発掘回路11には増幅回路12を介して
磁気結合コイル′13が接続されている。また、外部装
置10には、入力信号Siを光信号等の伝送信号Sx1
に変換する電気信号/伝送信号変換器(E/Xt) 1
4、及び光信号等の伝送信号Sx2を電気信号に変換し
て出力信号S。を送出する伝送信号/電気信号変換器(
X/Et) 13が設けられている。
一方、情報カード20は、プラスチック等で作られたほ
ぼ矩形状のカード本体21を有し、そのカード本体21
内には、磁気結合コイル22、電源回路23、伝送信号
/電気信号変換器(X/Eo) 24、メモリ制御回路
25、メモリ26、及び電気信号/伝送信号変換器(E
/Xo) 27が設けられている。
ぼ矩形状のカード本体21を有し、そのカード本体21
内には、磁気結合コイル22、電源回路23、伝送信号
/電気信号変換器(X/Eo) 24、メモリ制御回路
25、メモリ26、及び電気信号/伝送信号変換器(E
/Xo) 27が設けられている。
ここで、コイル22は外部装置10側のコイル13と磁
気結合してそのコイル13から電力の供給を受けるもの
で、その受電した電力が電源回路23により安定化した
直流電圧■dCに変換され、カード本体21内の各回路
に電源電圧として供給される。伝送信号/電気信号変換
器24は、外部装置10側の電気信号/伝送信号変換器
14から出力される光信号等の伝送信号Sx1を電気信
号に変換してメモリ制御回路25に与える回路である。
気結合してそのコイル13から電力の供給を受けるもの
で、その受電した電力が電源回路23により安定化した
直流電圧■dCに変換され、カード本体21内の各回路
に電源電圧として供給される。伝送信号/電気信号変換
器24は、外部装置10側の電気信号/伝送信号変換器
14から出力される光信号等の伝送信号Sx1を電気信
号に変換してメモリ制御回路25に与える回路である。
メモリ制御回路25は、例えば中央処理装置(cpu)
及び入出力装置等をの機能付するマイクロプロセッサで
構成され、伝送信号/電気信号変換器24の出力信号を
入力してメモリ26の読出しや書込み制御を行なう回路
である。メモリ31は各種の情報を記憶する回路であり
、読出し専用メモリ(ROM>、書込み可能なRO)l
(PROI() 、電気的消去書込み可能なROH(E
EPRO)り 、紫外線消去および書込み可能なRO)
l(EPROH)等で構成されている。また、電気信号
/伝送信号変換器27は、メモリ制御回路25の出力信
号を光信号等の伝送信号Sx2に変換し、それを外部装
置10側の伝送信号/電気信号変換器15へ送出する回
路である。これらカード本体21内の各回路は、IC,
光IC1光電子集積回路(以下、0EICという)等で
構成されている。
及び入出力装置等をの機能付するマイクロプロセッサで
構成され、伝送信号/電気信号変換器24の出力信号を
入力してメモリ26の読出しや書込み制御を行なう回路
である。メモリ31は各種の情報を記憶する回路であり
、読出し専用メモリ(ROM>、書込み可能なRO)l
(PROI() 、電気的消去書込み可能なROH(E
EPRO)り 、紫外線消去および書込み可能なRO)
l(EPROH)等で構成されている。また、電気信号
/伝送信号変換器27は、メモリ制御回路25の出力信
号を光信号等の伝送信号Sx2に変換し、それを外部装
置10側の伝送信号/電気信号変換器15へ送出する回
路である。これらカード本体21内の各回路は、IC,
光IC1光電子集積回路(以下、0EICという)等で
構成されている。
次に動作を説明する。
外部装置10における入力信@S1は、情報カード20
側におけるメモリ制御回路25のイニシャルセット(初
期設定)、情報の読出しや書込み等の制御信号、ざらに
メモリ26に書込むべき信号等をシリアル(直列)化し
たものである。
側におけるメモリ制御回路25のイニシャルセット(初
期設定)、情報の読出しや書込み等の制御信号、ざらに
メモリ26に書込むべき信号等をシリアル(直列)化し
たものである。
このような外部装置10に情報カード20を挿入すると
、外部装置10側の電力がコイル13.22を通して情
報カード20側に供給される。その電力は電源回路23
により安定化した直流電圧Vdoに変換された後、カー
ド本体21内の各回路に電源として供給される。ざらに
、外部装置10の入力信号Siが電気信号/伝送信号変
換器14で所定の伝送信号Sx1に変換された後、情報
カード20側の伝送信号/電気信号変換器24に供給さ
れる。
、外部装置10側の電力がコイル13.22を通して情
報カード20側に供給される。その電力は電源回路23
により安定化した直流電圧Vdoに変換された後、カー
ド本体21内の各回路に電源として供給される。ざらに
、外部装置10の入力信号Siが電気信号/伝送信号変
換器14で所定の伝送信号Sx1に変換された後、情報
カード20側の伝送信号/電気信号変換器24に供給さ
れる。
情報カード20に入力された伝送信号Sx1は、伝送信
号/電気信号変換器24で電気信号に変換された後、メ
モリ制御回路25に与えられる。メモリ制御回路25で
は、入力された電気信号に基づき、その信号に例えば読
出し情報が含まれている場合にはアドレスを指定してメ
モリ26から記憶情報を読出す。この記憶情報は電気信
号/伝送信号変換器27により所定の伝送信号Sx2に
変換され、外部装置10側の伝送信号/電気信号変換器
15に送出される。
号/電気信号変換器24で電気信号に変換された後、メ
モリ制御回路25に与えられる。メモリ制御回路25で
は、入力された電気信号に基づき、その信号に例えば読
出し情報が含まれている場合にはアドレスを指定してメ
モリ26から記憶情報を読出す。この記憶情報は電気信
号/伝送信号変換器27により所定の伝送信号Sx2に
変換され、外部装置10側の伝送信号/電気信号変換器
15に送出される。
伝送信号/電気信号変換器15は入力された伝送信号を
電気信号に変換し、メモリ26の読出し情報や、情報カ
ード内部の動作確認信号等をシリアル化した出力信号S
。を送出する。
電気信号に変換し、メモリ26の読出し情報や、情報カ
ード内部の動作確認信号等をシリアル化した出力信号S
。を送出する。
第4図〜第21図は第1図の情報カードの具体的な構成
を示すもので、そのうち、(i)第4図〜第6図は磁気
結合給電・光送受信方式の情報カード、(ii)第7図
〜第9図は磁気結合給電・磁気結合送受信方式の情報カ
ード、(iii)第10図〜第12図は磁気結合給電・
超音波送受信方式の情報カード、(1■)第13図〜第
15図は磁気結合給電・超音波送受信方式の情報カード
、(V)第16図〜第18図は磁気結合給電・光送信・
超音波受信方式の情報カード、(■1)第19図〜第2
1図は磁気結合給電・容量結合送受信方式の情報カード
であり、以下それらの構成を説明する。(i)第4図〜
第6図の磁気結合給電・光送受信方式の情報カード第4
図は回路構成ブロック図である。外部装置10において
、電気信号/伝送信号変換器14は、発光素子駆動回路
14−1、光信号OPT 1を出力する発光ダイオード
等の発光素子14−2、及び送光用のレンズ14−3で
構成され、また伝送信号/電気信号変換器15は受光用
のレンズ15−1、伝送光信号op丁2を受光するホト
ダイオード等の受光素子15−2、及び受光増幅回路1
5−3で構成されている。
を示すもので、そのうち、(i)第4図〜第6図は磁気
結合給電・光送受信方式の情報カード、(ii)第7図
〜第9図は磁気結合給電・磁気結合送受信方式の情報カ
ード、(iii)第10図〜第12図は磁気結合給電・
超音波送受信方式の情報カード、(1■)第13図〜第
15図は磁気結合給電・超音波送受信方式の情報カード
、(V)第16図〜第18図は磁気結合給電・光送信・
超音波受信方式の情報カード、(■1)第19図〜第2
1図は磁気結合給電・容量結合送受信方式の情報カード
であり、以下それらの構成を説明する。(i)第4図〜
第6図の磁気結合給電・光送受信方式の情報カード第4
図は回路構成ブロック図である。外部装置10において
、電気信号/伝送信号変換器14は、発光素子駆動回路
14−1、光信号OPT 1を出力する発光ダイオード
等の発光素子14−2、及び送光用のレンズ14−3で
構成され、また伝送信号/電気信号変換器15は受光用
のレンズ15−1、伝送光信号op丁2を受光するホト
ダイオード等の受光素子15−2、及び受光増幅回路1
5−3で構成されている。
外部装置10に対応して情報カード20側における伝送
信号/電気信号変換器24は外部装置10側と同様に光
信号OPT 1を受光する受光素子24−1及び受光増
幅回路24−2で構成され、また電気信号/伝送信号変
換器27も発光素子駆動回路27−1及び光信号OPT
2を出力する発光素子27−2で構成されている。
信号/電気信号変換器24は外部装置10側と同様に光
信号OPT 1を受光する受光素子24−1及び受光増
幅回路24−2で構成され、また電気信号/伝送信号変
換器27も発光素子駆動回路27−1及び光信号OPT
2を出力する発光素子27−2で構成されている。
これらの各回路24.27を含む電源回路23、メモリ
制御回路25及びメモリ26は、例えば0EIC30−
1で構成される。
制御回路25及びメモリ26は、例えば0EIC30−
1で構成される。
第5図は第4図における情報カード20の実装例を示す
斜視図、第6図は第5図における0EIC30−1及び
コイル22の構成例を示す斜視図でおる。
斜視図、第6図は第5図における0EIC30−1及び
コイル22の構成例を示す斜視図でおる。
0EIC30−1を収納するプラスチック等のカード本
体21において、光信号OPT 1 、 OPT 2の
通路には孔をあけたり、透明膜を設けたりして光線が透
過可能な構造になっている。
体21において、光信号OPT 1 、 OPT 2の
通路には孔をあけたり、透明膜を設けたりして光線が透
過可能な構造になっている。
以上の構成において、情報カード20を外部装置10に
挿入すると、外部装置10側の電力はコイル13゜22
を通して情報カード20側に供給されると共に、駆動回
路14−1は入力信号Siに基づき発光素子14−2を
発光させ、該入力信号Siを光信号0PT1に変換した
後、レンズ14−3を通して情報カード20側の受光素
子24−1に与える。
挿入すると、外部装置10側の電力はコイル13゜22
を通して情報カード20側に供給されると共に、駆動回
路14−1は入力信号Siに基づき発光素子14−2を
発光させ、該入力信号Siを光信号0PT1に変換した
後、レンズ14−3を通して情報カード20側の受光素
子24−1に与える。
情報カード20側において、電源回路23はコイル22
から交流電力を入力して安定化した直流電圧■dCを出
力し、それを0EIC30−1内の各回路に電源として
印加する。また、受光素子24−1は光信号OPT 1
を受光してそれを電気信号に変換するため、その電気信
号が受光増幅回路24−2で増幅された後、メモリ制御
回路25に与えられる。すると、メモリ制御回路25は
、例えばメモリ26に情報を書込み、その書込み確認信
号を発光素子駆動回路27−1に与える。駆動回路27
−1は発光素子27−2を発光させて書込み確認信号を
光信号OPT 2に変換させ、外部装置10側のレンズ
15−1へ送る。
から交流電力を入力して安定化した直流電圧■dCを出
力し、それを0EIC30−1内の各回路に電源として
印加する。また、受光素子24−1は光信号OPT 1
を受光してそれを電気信号に変換するため、その電気信
号が受光増幅回路24−2で増幅された後、メモリ制御
回路25に与えられる。すると、メモリ制御回路25は
、例えばメモリ26に情報を書込み、その書込み確認信
号を発光素子駆動回路27−1に与える。駆動回路27
−1は発光素子27−2を発光させて書込み確認信号を
光信号OPT 2に変換させ、外部装置10側のレンズ
15−1へ送る。
レンズ15−1を通った伝送光信号OPT 2は、受光
素子15−2で電気信号に変換され、受光増幅回路15
−3で増幅されて出力信号S。とじて出力される。
素子15−2で電気信号に変換され、受光増幅回路15
−3で増幅されて出力信号S。とじて出力される。
(ii)第7図〜第9図の磁気結合給電・磁気結合送受
信方式の情報カード 第7図は回路構成ブロック図である。第4図と異なる点
は、電気信号/伝送信号変換器14.27、及び伝送信
号/電気信号変換器15.24を磁気結合伝送方式にし
たことでおる。
信方式の情報カード 第7図は回路構成ブロック図である。第4図と異なる点
は、電気信号/伝送信号変換器14.27、及び伝送信
号/電気信号変換器15.24を磁気結合伝送方式にし
たことでおる。
すなわち、各電気信号/伝送信号変化器14.27はそ
れぞれ変調回路14−11 、27−11 、増幅回路
14−12 、27−12 、及び磁気結合コイル14
−13 。
れぞれ変調回路14−11 、27−11 、増幅回路
14−12 、27−12 、及び磁気結合コイル14
−13 。
27−13で構成され、また各伝送信号/電気信号変換
器15.24はそれぞれ磁気結合コイル15−11 。
器15.24はそれぞれ磁気結合コイル15−11 。
24−11及び復調回路15−12 、24−12で構
成されている。これらの回路24−12 、27−11
、27−12を含む電源回路27、メモリ制御回路2
5、及びメモリ26はIC30−2で構成されている。
成されている。これらの回路24−12 、27−11
、27−12を含む電源回路27、メモリ制御回路2
5、及びメモリ26はIC30−2で構成されている。
第8図は第7図における情報カード20の実装例を示す
斜視図、第9図は第8図におけるIC30−2及びコイ
ル22の構成例を示す斜視図である。
斜視図、第9図は第8図におけるIC30−2及びコイ
ル22の構成例を示す斜視図である。
以上の構成において、外部装置10では変調回路14−
11が入力信号Siを伝送用信号に変調し、その信号を
増幅回路14−11で増幅しコイル14−13 。
11が入力信号Siを伝送用信号に変調し、その信号を
増幅回路14−11で増幅しコイル14−13 。
24−11を通して情報カード20側に与える。すると
、情報カード20側の復調回路24−12はコイル24
−11の出力を復調してメモリ制御回路25に与える。
、情報カード20側の復調回路24−12はコイル24
−11の出力を復調してメモリ制御回路25に与える。
同様に、メモリ制御回路25の出力信号は、変調回路2
7−11で変調され、増幅回路27−12で増幅された
後、コイル27−13 、15−11を通して外部装置
10側の復調回路15−12に与えられる。復調回路1
5−12はコイル15−11の出力を復調して出力信号
S。を送出する。
7−11で変調され、増幅回路27−12で増幅された
後、コイル27−13 、15−11を通して外部装置
10側の復調回路15−12に与えられる。復調回路1
5−12はコイル15−11の出力を復調して出力信号
S。を送出する。
(iii )第10図〜第12図の磁気結合給電・超音
波送受信方式の情報カード 第10図は回路構成ブロック図、第11図は第10図に
おける情報カード20の実装例を示す斜視図、第12図
は第11図におけるIC30−3、コイル22、超音波
受信素子24−21 、及び超音波発生素子27−23
の構成例を示す斜視図でおる。
波送受信方式の情報カード 第10図は回路構成ブロック図、第11図は第10図に
おける情報カード20の実装例を示す斜視図、第12図
は第11図におけるIC30−3、コイル22、超音波
受信素子24−21 、及び超音波発生素子27−23
の構成例を示す斜視図でおる。
この回路では第1図の電気信号/伝送信号変化器14.
27及び伝送信号/電気信号変換器15.24を超音波
送受信方式で構成している。
27及び伝送信号/電気信号変換器15.24を超音波
送受信方式で構成している。
すなわち、各電気信号/伝送信号変換器14.27はそ
れぞれ変調回路14−21 、27−21 、超音波発
生素子駆動回路14−22 、27−22 、及び超音
波信号si。
れぞれ変調回路14−21 、27−21 、超音波発
生素子駆動回路14−22 、27−22 、及び超音
波信号si。
S2を出力する電歪振動子等からなる超音波発生素子1
4−23 、27−23で構成され、また各伝送信号/
電気信号変換器15.24はそれぞれ電歪撮動子等の超
音波受信素子15−21 、24−21及び復調回路1
5−22 、24−22で構成されている。これらの回
路を含むカード本体21内の全回路は、コイル22、超
音波受信素子24−21及び超音波発生素子27−23
を除いてIC30−3で構成されている。
4−23 、27−23で構成され、また各伝送信号/
電気信号変換器15.24はそれぞれ電歪撮動子等の超
音波受信素子15−21 、24−21及び復調回路1
5−22 、24−22で構成されている。これらの回
路を含むカード本体21内の全回路は、コイル22、超
音波受信素子24−21及び超音波発生素子27−23
を除いてIC30−3で構成されている。
また、IC30−3を収納するカード本体21は、超音
波信号31. S2の通路用孔を有し、あるいは超音波
信号が通過可能な材料で形成されている。
波信号31. S2の通路用孔を有し、あるいは超音波
信号が通過可能な材料で形成されている。
以上の構成において、外部装置10では変調回路14−
21が入力信号Siを伝送用信号に変換し、その信号に
基づき駆動回路14−22が超音波発生素子14−23
から超音波信号S1を出力させる。すると、情報カード
20側の超音波受信素子24−12は超音波信号S1を
電気信号に変換し、その電気信号が復調回路24−22
で復調されてメモリ制御回路25に与えられる。同様に
、メモリ制御回路25の出力j言号は、変調回路27−
21で変調され、駆動回路27−22及び超音波発生素
子27−23により超音波信号S2として送出される。
21が入力信号Siを伝送用信号に変換し、その信号に
基づき駆動回路14−22が超音波発生素子14−23
から超音波信号S1を出力させる。すると、情報カード
20側の超音波受信素子24−12は超音波信号S1を
電気信号に変換し、その電気信号が復調回路24−22
で復調されてメモリ制御回路25に与えられる。同様に
、メモリ制御回路25の出力j言号は、変調回路27−
21で変調され、駆動回路27−22及び超音波発生素
子27−23により超音波信号S2として送出される。
この信@S2は超音波受信素子15−21で電気信号に
変換された後、復調回路15−22で復調され、出力信
号S。の形で送出される。
変換された後、復調回路15−22で復調され、出力信
号S。の形で送出される。
(iv)第13図〜第15図の磁気結合給電・超音波送
受信方式の情報カード 第13図は回路構成ブロック図、第14図は第13図に
おける情報カード20の実装例を示す斜視図、第15図
は第14図におけるIC30−4及びコイル22の構成
例を示す斜視図である。
受信方式の情報カード 第13図は回路構成ブロック図、第14図は第13図に
おける情報カード20の実装例を示す斜視図、第15図
は第14図におけるIC30−4及びコイル22の構成
例を示す斜視図である。
この情報カード20では、前記(iii )と異なり、
電源回路23、復調回路24−22 、メモリ制御回路
25、メモリ26、変調回路27−12 、及び駆動回
路27−22の他、超音波受信素子24−21及び超音
波発生素子27−23も含めてIC30−4で構成され
、カード本体21内に収納されている。
電源回路23、復調回路24−22 、メモリ制御回路
25、メモリ26、変調回路27−12 、及び駆動回
路27−22の他、超音波受信素子24−21及び超音
波発生素子27−23も含めてIC30−4で構成され
、カード本体21内に収納されている。
()第16図〜第18図の磁気結合給電・光送信・超音
波受信方式の情報カード 第16図は回路構成ブロック図、第17図は第16図に
おける情報カード20の実装例を示す斜視図、第18図
は第17図における0EIC30−5及びコイル22の
構成例を示す斜視図である。
波受信方式の情報カード 第16図は回路構成ブロック図、第17図は第16図に
おける情報カード20の実装例を示す斜視図、第18図
は第17図における0EIC30−5及びコイル22の
構成例を示す斜視図である。
この回路では、入力信号Siの伝送系である電気信号/
伝送信号変換器14、及び伝送信号/電気変換器24が
、第10図の超音波伝送方式で、出力信号S。の伝送系
である電気信号/伝送信号変換器27、及び伝送信号/
電気信号変換器15が、第4図の光信号伝送方式でそれ
ぞれ構成されている。情報カード20側の全回路はコイ
ル22を除いて0EIC30−5で構成され、それを収
納するカード本体21は超音波信号S1及び光信号OP
T 2の通路用孔を有し、あるいはそれらの信号Sl、
OPT 2の通過可能な材料で形成されている。
伝送信号変換器14、及び伝送信号/電気変換器24が
、第10図の超音波伝送方式で、出力信号S。の伝送系
である電気信号/伝送信号変換器27、及び伝送信号/
電気信号変換器15が、第4図の光信号伝送方式でそれ
ぞれ構成されている。情報カード20側の全回路はコイ
ル22を除いて0EIC30−5で構成され、それを収
納するカード本体21は超音波信号S1及び光信号OP
T 2の通路用孔を有し、あるいはそれらの信号Sl、
OPT 2の通過可能な材料で形成されている。
(vi )第19図〜第21図の磁気結合給電・容量結
合送受信方式の情報カード 第19図は回路構成ブロック図、第20図は第19図に
おける情報カード20の実装例を示す斜視図、第21図
は第20図におけるIC30−6、コイル22及び極板
14−31 、27−33 、28の構成例を示す斜視
図である。
合送受信方式の情報カード 第19図は回路構成ブロック図、第20図は第19図に
おける情報カード20の実装例を示す斜視図、第21図
は第20図におけるIC30−6、コイル22及び極板
14−31 、27−33 、28の構成例を示す斜視
図である。
この回路では、第1図の各電気信号/伝送信号変換器1
4.27がそれぞれ変調回路14−31 、27−31
、増幅回路14−32 、27−32 、及び極板14
−33 。
4.27がそれぞれ変調回路14−31 、27−31
、増幅回路14−32 、27−32 、及び極板14
−33 。
27−33で構成されると共に、各伝送信号/電気信号
変換器15.24がそれぞれ極板15−31 、14−
31及び復調回路15−32 、24−32で構成され
ている。また、外部装置10側及び情報カード20側に
は、それぞれ入力信号S・及び出力信号S。における伝
送基 系の帰線を形成する容量結合用極板16.28が設けら
れている。そしてカード本体21内の回路は、コイル2
2及び極板14−31 、27−33 、28を除いて
総てIC30−6で構成されている。
変換器15.24がそれぞれ極板15−31 、14−
31及び復調回路15−32 、24−32で構成され
ている。また、外部装置10側及び情報カード20側に
は、それぞれ入力信号S・及び出力信号S。における伝
送基 系の帰線を形成する容量結合用極板16.28が設けら
れている。そしてカード本体21内の回路は、コイル2
2及び極板14−31 、27−33 、28を除いて
総てIC30−6で構成されている。
以上の構成において、外部装置10側の入力信号S、は
変調回路14−31で変調され、増幅回路14−32で
増幅された後、容量結合の極板14−33 。
変調回路14−31で変調され、増幅回路14−32で
増幅された後、容量結合の極板14−33 。
14−31を通して情報カード20側に与えられる。情
報カード20側の復調回路24−32では極板14−3
1の出力を復調してメモリ制御回路25に与える。同様
に、メモリ制御回路25の出力は変調回路27−31で
伝送信号に変調され、増幅回路27−32で増幅された
後、容量結合の極板27−33 、15−31を通して
外部装置10側に与えられる。すると、外部装置10側
の復調回路15−32は極板15−31の出力を復調し
て出力S。を送出する。
報カード20側の復調回路24−32では極板14−3
1の出力を復調してメモリ制御回路25に与える。同様
に、メモリ制御回路25の出力は変調回路27−31で
伝送信号に変調され、増幅回路27−32で増幅された
後、容量結合の極板27−33 、15−31を通して
外部装置10側に与えられる。すると、外部装置10側
の復調回路15−32は極板15−31の出力を復調し
て出力S。を送出する。
上記各実施例は、次のような利点を有している。
■ 従来のように内部回路の端子を外部に露出させず、
非接触で電源供給と信号の人、出力を行なうことができ
るため、従来のように端子接触部のよごれ、酸化、腐食
、摩耗等による接触不良の影響が無い。ざらに、リーク
電流による故障や誤動作が無いばかりか、外部電圧や静
電気による内部回路に対する保護の必要が無い。従って
高い信頼性が得られる。
非接触で電源供給と信号の人、出力を行なうことができ
るため、従来のように端子接触部のよごれ、酸化、腐食
、摩耗等による接触不良の影響が無い。ざらに、リーク
電流による故障や誤動作が無いばかりか、外部電圧や静
電気による内部回路に対する保護の必要が無い。従って
高い信頼性が得られる。
■ 完全密封構造にできるため、防爆性や防水性が向上
する。そのため、通常のOA機器やFA機器等の他に、
悪影響下や防爆対策を必要とする場所における装置にも
適用可能である。
する。そのため、通常のOA機器やFA機器等の他に、
悪影響下や防爆対策を必要とする場所における装置にも
適用可能である。
■ 電池交換の必要が無いため、使い勝手が向上する。
なあ、本発明は図示の実施例に限定されず、種々の変形
が可能である。例えば、信号伝送を電波伝送等の他の伝
送方式で構成したり、ざらにカード本体21内の各回路
を他の回路で構成することも可能である。
が可能である。例えば、信号伝送を電波伝送等の他の伝
送方式で構成したり、ざらにカード本体21内の各回路
を他の回路で構成することも可能である。
(発明の効果)
以上詳細に説明したように、本発明によれば、外部に露
出しない磁気結合コイル、伝送信号/電気信号変換器、
及び電気信号/伝送信号変換器を通して電源の入力と信
号の人、出力を行なうようにしたので、外部装置との接
触不良、リーク電流による誤動作、静電気や外部電圧に
よる内部回路の破壊等を防止でき、信頼性が向上する。
出しない磁気結合コイル、伝送信号/電気信号変換器、
及び電気信号/伝送信号変換器を通して電源の入力と信
号の人、出力を行なうようにしたので、外部装置との接
触不良、リーク電流による誤動作、静電気や外部電圧に
よる内部回路の破壊等を防止でき、信頼性が向上する。
さらに、完全密封構造にできるために防爆性および防水
性がおり、また電池交換の必要もないという効果が期待
できる。
性がおり、また電池交換の必要もないという効果が期待
できる。
第1図は本発明の実施例を示す情報カードの眠略構成図
、第2図は従来の情報カードの構成ブロック図、第3図
は第2図の実施例を示す斜視図、第4図は第1図を具体
化した磁気結合給電・光送受信方式の情報カードにおけ
る構成ブロック図、第5図は第4図の情報カードの実装
例を示す斜視図、第6図は第5図の要部構成例を示す斜
視図、第7図は第1図を具体化した磁気結合給電・磁気
結合送受信方式の情報カードにおける構成ブロック図、
第8図は第7図の情報カードの実装例を示す斜視図、第
9図は第8図の要部構成例を示す斜視図、第10図は第
1図を具体化した磁気結合給電・超音波送受信方式の情
報カードにおける構成ブロック図、第11図は第10図
の情報カードの実装例を示す斜視図、第12図は第11
図の要部構成例を示す斜視図、第13図は第1図を具体
化した磁気結合給電・超音波送受信方式の情報カードに
おける構成ブロック図、第14図は第13図の情報カー
ドの実装例を示す斜視図、第15図は第14図の要部構
成例を示す斜視図、第18図は第1図を具体化した磁気
結合給電・光送信・超音波受信方式の情報カードにおけ
る構成ブロック図、第17図は第16図の情報カードの
実装例を示す斜視図、第18図は第17図の要部構成例
を示す斜視図、第19図は第1図を具体化した磁気結合
給電・容量結合送受信方式の情報カードにおける構成ブ
ロック図、第20図は第19図の情報カードの実装例を
示す斜視図、第21図は第20図の要部構成例を示す斜
視図である。 10・・・・・・外部装置、11・・・・・・発振回路
、12・・・・・・増幅回路、13.22・・・・・・
磁気結合コイル、14.27・・・・・・電気信号/伝
送信号変換器、15.24・・・・・・伝送信号/電気
信号変換器、20・・・・・・情報カード、21・・・
・・・カード本体、23・・・・・・電源回路、25・
・・・・・メモリ制御回路、26・・・・・・メモリ、
30−1.30−5〜0EIC,30−2〜30−4゜
30−6・・・・・・IC。 出願人代理人 柿 本 恭 酸第1図 従来のノ欅錘浸カードの祁I弦ブbワク図第2図 第3図 第1図の磁気結合給電・光送受信方式のノ隋報カード第
4図 第4図のl)部液ガードの実剋ケ] 第5図 第11図 vg11図の要引尊船酪例 第12図 11q図の小青報カードの鎖側 第20図
、第2図は従来の情報カードの構成ブロック図、第3図
は第2図の実施例を示す斜視図、第4図は第1図を具体
化した磁気結合給電・光送受信方式の情報カードにおけ
る構成ブロック図、第5図は第4図の情報カードの実装
例を示す斜視図、第6図は第5図の要部構成例を示す斜
視図、第7図は第1図を具体化した磁気結合給電・磁気
結合送受信方式の情報カードにおける構成ブロック図、
第8図は第7図の情報カードの実装例を示す斜視図、第
9図は第8図の要部構成例を示す斜視図、第10図は第
1図を具体化した磁気結合給電・超音波送受信方式の情
報カードにおける構成ブロック図、第11図は第10図
の情報カードの実装例を示す斜視図、第12図は第11
図の要部構成例を示す斜視図、第13図は第1図を具体
化した磁気結合給電・超音波送受信方式の情報カードに
おける構成ブロック図、第14図は第13図の情報カー
ドの実装例を示す斜視図、第15図は第14図の要部構
成例を示す斜視図、第18図は第1図を具体化した磁気
結合給電・光送信・超音波受信方式の情報カードにおけ
る構成ブロック図、第17図は第16図の情報カードの
実装例を示す斜視図、第18図は第17図の要部構成例
を示す斜視図、第19図は第1図を具体化した磁気結合
給電・容量結合送受信方式の情報カードにおける構成ブ
ロック図、第20図は第19図の情報カードの実装例を
示す斜視図、第21図は第20図の要部構成例を示す斜
視図である。 10・・・・・・外部装置、11・・・・・・発振回路
、12・・・・・・増幅回路、13.22・・・・・・
磁気結合コイル、14.27・・・・・・電気信号/伝
送信号変換器、15.24・・・・・・伝送信号/電気
信号変換器、20・・・・・・情報カード、21・・・
・・・カード本体、23・・・・・・電源回路、25・
・・・・・メモリ制御回路、26・・・・・・メモリ、
30−1.30−5〜0EIC,30−2〜30−4゜
30−6・・・・・・IC。 出願人代理人 柿 本 恭 酸第1図 従来のノ欅錘浸カードの祁I弦ブbワク図第2図 第3図 第1図の磁気結合給電・光送受信方式のノ隋報カード第
4図 第4図のl)部液ガードの実剋ケ] 第5図 第11図 vg11図の要引尊船酪例 第12図 11q図の小青報カードの鎖側 第20図
Claims (8)
- 1.入力される伝送信号を電気信号に変換する伝送信
号/電気信号変換器と、情報を記憶するメモリと、前記
伝送信号/電気信号変換器の電気信号に基づき前記メモ
リの動作を制御するメモリ制御回路と、このメモリ制御
回路から出力される電気信号を伝送信号に変換して出力
する電気信号/伝送信号変換器と、磁気結合により電力
供給を受ける磁気結合コイルと、このコイルを通して入
力される電力を前記伝送信号/電気信号変換器、メモリ
、メモリ制御回路、及び電気信号/伝送信号変換器に供
給する電源回路とを、カード本体内に収容したことを特
徴とする情報カード。 - 2.前記伝送信号/電気信号変換器、メモリ、メモリ
制御回路、電気信号/伝送信号変換器、及び電源回路を
集積回路で構成した特許請求の範囲第1項記載の情報カ
ード。 - 3.前記伝送信号/電気信号変化器を受光素子及び受
光増幅回路で、前記電気信号/伝送信号変換器を発光素
子駆動回路及び発光素子でそれぞれ構成すると共に、こ
れらの各回路と前記メモリ、メモリ制御回路及び電源回
路とを光電子集積回路で構成した特許請求の範囲第1項
記載の情報カード。 - 4.前記伝送信号/電気信号変換器を磁気結合コイル
及び復調回路で、前記電気信号/伝送信号変換器を変調
回路、増幅回路及び磁気結合コイルでそれぞれ構成する
と共に、前記復調回路、変調回路、及び増幅回路と前記
メモリ、メモリ制御回路及び電源回路とを集積回路で構
成した特許請求の範囲第1項記載の情報カード。 - 5.前記伝送信号/電気信号交換器を超音波受信素子
及び復調回路で、前記電気信号/伝送信号変換器を変調
回路、超音波発生素子駆動回路及び超音波発生素子でそ
れぞれ構成すると共に、前記復調回路、変調回路及び超
音波発生素子駆動回路と前記メモリ、メモリ制御回路及
び電源回路とを集積回路で構成した特許請求の範囲第1
項記載の情報カード。 - 6.前記伝送信号/電気信号変換器を超音波受信素子
及び復調回路で、前記電気信号/伝送信号変換器を発光
素子駆動回路及び発光素子でそれぞれ構成すると共に、
前記超音波受信素子、復調回路、発光素子駆動回路及び
発光素子と前記メモリ、メモリ制御回路及び電源回路と
を光電子集積回路で構成した特許請求の範囲第1項記載
の情報カード。 - 7.前記伝送信号/電気信号変換器を極板及び復調回
路で、前記電気信号/伝送信号変換器を変調回路、増幅
回路及び極板でそれぞれ構成すると共に、前記復調回路
、変調回路及び増幅回路と前記メモリ、メモリ制御回路
及び電源回路とを集積回路で構成した特許請求の範囲第
1項記載の情報カード。 - 8.前記復調回路、変調回路、超音波発生素子駆動回
路、メモリ、メモリ制御回路及び電源回路と、前記超音
波受信素子及び超音波発生素子とを、集積回路で構成し
た特許請求の範囲第5項記載の情報カード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61157062A JPS6312085A (ja) | 1986-07-02 | 1986-07-02 | 情報カ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61157062A JPS6312085A (ja) | 1986-07-02 | 1986-07-02 | 情報カ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6312085A true JPS6312085A (ja) | 1988-01-19 |
Family
ID=15641376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61157062A Pending JPS6312085A (ja) | 1986-07-02 | 1986-07-02 | 情報カ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6312085A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5472455B2 (ja) * | 2010-04-26 | 2014-04-16 | 株式会社村田製作所 | 通信端末およびカード型アンテナモジュール |
-
1986
- 1986-07-02 JP JP61157062A patent/JPS6312085A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5472455B2 (ja) * | 2010-04-26 | 2014-04-16 | 株式会社村田製作所 | 通信端末およびカード型アンテナモジュール |
US9865913B2 (en) | 2010-04-26 | 2018-01-09 | Murata Manufacturing Co., Ltd. | Communication terminal and card antenna module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6312082A (ja) | 情報カ−ド | |
JPH0620628Y2 (ja) | 伝送媒体対称配置形情報カ−ド | |
JPS6312085A (ja) | 情報カ−ド | |
JPS6351194A (ja) | 非接触交互送受信方式の情報カ−ド | |
JP2001256452A (ja) | タグic | |
JPS6325792A (ja) | 情報カ−ド | |
JPS639589A (ja) | 情報カ−ド | |
JPS6325791A (ja) | 情報カ−ド | |
JPS6312080A (ja) | 情報カ−ド | |
JPH0685191B2 (ja) | 容量結合挿入方向自由形情報カード | |
JPS6320587A (ja) | 情報カ−ド | |
JPS63228933A (ja) | 無電極電池 | |
JPS6312084A (ja) | 情報カ−ド | |
FR2787260B1 (fr) | Dispositif electronique de communication sans contact a source d'energie auxiliaire optionnelle | |
JPS6312081A (ja) | 情報カ−ド | |
JPS6325790A (ja) | 情報カ−ド | |
JPS63689A (ja) | 情報カ−ド | |
JPS6312083A (ja) | 情報カ−ド | |
JPH0664636B2 (ja) | 情報カ−ド | |
JPS6318489A (ja) | 情報カ−ド | |
JPS6320589A (ja) | 情報カ−ド | |
JPS62271795A (ja) | Icカ−ド | |
JPS6339394A (ja) | 容量結合給電・送受信方式の情報カ−ド | |
JPS62288991A (ja) | Icカ−ド | |
JPS6320588A (ja) | 情報カ−ド |