JPS63115339A - 低温ドライエツチング方法 - Google Patents

低温ドライエツチング方法

Info

Publication number
JPS63115339A
JPS63115339A JP26073986A JP26073986A JPS63115339A JP S63115339 A JPS63115339 A JP S63115339A JP 26073986 A JP26073986 A JP 26073986A JP 26073986 A JP26073986 A JP 26073986A JP S63115339 A JPS63115339 A JP S63115339A
Authority
JP
Japan
Prior art keywords
etched
temperature
gas
etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26073986A
Other languages
English (en)
Inventor
Shinichi Taji
新一 田地
Kazunori Tsujimoto
和典 辻本
Sadayuki Okudaira
奥平 定之
Kiichiro Mukai
向 喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26073986A priority Critical patent/JPS63115339A/ja
Publication of JPS63115339A publication Critical patent/JPS63115339A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は表面の微細加工処理技術に係り、特に半導体ウ
ェハに対する高精度高選択性ドライエツチング方法に関
する。
(従来の技術) 半導体製造技術の進歩と共に、ウェハの大口径化、パタ
ーンの微細化、省力化、プロセスのドライ化などが要求
されるに至り、溶液などを使用するウェットエツチング
からドライエツチングへと微細加工技術は移行している
。中でも活性ガス中でプラズマを発生させ、これに試料
を晒し物理化学反応によってエツチングを行なうプラズ
マエツチング技術は、超LSIなどの製造に不可欠なも
のとして大幅に取り入れられているが、実際面ではエツ
チングの速度、エツチングの異方性等に関してさまざま
な工夫と改良が必要になっている。
被エツチング材に高い寸法精度で加工を行なうための先
行技術として特開昭60−158627号公報に開示さ
れているものは、被エツチング材を水温以下の低温にし
てエツチングを行なう所謂低温ドライエツチングで、深
さ方向のエツチング機能を変えずにサイドエツチング量
を極めて小さくするものであり、高集積LSI技術とし
て優れたものである。
(発明が解決しようとする問題点) しかし上記のエツチング技術においては、異なる被エツ
チング材に対して加工する際の、エツチング速度の相違
については考慮されていないため、半導体基板上の被エ
ツチング膜をその下地材料に対し、選択的にエツチング
することができない場合があり、特に比較的大きな段差
がある基板材料上に構成した被膜をエツチングする際に
は、被膜に対するエツチングの進行過程に、基板材料ま
でがエツチングされてしまうという問題点が生じていた
。本発明は上記の問題点を解決するためのもので、サイ
ドエツチングを押えると共に、被エツチング材に対して
高い選択比でエツチングする方法を提供することを目的
としている。
(問題点を解決するための手段) 上記の目的は、プラズマ処理室に導入されたガスのプラ
ズマ発生時におけるガス圧力値と、低温に冷却された被
エツチング材の温度におけるガスの蒸気圧値とが等しく
なる温度をT1とし、前記被エツチング材に高周波電圧
を印加する際に発生する負の直流バイアス成分が、低温
冷却により急激に降下する温度をT2としたとき、被エ
ツチング材の温度Tを T1≦T≦T2 の範囲に設定制御することによって達成される。
(作用) 第4図はSF、ガスによるプラズマ処理における、基板
温度と直流バイアス成分電圧の関係を示す特性図である
が、発明者らの実験によれば、被エツチング材の温度T
を低温に設定してガスプラズマに晒すと、被エツチング
材表面にプラズマ分子及び分解粒子が吸着する現象が顕
著に出現し、同図に示すように、水冷温度下において被
エツチング材上に発生する負の電圧の値が、これと同一
放電条件下で急激に電圧降下し始める温度(同図中で一
110℃付近)が存在するという新規な現象が発見され
た。この温度をT2とすると、この現象はT2を臨界温
度とするものではなく、被エツチング材温度の降下と共
に徐々に出現するものであって、温度T2以下において
顕著になる傾向があるが、被エツチング材が低電位とな
ると、プラズマから被エツチング材に入射するイオンの
エネルギーが低下し、これに伴って被エツチング材の相
違によるエツチング速度の差、すなわち選択比が大きく
なる。これにより、大きな段差がある被エツチング材に
対しても、オーバエツチングによる弊害や、段差の隅な
どのエツチング残りがなく、極めて効果的にエツチング
加工を実施することが可能である。一方被エッチング材
温度がT、以下の温度域では被エツチング材上にプラズ
マガスが析出して、エツチングが不能となる。
これらの実験に基づいて被エツチング材の処理温度Tを
T1≦T≦T2の範囲に設定したものである。
(実施例) 以下本発明の一実施例を第1図によって説明する。同図
(a)は基板単結晶Si l上にS j、 02酸化膜
2.3を形成し、その上にPo1y−85膜4を堆積し
、これにA Z 1350 Jのホトレジスト膜パター
ン5を構成したもののエツチング前の断面図、同図(b
)は(a)のエツチング後の断面図である。プラズマ装
置は、平行平板型高周波放電ドライエツチング装置を使
用し、高周波印加電極を一110℃に冷却し、この電極
上に上記被処理材を載置し、SF6ガスを用いてPo1
y−8i膜4のエツチングを行なった。SF6ガスの圧
力を60mTorrとし、入力電圧を変化した時の、P
o1y−8jのエツチング速度ERpsと基板単結晶S
iのエツチング速度ERcsの比E Rps/ E R
,cs、 Po1.y −8iのエツチング速度ERP
sとSio2膜のエツチング速度ER3,の比E Rp
3 / E R5oを求めた。その結果を第2図に示す
。これによると上記の基板温度条件では、入力電力30
0W以下の範囲において、単結晶Siに対してPo1y
−8jのエツチング速度比が20以」二であり、またS
io2膜に対しては150以上であった。さらに第3図
は入力電力を−定値300Wとし、SF、、ガス圧の変
化に対する上記の比E Rps/ E Rcs、 E 
Rps/ E Rsoを求めた図であるが、前者が概ね
20以上、後者が概ね150以上という第2図の傾向と
ほぼ同様の結果が得られた。
一方前記基板を水冷してエツチングした場合、基板温度
は15〜50℃となったが、選択比は第2、第3図に示
される値の概ね1/3すなわちERPs/ E Rcs
が6〜7以上、E Rps/ E Rsoが概ね50以
上であった。この結果から明らかなように、基板温度を
一110℃に保持すると、極めて選択性の優れたエツチ
ングを実施することが可能である。
従って第1図実施例に示すように基板上に凹凸が大きく
、被エツチング被膜の厚さが、位置によって大きくばら
ついている場合においても、エツチング時間を長くし、
膜厚の最も厚い部分のエツチングが完了するまでエツチ
ングを続行させても基板材料や下地被膜のエツチング量
は僅少で侵されることがなかった。特に基板材料と下地
被膜による段差が被膜4の膜厚より大きい場合、本方法
により良好な結果が得られた。
ここで選択的にエツチング可能な基板の温度域は、10
0mTorrのSF6ガスによる場合には−160〜−
100℃であり、このとき基板の負の直流バイアス成分
電圧は、第4図に示すように概ね−50〜−]、OOV
に変化した。すなわちエツチングガス圧力と同じ蒸気圧
となる温度以上であり、かつ自己バイアス電圧が急激に
降下する温度以下に保つことが、高選択比を要求される
エツチングに極めて有効であり、マスクからの寸法シフ
トも低温であるため極めて小さいことが判明し、高選択
比で異方性のエツチング加工が達成された。
Po1y−8jに対する上記選択異方性加工は、他の弗
素系ガス、塩素ガス、臭素ガス及びこれらに02、N2
、NH,、N2、CO,CO2、Ar、Heを添加した
ガスについても可能であった。また単結晶Siに対する
加工についても同様な適応性が確認された。
All膜及びA1合金膜においては、塩素系ガスを用い
てレジスト膜、SiO2膜、有機膜に対し高選択−7= 比での加工が可能であった。
W、Mo、Co、Ti、Ni及びこれらのシリサイド膜
についても、被エツチング材温度TをT1≦T≦T2の
範囲に制御することにより、ハロゲン化物ガスを用いて
選択エツチングを実施することができた。
S io、、SiN膜はC3F、、 C,FIl、 C
HF、等のフロロカーボンガスを用いて加工する。温度
を上記実施例と同様にT、≦T≦T2に保つことにより
、Si、 Po1y−8iに対し選択的に異方加工がで
きた。また本発明により、GaAsやInPなど化合物
半導体も温度範囲をT1≦T≦T2に保つことにより高
選択性異方性加工が可能である。また本発明は、平行平
板型高周波ドライエツチング装置のほか、マイクロ波エ
ツチング装置を使用するエツチングに対しても適用が可
能である。
(発明の効果) 本発明の実施により、段差のある基板」二の材料や下地
被膜に対し、高い選択比をもって、異方性エツチングが
でき、エツチング残りやオーバエツチングによる不良防
止に顕著な効果を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例を示す基板のエツチング前後
の断面を示す図、第2図は本発明における入力電力と選
択比の関係を示す特性図、第3図は同じ< S F、ガ
ス圧力と選択比の関係を示す特性図、第4図は基板温度
と直流バイアス成分電圧の関係を示す特性図である。 1・・基板       2・・・5in23−8in
、       4−Po1y−8i膜5・・・ホトレ
ジスト膜

Claims (1)

  1. 【特許請求の範囲】 1、真空容器内においてガスプラズマを発生せしめ、こ
    のガスプラズマ雰囲気中で固体表面のエッチングを行な
    うドライエッチング方法において、被エッチング材の温
    度Tは下式を満足するように設定されていることを特徴
    とする低温ドライエッチング方法。 T_1≦T≦T_2 T_1:前記真空容器内に導入するガスのプラズマ発生
    時におけるガス圧力値が、被エッチング材の温度におけ
    る前記ガスの蒸気圧値に等しくなる温度 T_2:前記被エッチング材に発生する負の自己バイア
    ス電圧が低温冷却により急激に降下するときの温度
JP26073986A 1986-11-04 1986-11-04 低温ドライエツチング方法 Pending JPS63115339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26073986A JPS63115339A (ja) 1986-11-04 1986-11-04 低温ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26073986A JPS63115339A (ja) 1986-11-04 1986-11-04 低温ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS63115339A true JPS63115339A (ja) 1988-05-19

Family

ID=17352076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26073986A Pending JPS63115339A (ja) 1986-11-04 1986-11-04 低温ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS63115339A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02309634A (ja) * 1989-05-24 1990-12-25 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02309634A (ja) * 1989-05-24 1990-12-25 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3568749B2 (ja) 半導体のドライエッチング方法
US6274500B1 (en) Single wafer in-situ dry clean and seasoning for plasma etching process
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US4350563A (en) Dry etching of metal film
EP0473344B1 (en) Process for etching a conductive bi-layer structure
US5387312A (en) High selective nitride etch
US5685950A (en) Dry etching method
JP3559691B2 (ja) 半導体装置の製造方法
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
US5968278A (en) High aspect ratio contact
JP3094470B2 (ja) ドライエッチング方法
JPH10189537A (ja) ドライエッチング方法
JPS63115339A (ja) 低温ドライエツチング方法
JP3729869B2 (ja) 半導体装置の製造方法
JPH05343363A (ja) ドライエッチング方法
JPH11111677A (ja) 半導体装置の製造方法
JPH0794469A (ja) ドライエッチング方法
JP3271373B2 (ja) ドライエッチング方法
JP3080860B2 (ja) ドライエッチング方法
JPH05144779A (ja) シリコン酸化膜のドライエツチング方法
JPH05109668A (ja) 半導体装置の製造方法
JP3645658B2 (ja) 半導体装置の製造方法
JPS63124419A (ja) ドライエツチング方法
JP3399494B2 (ja) WSiNの低ガス圧プラズマエッチング方法
JPH07263406A (ja) 半導体装置の製造方法