JPS63110818A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPS63110818A JPS63110818A JP61255673A JP25567386A JPS63110818A JP S63110818 A JPS63110818 A JP S63110818A JP 61255673 A JP61255673 A JP 61255673A JP 25567386 A JP25567386 A JP 25567386A JP S63110818 A JPS63110818 A JP S63110818A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- oscillator
- prescaler
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 7
- 230000008859 change Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、位相同期ループを用いた位相同期発振器、特
に、携帯無線通信装置、その他の低消費電力化された装
置に適し、位相同期ループ回路を間欠動作させる位相同
期発振器に関する。
に、携帯無線通信装置、その他の低消費電力化された装
置に適し、位相同期ループ回路を間欠動作させる位相同
期発振器に関する。
無線通信装置、特に携帯形装置において平均消費電力を
手減する一手法として、比較的消費電力の大きい位相同
期発振器の一部回路を間欠動作させる手法が特開昭58
−66434号、特開昭58−159029号および本
発明の発明者等による位相同期発振器(特願昭6l−0
54800)に記載されている0通常、位相同期発振器
は、基準発振器、その出力クロックを分周する基準分周
器、電圧制御発振器(以下vCoと略す)、その出力ク
ロックを分周する分周器、その両分周器の分周キャリ信
号間の位相を比較する位相比較器、およびその出力位相
誤差信号を平滑し、vCO制御電圧を出力するループフ
ィルタから構成される上記従来技術では、VCOを除く
回路の一部又は全部に対する電源供給を断続することに
より、平均消費電力の低減を図っている。
手減する一手法として、比較的消費電力の大きい位相同
期発振器の一部回路を間欠動作させる手法が特開昭58
−66434号、特開昭58−159029号および本
発明の発明者等による位相同期発振器(特願昭6l−0
54800)に記載されている0通常、位相同期発振器
は、基準発振器、その出力クロックを分周する基準分周
器、電圧制御発振器(以下vCoと略す)、その出力ク
ロックを分周する分周器、その両分周器の分周キャリ信
号間の位相を比較する位相比較器、およびその出力位相
誤差信号を平滑し、vCO制御電圧を出力するループフ
ィルタから構成される上記従来技術では、VCOを除く
回路の一部又は全部に対する電源供給を断続することに
より、平均消費電力の低減を図っている。
上記従来技術では、VCOのクロックを分周する分周器
(以下単に分周器と称す)への電源供給を間欠動作によ
って断続した場合、VCOの出力端子から見た負荷イン
ピーダンスが変化する点について配慮がされていなかっ
た。従って、電源が投入されている状態、即ち位相同期
状態から、分周器への電源供給が遮断され、VCOがフ
リーラン状態になった瞬間に、上述の負荷インピーダン
スの変化により、VCOの発振周波数が変動し、安定な
通信ができないという問題があった。
(以下単に分周器と称す)への電源供給を間欠動作によ
って断続した場合、VCOの出力端子から見た負荷イン
ピーダンスが変化する点について配慮がされていなかっ
た。従って、電源が投入されている状態、即ち位相同期
状態から、分周器への電源供給が遮断され、VCOがフ
リーラン状態になった瞬間に、上述の負荷インピーダン
スの変化により、VCOの発振周波数が変動し、安定な
通信ができないという問題があった。
本発明の目的は1間欠勤作する位相同期発振器において
、電源遮断の瞬間に生じるvCOの発振周波数変動を極
力小さくすることができる位相同期発振器を提供するこ
とにある。
、電源遮断の瞬間に生じるvCOの発振周波数変動を極
力小さくすることができる位相同期発振器を提供するこ
とにある。
上記目的は、VCOと分周器の間に、クロック信号の伝
達方向とは逆方向に伝達する信号に対して減衰量を有す
るデバイスあるいは回路を挿入することにより、達成さ
れる。
達方向とは逆方向に伝達する信号に対して減衰量を有す
るデバイスあるいは回路を挿入することにより、達成さ
れる。
上述・のように、VCOと分周器の間に挿入された逆方
向減衰量を有するデバイスあるいは回路は、VCOの出
力端子から見た負荷インピーダンスをほぼ一定に保つ働
きがある。即ち、分周器の入力インピーダンスが電源の
断続により変動しても。
向減衰量を有するデバイスあるいは回路は、VCOの出
力端子から見た負荷インピーダンスをほぼ一定に保つ働
きがある。即ち、分周器の入力インピーダンスが電源の
断続により変動しても。
上記の挿入デバイスあるいは回路の減衰量に応じて、V
COの負荷インピーダンスの変動は小さく抑えられる。
COの負荷インピーダンスの変動は小さく抑えられる。
以上の結果1分周器への電源供給が遮断され、VCOが
フリーラン状態になった瞬間のvCoの発振周波数の変
動は非常に小さくなる。
フリーラン状態になった瞬間のvCoの発振周波数の変
動は非常に小さくなる。
以下、本発明の一実施例を第1図により説明する。本実
施例は、本発明の発明者等による位相同期発振器(特願
昭6l−054800)における第1図の実施例に、本
発明を実施した、即ちアイソレータ20をVCO5とプ
リスケーラ6の間に(端子21.21間に)挿入した例
である。
施例は、本発明の発明者等による位相同期発振器(特願
昭6l−054800)における第1図の実施例に、本
発明を実施した、即ちアイソレータ20をVCO5とプ
リスケーラ6の間に(端子21.21間に)挿入した例
である。
基準発振器1から出力されるクロックは基準分周器2と
零位相検出回路14に入力される。基準分周器2からの
分周キャリ信号は位相比較器に入力される。一方、VC
O5からの出力されるクロックは、端子21.アイソレ
ータ20.端子22を順次経て、プリスケーラ6に入力
される。プリスケーラ6からの分周クロックは分周器7
と零位相検出回路14に入力される。分周器7からの分
周キャリ信号は位相比較器3のもう一つの入力端子に入
力され1位相比較器3から出力される位相誤差信号はル
ープフィルタ4で平滑化される。
零位相検出回路14に入力される。基準分周器2からの
分周キャリ信号は位相比較器に入力される。一方、VC
O5からの出力されるクロックは、端子21.アイソレ
ータ20.端子22を順次経て、プリスケーラ6に入力
される。プリスケーラ6からの分周クロックは分周器7
と零位相検出回路14に入力される。分周器7からの分
周キャリ信号は位相比較器3のもう一つの入力端子に入
力され1位相比較器3から出力される位相誤差信号はル
ープフィルタ4で平滑化される。
平滑化位相誤差信号は1間欠勤作用電圧保持回路10を
経て、VCO5の周波数制御端子に印加される。端子1
7から入力される間欠制御信号は、駆動回路11を経て
、スイッチ9を駆動し、電源8から供給される電圧/電
流を断続する。駆動回路11から出力されるもう一つの
信号は制御回路12とリセットパルス発生回路13に供
される。
経て、VCO5の周波数制御端子に印加される。端子1
7から入力される間欠制御信号は、駆動回路11を経て
、スイッチ9を駆動し、電源8から供給される電圧/電
流を断続する。駆動回路11から出力されるもう一つの
信号は制御回路12とリセットパルス発生回路13に供
される。
回路13は電源再投入時に、リセットパルス信号をプリ
セット発生回路に供給する。2個のクロックが入力され
る零位相検出回路14は零位相信号をプリセットパルス
発生回路15と制御回路12に供給する。プリセットパ
ルス発生回路は、電源再投入後、最初の零位相信号を検
出して、リセットパルス信号Gt!:発生し、基準分周
器2と分周器7に印加する。制御回路12から構成され
る装置は、基準分周器2と分周器7から出力される分周
キャリ信号の遮断2通過を制御すると共に、電圧保持回
路100の保持、導通機能を制御する。この実施例では
、vCO5,スイッチ9.駆動回路11、制御回路12
には、電源8から電圧が直接供給され、他の回路にはス
イッチ9からの断続された電圧が印加されている。
セット発生回路に供給する。2個のクロックが入力され
る零位相検出回路14は零位相信号をプリセットパルス
発生回路15と制御回路12に供給する。プリセットパ
ルス発生回路は、電源再投入後、最初の零位相信号を検
出して、リセットパルス信号Gt!:発生し、基準分周
器2と分周器7に印加する。制御回路12から構成され
る装置は、基準分周器2と分周器7から出力される分周
キャリ信号の遮断2通過を制御すると共に、電圧保持回
路100の保持、導通機能を制御する。この実施例では
、vCO5,スイッチ9.駆動回路11、制御回路12
には、電源8から電圧が直接供給され、他の回路にはス
イッチ9からの断続された電圧が印加されている。
以下、本実施例の動作について説明する。但し、間欠m
1作のうち、本発明に直接関係がない部分の動作につい
ては、止揚の特願昭61− 054800に詳細に記述されているので、省略する。
1作のうち、本発明に直接関係がない部分の動作につい
ては、止揚の特願昭61− 054800に詳細に記述されているので、省略する。
アイソレータ20は、衆知の如く、信号が順方向に伝達
する場合はほとんどその振幅が減衰されず、逆方向に伝
達する場合は振幅が大きく減衰される。従って、アイソ
レータの出力端子に接続される負荷のインピーダンスが
変動しても、アイソレータの入力インピーダンスはほと
んど変化しない。
する場合はほとんどその振幅が減衰されず、逆方向に伝
達する場合は振幅が大きく減衰される。従って、アイソ
レータの出力端子に接続される負荷のインピーダンスが
変動しても、アイソレータの入力インピーダンスはほと
んど変化しない。
一方、端子17から入力された間欠制御信号は、駆動回
路11を通してスイッチ9を開閉することにより、電源
8からプリスケーラ6などへの電圧/電流供給を断続す
る。この電圧/電流の断続により、プリスケーラ6を構
成するトランジスタなどの能動素子のバイアス点が変動
するために、プリスケーラ6の入力インピーダンスが変
化する。
路11を通してスイッチ9を開閉することにより、電源
8からプリスケーラ6などへの電圧/電流供給を断続す
る。この電圧/電流の断続により、プリスケーラ6を構
成するトランジスタなどの能動素子のバイアス点が変動
するために、プリスケーラ6の入力インピーダンスが変
化する。
しかし、端子21.22の間にアイソレータが挿入され
ているので、端子21からアイソレータ側を見た負荷イ
ンピーダンスはほとんど変化しない。
ているので、端子21からアイソレータ側を見た負荷イ
ンピーダンスはほとんど変化しない。
従って、間欠動作の電源断時にvCoがフリーラン状態
になっても、負荷変動による発振周波数の変化は非常に
小さくなり、目的が達せられる。
になっても、負荷変動による発振周波数の変化は非常に
小さくなり、目的が達せられる。
端子21と22の間に挿入するものはアイソレータでな
くとも、逆方向減衰量を有するデバイス又は回路であれ
ば、同様な効果が期待できる。そのような他の実施例を
第2図〜第4図に示す。
くとも、逆方向減衰量を有するデバイス又は回路であれ
ば、同様な効果が期待できる。そのような他の実施例を
第2図〜第4図に示す。
第2図は端子21と22の間に衆知の技術による増幅器
23を挿入した実施例である。24はNPNトランジス
タ、25は入力結合及び整合用コンデンサ、26は入力
整合用インダクタ、27は出力整合用インダクタ、28
は出力結合及び整合用コンデンサ、29はエミッタ短絡
用コンデンサ、30は電流制限用抵抗、31はバイパス
コンデンサ、32と33はベースバイアス用抵抗であり
、端子34から電源電圧が印加される。第1図のvCO
5の出力信号は、端子21から第2図のコンデンサ25
を経て、トランジスタ24のベースに入力される。増幅
された信号は、トランジスタ24のコレクタからコンデ
ンサ28を経て、端子22に出力される。その出力信号
は第1図のプリスケーラ6に入力される。増幅器23の
出力インピーダンスとプリスケーラ6の入力インピーダ
ンスが不整合の場合、プリスケーラ6に入力された信号
の一部は反射波となって、端子22からトランジスタ2
4のコレクタに逆流する。一般に増幅器の逆方向利得は
30分の1以下であり、端子21に現われる反射波は大
きく減衰されている。
23を挿入した実施例である。24はNPNトランジス
タ、25は入力結合及び整合用コンデンサ、26は入力
整合用インダクタ、27は出力整合用インダクタ、28
は出力結合及び整合用コンデンサ、29はエミッタ短絡
用コンデンサ、30は電流制限用抵抗、31はバイパス
コンデンサ、32と33はベースバイアス用抵抗であり
、端子34から電源電圧が印加される。第1図のvCO
5の出力信号は、端子21から第2図のコンデンサ25
を経て、トランジスタ24のベースに入力される。増幅
された信号は、トランジスタ24のコレクタからコンデ
ンサ28を経て、端子22に出力される。その出力信号
は第1図のプリスケーラ6に入力される。増幅器23の
出力インピーダンスとプリスケーラ6の入力インピーダ
ンスが不整合の場合、プリスケーラ6に入力された信号
の一部は反射波となって、端子22からトランジスタ2
4のコレクタに逆流する。一般に増幅器の逆方向利得は
30分の1以下であり、端子21に現われる反射波は大
きく減衰されている。
従って、増幅器23に電源を常時印加しておけば、プリ
スケーラ6の入力インピーダンスが間欠動作により変動
しても、増幅器23の入力インピーダンス変動は非常に
小さくなる。この結果、第1図と同じような効果が得ら
れる。
スケーラ6の入力インピーダンスが間欠動作により変動
しても、増幅器23の入力インピーダンス変動は非常に
小さくなる。この結果、第1図と同じような効果が得ら
れる。
第2図の実施例の変形として、プリスケーラ6において
分周部と入力増幅部の電源供給を別個にし、入力増幅部
の電源は常時印加しておき、分周部への電源供給のみを
間欠動作により断続する。
分周部と入力増幅部の電源供給を別個にし、入力増幅部
の電源は常時印加しておき、分周部への電源供給のみを
間欠動作により断続する。
これにより、本発明の目的を達することができる。
この場合、第1図の端子21と22を直結でき、余分な
デバイスが不要になるという効果がある。
デバイスが不要になるという効果がある。
第3図は端子21と22の間に減衰器35を挿入した実
施例である。減衰器35は端子21と22間の抵抗36
および端子22と接地間の抵抗37から成る。面抵抗の
抵抗値をそれぞれR1゜R2とし、又、説明を筒中、に
するためにvCOの出力インピーダンスZIl+とプリ
スケーラの入力インピーダンスZLを純抵抗と考える。
施例である。減衰器35は端子21と22間の抵抗36
および端子22と接地間の抵抗37から成る。面抵抗の
抵抗値をそれぞれR1゜R2とし、又、説明を筒中、に
するためにvCOの出力インピーダンスZIl+とプリ
スケーラの入力インピーダンスZLを純抵抗と考える。
端子2】から端子22側を見た総合入力インピーダンス
ZTは次の(1)式で与えられる。
ZTは次の(1)式で与えられる。
R1,R,、RLの正規化抵抗値を、例えば、それぞれ
3/4.1/3.1とすると、ZT=1となる0次にZ
Lが1から3に変化したとすると、ZT=1となる。次
にZLが1から3に変化したとすると、ZT=1.05
となる。この例のように、(1)式右辺の第2項でZL
の変動が分母と分子で相殺され、かつ右辺第一項に固定
環があるので、2丁の変動は非常に小さくなる。従って
、第3図の実施例によれば、位相同期回路の間欠動作を
行っても、vCOの負荷インピーダンスはほぼ一定とな
るので、電源断時にvCOがフリーラン状態になっても
、発振周波数の変化は非常に小さくなる効果がある。
3/4.1/3.1とすると、ZT=1となる0次にZ
Lが1から3に変化したとすると、ZT=1となる。次
にZLが1から3に変化したとすると、ZT=1.05
となる。この例のように、(1)式右辺の第2項でZL
の変動が分母と分子で相殺され、かつ右辺第一項に固定
環があるので、2丁の変動は非常に小さくなる。従って
、第3図の実施例によれば、位相同期回路の間欠動作を
行っても、vCOの負荷インピーダンスはほぼ一定とな
るので、電源断時にvCOがフリーラン状態になっても
、発振周波数の変化は非常に小さくなる効果がある。
第4図は端子21と22の間に減衰器38を挿入した他
の実施例である。減衰器38は端子21と22間の抵抗
39および端子22と接地間のコンデンサ40から成る
。本実施例や衆知のT1型減衰器、T型減衰器などを端
子21と22の間に挿入することにより、vCOの負荷
インピーダンスをほぼ一定に保つことができ、本発明の
目的を達することができる。
の実施例である。減衰器38は端子21と22間の抵抗
39および端子22と接地間のコンデンサ40から成る
。本実施例や衆知のT1型減衰器、T型減衰器などを端
子21と22の間に挿入することにより、vCOの負荷
インピーダンスをほぼ一定に保つことができ、本発明の
目的を達することができる。
以上の実施例では、第1図に示すようにプリスケーラが
存在する場合について説明したが、プリスケーラがなく
てvCO5の出力が分周器7に直接入力される場合につ
いても、vCO5と分周器7の間にアイソレータ、増幅
器、減衰器などの逆方向減衰量を有するデバイス又は回
路を挿入することにより、本発明の目的を達することは
明らかである。
存在する場合について説明したが、プリスケーラがなく
てvCO5の出力が分周器7に直接入力される場合につ
いても、vCO5と分周器7の間にアイソレータ、増幅
器、減衰器などの逆方向減衰量を有するデバイス又は回
路を挿入することにより、本発明の目的を達することは
明らかである。
本発明によれば、vCOの負荷インピーダンスをほぼ一
定に保つことができるので、間欠動作を行ってもvCo
の発振周波数をほぼ一定に保つ効果がある。従って1本
発明を通信機器に適用すれば、低消費電力で、かつ安定
な通信が可能となる。
定に保つことができるので、間欠動作を行ってもvCo
の発振周波数をほぼ一定に保つ効果がある。従って1本
発明を通信機器に適用すれば、低消費電力で、かつ安定
な通信が可能となる。
第1図は本発明を適用した位相同期発振器のブロック図
、第2〜第4図は他の実施例を示す部分回路図である。 1・・・基準発振器、2・・・基準分周器、3・・・位
相比較器、4・・・ループフィルタ、5・・・vCO,
6・・・プリスケーラ、7・・・分周器、8・・・電源
、9・・・スイッチ、20・・・アイソレータ、23・
・・増幅器、35.38・・・減衰器。 り15ノ囚 第Z目
、第2〜第4図は他の実施例を示す部分回路図である。 1・・・基準発振器、2・・・基準分周器、3・・・位
相比較器、4・・・ループフィルタ、5・・・vCO,
6・・・プリスケーラ、7・・・分周器、8・・・電源
、9・・・スイッチ、20・・・アイソレータ、23・
・・増幅器、35.38・・・減衰器。 り15ノ囚 第Z目
Claims (1)
- 【特許請求の範囲】 1、電圧制御発振器に制御電圧を加える位相同期ループ
と、上記位相同期ループを構成する回路の少なくとも一
部の回路の電源を断続するスイッチと、上記制御電圧を
電源断の期間保持する機能を有する回路と、 電源電圧が常時印加されている上記電圧制御発振器と、
上記位相同期ループ内の位相比較器との間に挿入され、
かつ上記スイッチにより断続された電源電圧が印加され
る分周器を有する間欠動作位相発振器において、 上記電圧制御発振器と上記分周器の間に、上記分周器か
ら上記電圧制御発振器の方向に伝達する信号の振幅を減
衰させる機能を有する手段を具備して構成されたことを
特徴とする位相同期発振器。 2、第1項記載の位相同期発振器において、上記手段と
してアイソレータを用いることを特徴とする位相同期発
振器。 3、第1項記載の位相同期発振器において、上記手段と
して常時電源電圧が印加された増幅器を用いることを特
徴とする位相同期発振器。 4、第3項記載の位相同期発振器において、上記の常時
電源電圧が印加された増幅器と上記分周器を同一の基板
上に集積化したことを特徴とする位相同期発振器。 5、第1項記載の位相周期発振器において、上記手段と
して、抵抗、コンデンサおよびインダクタの一部又は全
部を組合せて構成した減衰器を用いたことを特徴とする
位相同期発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61255673A JPS63110818A (ja) | 1986-10-29 | 1986-10-29 | 位相同期発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61255673A JPS63110818A (ja) | 1986-10-29 | 1986-10-29 | 位相同期発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63110818A true JPS63110818A (ja) | 1988-05-16 |
Family
ID=17282025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61255673A Pending JPS63110818A (ja) | 1986-10-29 | 1986-10-29 | 位相同期発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63110818A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03128335U (ja) * | 1990-04-09 | 1991-12-24 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56109043A (en) * | 1980-02-01 | 1981-08-29 | Hitachi Ltd | Ultrahigh frequency oscillator |
JPS612340A (ja) * | 1984-06-14 | 1986-01-08 | Matsushita Electric Ind Co Ltd | 超高周波デバイス特性測定装置 |
JPS6155801A (ja) * | 1984-08-27 | 1986-03-20 | 青木 孝志 | 回転体付装飾的置物的照明器具 |
-
1986
- 1986-10-29 JP JP61255673A patent/JPS63110818A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56109043A (en) * | 1980-02-01 | 1981-08-29 | Hitachi Ltd | Ultrahigh frequency oscillator |
JPS612340A (ja) * | 1984-06-14 | 1986-01-08 | Matsushita Electric Ind Co Ltd | 超高周波デバイス特性測定装置 |
JPS6155801A (ja) * | 1984-08-27 | 1986-03-20 | 青木 孝志 | 回転体付装飾的置物的照明器具 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03128335U (ja) * | 1990-04-09 | 1991-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5652549A (en) | Integrated circuit ring oscillator having line driver with double line feedback | |
US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
EP1421694B1 (en) | Differential charge pump | |
EP0484059A2 (en) | Charge pump circuit | |
US6975175B2 (en) | Charge pump | |
JPS63110818A (ja) | 位相同期発振器 | |
US3743960A (en) | Circuit for driving frequency standard such as tuning fork | |
EP1196997B1 (en) | Compensation circuit for low phase offset for phase-locked loops | |
JP3498608B2 (ja) | Pll回路およびそれを用いた通信装置およびpll回路の周波数調整方法 | |
EP0377978B1 (en) | A PLL control apparatus | |
JPS6059780B2 (ja) | Pll回路の同期はずれ検出回路 | |
JP2000224034A (ja) | Pll回路 | |
KR0152900B1 (ko) | 반도체 소자의 발진회로 | |
JPH07212333A (ja) | 送受信機の発振回路 | |
JP2602327B2 (ja) | 発振回路 | |
JPS5850655Y2 (ja) | Pllマルチプレックス復調回路 | |
JPS63266925A (ja) | 位相同期ル−プ回路 | |
JPH0295016A (ja) | Pll回路 | |
JPS58207773A (ja) | 位相同期装置 | |
JPS6150406A (ja) | 1端子型発振回路 | |
JPS5961213A (ja) | 可変周波数発振回路 | |
JPS5920213B2 (ja) | ステレオ復調回路 | |
JPS63203010A (ja) | 半導体集積回路 | |
JPS60214117A (ja) | 周波数シンセサイザ | |
JPH034620A (ja) | Pllのローパスフィルター回路 |