JPS629666A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS629666A JPS629666A JP60148631A JP14863185A JPS629666A JP S629666 A JPS629666 A JP S629666A JP 60148631 A JP60148631 A JP 60148631A JP 14863185 A JP14863185 A JP 14863185A JP S629666 A JPS629666 A JP S629666A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- metal
- oxide film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明社半導体装置に関し、特に半導体装置を構成する
容量の構造に関する。
容量の構造に関する。
ダイナミックＲＡＭ （Ｒａｍｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）のごとく構成要素として容量を有する半
導体装置においては、容量の面積を極力小さくすること
が上記半導体装置の高密度化を行なう上で重要である。
Ｍｅｍｏｒｙ）のごとく構成要素として容量を有する半
導体装置においては、容量の面積を極力小さくすること
が上記半導体装置の高密度化を行なう上で重要である。
容量の占める面積を小さくし、かつ大きな容量値を得る
ために、従来、誘電材料として誘電率の大きな金Ｆ４版
化物を用いた構造が試みられている。
ために、従来、誘電材料として誘電率の大きな金Ｆ４版
化物を用いた構造が試みられている。
特に、比較的リーク電流の少逐い構造として、シリコン
酸化膜と金属酸化膜の二層構造が考えられている。
酸化膜と金属酸化膜の二層構造が考えられている。
上述した従来の容量構造を実際のメモリセルに組み込む
場合、対向電極として多結晶シリコン。
場合、対向電極として多結晶シリコン。
モリブデンシリサイド、チタンシリサイド等を用いる必
要があるが、これらの電極を形成した後熱処理が行なわ
れると上述の二層構造膜の上層膜である金ａｈ化膜が前
記対向電極とシリサイド反応を起こし前記容量構造のリ
ーク電流が増大するという欠点があつ大。
要があるが、これらの電極を形成した後熱処理が行なわ
れると上述の二層構造膜の上層膜である金ａｈ化膜が前
記対向電極とシリサイド反応を起こし前記容量構造のリ
ーク電流が増大するという欠点があつ大。
本発明は上記欠点を排除するためになされたものであり
、鋳型体材料として金ｌｌ４ｍ化膜を用い、対向電極と
して多結晶シリコン、モリブデンシリサイド、チタンク
リサイド等を使用した場合にも、クリサイド反応が抑制
されリーク電流の増大が抑えられる容量およびこの容量
を有する半導体装置を提供することを目的とする。
、鋳型体材料として金ｌｌ４ｍ化膜を用い、対向電極と
して多結晶シリコン、モリブデンシリサイド、チタンク
リサイド等を使用した場合にも、クリサイド反応が抑制
されリーク電流の増大が抑えられる容量およびこの容量
を有する半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体基板もしくは多結晶シリ
コン層の表面に容量が形成されてカる半導体装置におい
て、前記容量の誘電体層が半導体基板もしくは多結晶シ
リコン層に接するシリコン酸化物層と、該シリコン酸化
物層に接する金属の酸化物層と、該金属の酸化物層に接
し前記金属を構成要素とする金属窒化物ルとの三層から
構成されることを％黴とする半導体装置であるＯ前記容
量撫造としては、従来報告されているシリコン酸化物層
と金属の酸化物層の三層構造の上層に、さらに、前記金
属を構成要素とする金属窒化物層を形成した構造であり
、該金Ｉｉ！＆窒化物層を形成することにより全１Ａｔ
ＩｊＬ化物層とポリシリコン。
コン層の表面に容量が形成されてカる半導体装置におい
て、前記容量の誘電体層が半導体基板もしくは多結晶シ
リコン層に接するシリコン酸化物層と、該シリコン酸化
物層に接する金属の酸化物層と、該金属の酸化物層に接
し前記金属を構成要素とする金属窒化物ルとの三層から
構成されることを％黴とする半導体装置であるＯ前記容
量撫造としては、従来報告されているシリコン酸化物層
と金属の酸化物層の三層構造の上層に、さらに、前記金
属を構成要素とする金属窒化物層を形成した構造であり
、該金Ｉｉ！＆窒化物層を形成することにより全１Ａｔ
ＩｊＬ化物層とポリシリコン。
そりブテンシリサイド、タンタルシリサイド等の対向電
極とのシリサイド反応を抑制することができる。
極とのシリサイド反応を抑制することができる。
なお、激化物並びに窒化物を構成する金属としてはチタ
ン、ニオブ、ジルコニウム及ヒハフニウムから３ｓはれ
たものが適しておシ、又、金属窒化物層としては酸素原
子を含んでいても同様効果が得られる。
ン、ニオブ、ジルコニウム及ヒハフニウムから３ｓはれ
たものが適しておシ、又、金属窒化物層としては酸素原
子を含んでいても同様効果が得られる。
次に、本発明の実施例を図面を用いて説明する。
第１図線本発明の第一の実施例を示す要部断面図である
。第１図において、１はＰ型シリコン基板、５はシリコ
ン酸化膜＊ ６ ａ ｎニオブ酸化膜。
。第１図において、１はＰ型シリコン基板、５はシリコ
ン酸化膜＊ ６ ａ ｎニオブ酸化膜。
７ａｔｉニオブ窒化膜であシこれらシリコン険化膜。
ニオブ酸化膜およびニオブ窒化膜の三層によシ容食膜が
形成されている。８は容量の対向電極としての多結晶シ
リコンである。
形成されている。８は容量の対向電極としての多結晶シ
リコンである。
上記シリコン酸化膜、ニオブ酸化膜およびニオブで窒化
膜の三層構造を形成する方法は、特に限定する必要はな
いが、たとえに次の方法がある。
膜の三層構造を形成する方法は、特に限定する必要はな
いが、たとえに次の方法がある。
まず、熱酸化法によシリコン酸化
薄いシリコン酸化膜を形成する。その上にニオブをスパ
ッタ法によシ堆積させ、これを熱酸化するととによシリ
コン酸化膜とニオブ酸化膜の二層構造が形成される。さ
らに前記二層構造膜を窒素処理するか、もしくはアンモ
ニア処理する。あるいＬ１プラズマ中で窒素処理するか
、もしくはプラズマ中でアンモニア処理するなどの方法
によ）前記二層構造膜の上層にニオブ窒化膜を形成する
ことができる。
ッタ法によシ堆積させ、これを熱酸化するととによシリ
コン酸化膜とニオブ酸化膜の二層構造が形成される。さ
らに前記二層構造膜を窒素処理するか、もしくはアンモ
ニア処理する。あるいＬ１プラズマ中で窒素処理するか
、もしくはプラズマ中でアンモニア処理するなどの方法
によ）前記二層構造膜の上層にニオブ窒化膜を形成する
ことができる。
このように構成された三層膜扛、対向電極として多結晶
シリコンを用いた場合でも、多結晶シリコンと接してい
るのがニオブ窒化膜であるために多結晶シリコンのクリ
サイド反応が抑えられる。
シリコンを用いた場合でも、多結晶シリコンと接してい
るのがニオブ窒化膜であるために多結晶シリコンのクリ
サイド反応が抑えられる。
したがって、本実施例で示した容量構造ｔｌＸ ＩＪ−
り電流が小さく、シかも、シリコン酸化ｓＩ５およびニ
オブ窒化１［７ａを薄く形成できるのでニオブ酸化＄６
ａＯ＠電率が大きいという特徴を生かして単位面積ａｂ
の容量値が大きい構造である。
り電流が小さく、シかも、シリコン酸化ｓＩ５およびニ
オブ窒化１［７ａを薄く形成できるのでニオブ酸化＄６
ａＯ＠電率が大きいという特徴を生かして単位面積ａｂ
の容量値が大きい構造である。
第２１社本発明の第二の実施例を示す要部断面図である
。第２図において、ｌａＰ型シリコン基板、５キシリコ
ン酸化膜、６ｂはジルコニウム酸化膜、７ｂＦｉジルコ
ニウム窒化膜、８は多結晶シリ→ンである・本実施例紘
、リアクティブイオンエツチング法等によｎｐＭＩ！シ
リコン基板に溝を堀シ、この溝部にシリコン酸化膜５と
ジルコニウム酸化膜６ｂおよびジルコニウム窒化膜７ｂ
の三層構造膜を形成している。
。第２図において、ｌａＰ型シリコン基板、５キシリコ
ン酸化膜、６ｂはジルコニウム酸化膜、７ｂＦｉジルコ
ニウム窒化膜、８は多結晶シリ→ンである・本実施例紘
、リアクティブイオンエツチング法等によｎｐＭＩ！シ
リコン基板に溝を堀シ、この溝部にシリコン酸化膜５と
ジルコニウム酸化膜６ｂおよびジルコニウム窒化膜７ｂ
の三層構造膜を形成している。
前記三層構造ａを形成する方法は特に限定する必要線な
いがたとえは次の方法がある。まず、熱酸化法によシ溝
部を有するシリコン上に膜厚数十Ａの薄いシリコン酸化
膜を形成する。その上にジハフニウムをスパッタ法によ
り堆積させ、これを熱散化することによシリコン酸化物
層ジルコニウム酸化族の二層構造が形成される。さらに
前記三層構造膜を窒素処理するか、もしくｈアンモニア
処理する。あるいはプラズマ中で窒素処理するか、もし
くはプラズマ中でアンモニア処理するなどの方法によシ
前記二層構造膜の上場にジルコニウム窒化膜を形成する
ことができる０ このように構成された三層膜は、対向−極として多結晶
シリコンを用いた場合でも、シ特品シリコンと接してい
るのがジルコニウム窒化膜であるためにジルコニウムの
シリサイド反応が抑えられる。
いがたとえは次の方法がある。まず、熱酸化法によシ溝
部を有するシリコン上に膜厚数十Ａの薄いシリコン酸化
膜を形成する。その上にジハフニウムをスパッタ法によ
り堆積させ、これを熱散化することによシリコン酸化物
層ジルコニウム酸化族の二層構造が形成される。さらに
前記三層構造膜を窒素処理するか、もしくｈアンモニア
処理する。あるいはプラズマ中で窒素処理するか、もし
くはプラズマ中でアンモニア処理するなどの方法によシ
前記二層構造膜の上場にジルコニウム窒化膜を形成する
ことができる０ このように構成された三層膜は、対向−極として多結晶
シリコンを用いた場合でも、シ特品シリコンと接してい
るのがジルコニウム窒化膜であるためにジルコニウムの
シリサイド反応が抑えられる。
したがって、本実施例で示した容量構造はリーク電流が
小さく、シかも、シリコン緻化ｌＫ５およびジルコニウ
ム窒化膜７ｂを薄く形成できるのでジルコニウム酸化膜
６ｂ１２）＠１１１率が大きいという特徴を生がして単
位面積当シの容量値が大きい構造である。さらに、本実
施例では鍵部に容量部を形成することによシシリコン表
面の単位面積当シの容量値をさらに大きくしている。
小さく、シかも、シリコン緻化ｌＫ５およびジルコニウ
ム窒化膜７ｂを薄く形成できるのでジルコニウム酸化膜
６ｂ１２）＠１１１率が大きいという特徴を生がして単
位面積当シの容量値が大きい構造である。さらに、本実
施例では鍵部に容量部を形成することによシシリコン表
面の単位面積当シの容量値をさらに大きくしている。
第３ｒＩ４Ｆｉ本発明のあ三の実施例を示す要部断面図
であり、ｎチャンネルＭＯ８構造のダイナミックＲＡＭ
のメモリーセルの断面を示している。第３図において％
ｌはＰ型シリコン基板”、２は素子領域を分離するフィ
ールド酸化膜、３および４は高濃度不純物領域、５はシ
リコン酸化膜、６ａはニオブ販化膜＊７ａＦｉニオブ窒
化膜であシこれらシリコン酸化膜、ニオブ酸化膜および
ニオブ窒化膜の三層によシメモリーセルの容量膜が形成
されている。８鉱容量の対向電極としての多結晶シリコ
ン、９はゲート酸化膜、１０はトランスファーゲート（
ワード線）の役割をする多結晶シリコン。
であり、ｎチャンネルＭＯ８構造のダイナミックＲＡＭ
のメモリーセルの断面を示している。第３図において％
ｌはＰ型シリコン基板”、２は素子領域を分離するフィ
ールド酸化膜、３および４は高濃度不純物領域、５はシ
リコン酸化膜、６ａはニオブ販化膜＊７ａＦｉニオブ窒
化膜であシこれらシリコン酸化膜、ニオブ酸化膜および
ニオブ窒化膜の三層によシメモリーセルの容量膜が形成
されている。８鉱容量の対向電極としての多結晶シリコ
ン、９はゲート酸化膜、１０はトランスファーゲート（
ワード線）の役割をする多結晶シリコン。
１１は絶縁層としてのシリコン酸化膜である。上述した
三層構造の容量ａｈ対向電極に多結晶シリコンを用いた
場合でもリーク電流がｄ＼さく、シかも、クリコン酸化
膜５およびニオブ窒化膜７ａを薄く形成することができ
るのでニオブ酸化膜６ａの誘電率が大きいという特徴を
生かし１単位面積当〕の容量値が大きい膜である。した
がって、このような三層膜を容量部に持つ本実施例のダ
イナミックＲＡＭは容量の対向電極に多結晶シリコンを
用いることができ、しかも高密度化が可能である。
三層構造の容量ａｈ対向電極に多結晶シリコンを用いた
場合でもリーク電流がｄ＼さく、シかも、クリコン酸化
膜５およびニオブ窒化膜７ａを薄く形成することができ
るのでニオブ酸化膜６ａの誘電率が大きいという特徴を
生かし１単位面積当〕の容量値が大きい膜である。した
がって、このような三層膜を容量部に持つ本実施例のダ
イナミックＲＡＭは容量の対向電極に多結晶シリコンを
用いることができ、しかも高密度化が可能である。
第４図は本発明の第四の実施例を示す要部断面図であり
ｓｎチャンネルＭＯ８構造のダイナミックＲＡＭのメモ
リーセルの断面を示している。第４図において、１はＰ
型シリコン基板、２は素子領域を分離するフィールド酸
化膜３および４は高濃度不純物領域、５はシリコン阪化
膜、６ｂＨジルコニウム緻化膜、７ｂはジルコニウム窒
化膜。
ｓｎチャンネルＭＯ８構造のダイナミックＲＡＭのメモ
リーセルの断面を示している。第４図において、１はＰ
型シリコン基板、２は素子領域を分離するフィールド酸
化膜３および４は高濃度不純物領域、５はシリコン阪化
膜、６ｂＨジルコニウム緻化膜、７ｂはジルコニウム窒
化膜。
８は多結晶シリコン、９はゲート酸化膜、１０祉ワード
線の役割をする鰻重シリコン、１１１Ｉｉ絶縁層として
のクリコン酸化膜である。本実施例は、リアクティブイ
オンエツチング法等によ、９Ｐ型シリコン基板に溝を堀
シ、この溝部に７リコン酸化膜５とジルコニウム酸化膜
６ｂおよびジルコニウム窒化膜７ｂの三層構造膜を形成
し容量部を構成している。したがって、本実施例で１１
ダイナミックＲＡＭのメモリーセルの容量部の容量値を
低下させることなく、７リコン表面に占める容量部の面
積をさらに小さくすることができ、タイナミツ／ＲＡＭ
の集積度をさらに高くすることができる。
線の役割をする鰻重シリコン、１１１Ｉｉ絶縁層として
のクリコン酸化膜である。本実施例は、リアクティブイ
オンエツチング法等によ、９Ｐ型シリコン基板に溝を堀
シ、この溝部に７リコン酸化膜５とジルコニウム酸化膜
６ｂおよびジルコニウム窒化膜７ｂの三層構造膜を形成
し容量部を構成している。したがって、本実施例で１１
ダイナミックＲＡＭのメモリーセルの容量部の容量値を
低下させることなく、７リコン表面に占める容量部の面
積をさらに小さくすることができ、タイナミツ／ＲＡＭ
の集積度をさらに高くすることができる。
第−乃至第四の実施例においては、容量構造がシリコン
酸化膜、ニオブ酸化膜およびニオブ窒化膜から々る三層
構造あるいはシリコン酸化膜、ジルコニウム酸化膜およ
びジルコニウム窒化膜からなる三層構造である場合を説
明したが、シリコン緻化膜、チタン酸化換およびチタン
窒化膜からなる三層構造あるいａシリコン酸化膜、ハフ
ニウム＆ 化膜オよひハフニウム窒化膜からなる三層構
造を容量構造に適用しても同様の効果が生じる。
酸化膜、ニオブ酸化膜およびニオブ窒化膜から々る三層
構造あるいはシリコン酸化膜、ジルコニウム酸化膜およ
びジルコニウム窒化膜からなる三層構造である場合を説
明したが、シリコン緻化膜、チタン酸化換およびチタン
窒化膜からなる三層構造あるいａシリコン酸化膜、ハフ
ニウム＆ 化膜オよひハフニウム窒化膜からなる三層構
造を容量構造に適用しても同様の効果が生じる。
また、上記実施例では金属の酸化物及び窒化物は同一の
金属を用いたが上記金属から選はれたものであれば異な
る金属を使用してもよい。
金属を用いたが上記金属から選はれたものであれば異な
る金属を使用してもよい。
以上説明したように本発明による半導体装置は。
容量としてシリコン酸化物層と金属の酸化物層と、前記
金属を構成要素とする金属窒化物層もしくは酸素原子を
含みかつ前記金属１ｒ：＊成要素とする金属窒化物層と
から成る三層構造を用いることにより、半導体装置の製
造工程で紘一般的となっている多結晶シリコンやモリブ
デンシリサイドあるいはチタンシリサイド等を容量の対
向電極として使用することができ、かつ、容量部の単位
面積当シの容量値が大きいので半導体装置を高密度化で
きる効果がある＠
金属を構成要素とする金属窒化物層もしくは酸素原子を
含みかつ前記金属１ｒ：＊成要素とする金属窒化物層と
から成る三層構造を用いることにより、半導体装置の製
造工程で紘一般的となっている多結晶シリコンやモリブ
デンシリサイドあるいはチタンシリサイド等を容量の対
向電極として使用することができ、かつ、容量部の単位
面積当シの容量値が大きいので半導体装置を高密度化で
きる効果がある＠
第１図れ本発明の蕗−の実施例を示す要部断面図、８２
図は本発明の第二の実施例を示す要部断面図、第３図は
本発明の脂三の実施例を示すダイナミックＲＡＭのメモ
リーセルの要部断面図、第４図は本発明の第四の実施例
を示すダイナミックＲＡＭのメモリーセルの要部断面図
である。 ｌ・・・°°°Ｐ型シリコン基板、２・・・・・・厚い
シリコン鈑化膜、３・・・・・・ｎｕ不純物領域、４・
・・・・・Ｄ型不純物領域、５・・・・・・シリコン酸
化膜、６ａ・・・・・・ニオブ窒化膜 ニオブ窒化膜、７ｂ・・・・・・ジルコニウム窒化膜、
８・・・・・・多結晶シリコン、９・・・・・・ゲート
酸化膜、１０° ・・・・・・多結晶シリコン（ワード
線）、１１・・・・・・シリコン酸化膜。 峯１（支） 察２切 峯３Ｖ
図は本発明の第二の実施例を示す要部断面図、第３図は
本発明の脂三の実施例を示すダイナミックＲＡＭのメモ
リーセルの要部断面図、第４図は本発明の第四の実施例
を示すダイナミックＲＡＭのメモリーセルの要部断面図
である。 ｌ・・・°°°Ｐ型シリコン基板、２・・・・・・厚い
シリコン鈑化膜、３・・・・・・ｎｕ不純物領域、４・
・・・・・Ｄ型不純物領域、５・・・・・・シリコン酸
化膜、６ａ・・・・・・ニオブ窒化膜 ニオブ窒化膜、７ｂ・・・・・・ジルコニウム窒化膜、
８・・・・・・多結晶シリコン、９・・・・・・ゲート
酸化膜、１０° ・・・・・・多結晶シリコン（ワード
線）、１１・・・・・・シリコン酸化膜。 峯１（支） 察２切 峯３Ｖ
Claims (3)
- （１）半導体基板もしくは多結晶シリコン層の表面に容
量が形成されてなる半導体装置において、前記容量の誘
電体層が半導体基板もしくは多結晶シリコン層に接する
シリコン酸化物層と、該シリコン酸化物層に接する金属
の酸化物層と、該金属の酸化物層に接し前記金属を構成
要素とする金属窒化物層との三層から構成されることを
特徴とする半導体装置。 - （２）金属窒化物層が酸素原子を含んだ金属窒化物層で
ある特許請求の範囲第（１）項記載の半導体装置。 - （３）金属酸化物、金属窒化物を構成する金属がチタン
、ニオブ、ジルコニウム及びハフニウムよりなる群の中
から選ばれた金属である特許請求の範囲第（１）項又は
第（２）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60148631A JPS629666A (ja) | 1985-07-05 | 1985-07-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60148631A JPS629666A (ja) | 1985-07-05 | 1985-07-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS629666A true JPS629666A (ja) | 1987-01-17 |
Family
ID=15457107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60148631A Pending JPS629666A (ja) | 1985-07-05 | 1985-07-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS629666A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194645A (ja) * | 1987-10-06 | 1989-04-13 | Toshiba Corp | 半導体装置の製造方法 |
| JP2006054395A (ja) * | 2004-08-16 | 2006-02-23 | Sony Corp | キャパシタおよびその製造方法、並びに半導体メモリ装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750466A (en) * | 1980-09-12 | 1982-03-24 | Fujitsu Ltd | Semiconductor memory device |
| JPS594152A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5911663A (ja) * | 1982-07-12 | 1984-01-21 | Nec Corp | 半導体装置用キヤパシタの製造方法 |
| JPS6074556A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | キヤパシタ |
-
1985
- 1985-07-05 JP JP60148631A patent/JPS629666A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750466A (en) * | 1980-09-12 | 1982-03-24 | Fujitsu Ltd | Semiconductor memory device |
| JPS594152A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5911663A (ja) * | 1982-07-12 | 1984-01-21 | Nec Corp | 半導体装置用キヤパシタの製造方法 |
| JPS6074556A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | キヤパシタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194645A (ja) * | 1987-10-06 | 1989-04-13 | Toshiba Corp | 半導体装置の製造方法 |
| JP2006054395A (ja) * | 2004-08-16 | 2006-02-23 | Sony Corp | キャパシタおよびその製造方法、並びに半導体メモリ装置 |
| JP4534133B2 (ja) * | 2004-08-16 | 2010-09-01 | ソニー株式会社 | キャパシタおよびその製造方法、並びに半導体メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189503A (en) | High dielectric capacitor having low current leakage | |
| US6927435B2 (en) | Semiconductor device and its production process | |
| US6737309B2 (en) | Complementary MISFET | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| KR920005320B1 (ko) | 캐패시터 및 그 제조방법 | |
| JP2829023B2 (ja) | 半導体集積回路用キャパシタ | |
| JPS6349906B2 (ja) | ||
| JPH01222469A (ja) | 半導体記憶装置とその製造方法 | |
| JPH04206569A (ja) | 半導体装置の製造方法 | |
| JPH09321239A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0194664A (ja) | 電界効果トランジスタ | |
| KR900001395B1 (ko) | 반도체장치의 제조방법 | |
| JP2633584B2 (ja) | 半導体装置及びその製造方法 | |
| JPS629666A (ja) | 半導体装置 | |
| JPH0294561A (ja) | 半導体記憶装置およびその製造方法 | |
| US6403415B1 (en) | Semiconductor device having a metal barrier layer for a dielectric material having a high dielectric constant and a method of manufacture thereof | |
| JPS61156865A (ja) | 半導体装置 | |
| JPH0513706A (ja) | 半導体装置 | |
| JP2918914B2 (ja) | 半導体装置及びその製造方法 | |
| JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
| JPS62128546A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS61198665A (ja) | 半導体装置 | |
| KR920010201B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH07263573A (ja) | 半導体装置及びその製造方法 | |
| JPS62219659A (ja) | Ｍｏｓ型半導体記憶装置 |