JPS6289355A - Semiconductor device - Google Patents

Abstract

PURPOSE:To easily realize a thermally stable and highly reliable semiconductor device by providnig a blocking layer made of an alloy of at least one metal selected from among Mo, W, Ta and Ti, and Si and N between an electrode and the connecting region of a semiconductor element. CONSTITUTION:A p-type base region 2 and an n-type emitter region 3 are formed on the main surface of an n-type Si substrate 1 and an Si oxide film 4 is coated on the surface. Then, after an aperture is formed in the Si oxide film 4, an alloy layer 5 made of Mo, Si and N as the first metal layer which is brought into contact with the surface of the Si substrate in the aperture and an Al layer 6 which contains 2% Cu are coated in sequence. Then, the alloy layer 5 made of Mo, Si and N and the Al layer 6 which contains 2% Cu are selectively etched until to reach the Si oxide film 4. This makes the Mo-Si-N alloy layer 5 completely block the reaction of the Si semiconductor substrate and the Al-Cu layer 6 and the diffusion of Al atoms into the Si semi conductor substrate in the aperture of the Si oxide film 4 and the thermal reliability of the junction characteristics between an emitter and a base can drastically be improved.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置に係り、特に大規模集積回路におけ
る高信頼性の電極配線に好適な電極構造を備えた半導体
装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a semiconductor device, and particularly to a semiconductor device having an electrode structure suitable for highly reliable electrode wiring in a large-scale integrated circuit.

〔発明の背景〕[Background of the invention]

シリコン半導体基板に直接アルミニウム系電極を接続す
ることは種々の問題がある。すなわちＡＪ、Ａｌ−Ｃｕ
　Ｃ・アルミニウム・銅合金）又はＡｌｌ−Ｍｇ（アル
ミニウム・マグネシウム合金）！極を用いた場合、４０
０〜５００℃程度の熱処理でこれらの電極と接するシリ
コン基板から前記電極中にシリコンの析出が生じたり、
或いは前記電極のＡｌ（アルミニウム）がシリコン基板
内に拡散したりして、結果的にシリコン基板内に形成さ
れたＰｎ接合を破壊するなどの問題がある。Connecting an aluminum-based electrode directly to a silicon semiconductor substrate has various problems. That is, AJ, Al-Cu
C/aluminum/copper alloy) or All-Mg (aluminum/magnesium alloy)! When using poles, 40
Heat treatment at about 0 to 500°C may cause precipitation of silicon from the silicon substrate in contact with these electrodes into the electrodes,
Alternatively, there is a problem that Al (aluminum) of the electrode may diffuse into the silicon substrate, resulting in destruction of the Pn junction formed within the silicon substrate.

一方Ａ１Ｓｉ　（アルミニウム・シリコン合金）、ＩＩ
ｉ極を用いた場合は、Ａｌ−８ｉｆｉ極とシリコン基板
の界面にＰ型シリコ／が固相成長するので、ｎ型シリコ
ン基板に対して接触抵抗が増大量る問題がある。On the other hand, A1Si (aluminum-silicon alloy), II
When an i-pole is used, there is a problem in that the contact resistance with respect to the n-type silicon substrate increases because P-type silico/ is grown in a solid phase at the interface between the Al-8ifi electrode and the silicon substrate.

これらの問題に対し、従来は例えば特開昭５７−４８２
４９号公報記載のようにシリコン半導体基板とＡｌ［極
の間に９化チタン（ＴｉＮ）を阻止層として設ける構造
が提案されていた。しかし、ＴｉＮは５００℃程度の熱
処理でＡｌと反応すること及び’ｌ’ｉＮ膜の結晶粒界
を通してＡｌが基板シリコン内に拡散することから、Ｔ
ＩＮの厚みをその結晶粒以上の十分な厚みにしなければ
阻止層としての機能を果さない。従ってＴｌ１ＮはＡｌ
に対して十分な阻止効果があるとは言い難い。なお、同
様な提案として、特開昭５９−１００５６５号公報によ
るものもある。In order to solve these problems, for example, Japanese Patent Laid-Open No. 57-482
As described in Japanese Patent No. 49, a structure in which titanium 9ide (TiN) is provided as a blocking layer between a silicon semiconductor substrate and an Al electrode has been proposed. However, since TiN reacts with Al during heat treatment at about 500°C and because Al diffuses into the substrate silicon through the crystal grain boundaries of the 'l'iN film,
Unless the thickness of IN is made sufficiently thicker than the crystal grains, it will not function as a blocking layer. Therefore, Tl1N is Al
It is difficult to say that it has a sufficient deterrent effect. A similar proposal is also made in Japanese Patent Laid-Open No. 100565/1983.

〔発明の目的〕[Purpose of the invention]

本発明は、上記した従来技術の問題点に対処するために
なされたもので、その目的とするところは、熱的に安定
で高信頼性の電極構造を備えた半導体装置を容易に提供
し得るようにするにある。The present invention has been made to address the problems of the prior art described above, and its purpose is to easily provide a semiconductor device having a thermally stable and highly reliable electrode structure. It is to do so.

〔発明の概要〕[Summary of the invention]

この目的を達成するため、本発明は、半導体基板上に形
成された半導体素子に対する接続用の電極として、例え
ばＡＣＡ７！−Ｃｕ、　Ａｌ−Ｃｕ　−８ｉ　（アルミ
ニウム・銅・シリコンの合金）、Ａｌ−８ｉ、Ａｌ−Ｍ
ｇなどのアルミニウム系金属を用いた半導体装置におい
て、この電極と半導体素子の接続部分との間に、Ｍｏ（
モリプデ７）、Ｗ（タングステン）。In order to achieve this object, the present invention provides an electrode for connecting a semiconductor element formed on a semiconductor substrate, for example, ACA7! -Cu, Al-Cu -8i (aluminum-copper-silicon alloy), Al-8i, Al-M
In semiconductor devices using aluminum-based metals such as aluminum, Mo(
Molypude 7), W (tungsten).

Ｔａ（タンタル）、Ｔｉ（チタン）の中から選ばれた少
くとも一種の金属と、Ｓｉ（シリコン）及びＮ（窃素）
との合金からなる阻止層を設けた点を特徴とするもので
ある。At least one metal selected from Ta (tantalum) and Ti (titanium), Si (silicon) and N (steel)
It is characterized by the provision of a blocking layer made of an alloy of

そして、このことは、以下の認識にたつものである。す
なわち、例えばモリブデンシリサイド（ＭｏＳ　ｉｓ　
）をアルミニウム系電極に対する阻止層として用いたと
きには、−ヒ紀した従来のＴｉＮによる阻止層よりも阻
止効果が劣った結果しか得られなかった。しかしながら
、Ｍｏ−８ｉ合金中にＮを数１０％オーダ添加してＭｏ
−８ｔ−Ｎ合金とした場合には、・アルミニウム系電極
との反応が全く現われず、かつ、Ａｌ半導体基板中への
拡散も完全に抑えられほぼ完壁な阻止機能が得られるこ
とを見い出し、これにより本発明に到ったのである。This leads to the following recognition. That is, for example, molybdenum silicide (MoS is
) was used as a blocking layer for an aluminum-based electrode, the blocking effect was inferior to that of a conventional TiN blocking layer. However, when N is added to the Mo-8i alloy on the order of several tens of percent, Mo
-8t-N alloy has been found to: - No reaction with aluminum-based electrodes occurs, and diffusion into the Al semiconductor substrate is completely suppressed, resulting in an almost perfect blocking function. This led to the present invention.

なお、このＭｏ−８ｉ−Ｎ合金を種々の分析手法で評価
してみた結果、この合金は、主としてＭ　ｏ　Ｓ　ｉ　
＊　＋Ｍｏ、Ｎ（９化モリブデン）、及び８１１Ｎ４（
窒化シリコン）の混合物からなる多結晶であることがわ
かった。In addition, as a result of evaluating this Mo-8i-N alloy using various analytical methods, it was found that this alloy mainly contains MoSi
*+Mo, N (molybdenum 9ide), and 811N4 (
It was found to be polycrystalline, consisting of a mixture of silicon nitride).

ｌ〜か１〜て、上記各物質がどのように分布しているか
は不明であるが、該Ｍｏ−８ｔ−Ｎ合金の結晶粒径が極
めて小さいことと、Ｓｉ、Ｎ、が存在することとがＡｌ
との反応及び拡散を阻止する役割を果しているものと推
定される。周知の如くＳｌ、Ｎ４は絶縁物であるが、Ｍ
ｏ５ｔユ及びＭｏ＊Ｎが電気伝導の役割を果すため、半
導体基板と電極配線との接続抵抗はほとんど問題となら
ない。Although it is unclear how the above substances are distributed, it is believed that the crystal grain size of the Mo-8t-N alloy is extremely small and that Si and N are present. is Al
It is presumed that this plays a role in preventing the reaction and spread of the substance. As is well known, Sl and N4 are insulators, but M
Since o5t and Mo*N play the role of electrical conduction, the connection resistance between the semiconductor substrate and the electrode wiring hardly becomes a problem.

〔発明の実施例〕[Embodiments of the invention]

以下本発明を実施例に基づいて説明する。 The present invention will be explained below based on examples.

第１図は本発明をトランジスタに適用した場合の一実施
例を示す主要断面図で、図において、Ｎ型シリコン基板
１の主面にＰ型ベース領域２及びｎ型エミッタ領域３を
形成し、表面にシリコン酸化膜４を被着する。次いで、
シリコン酸化膜４に開孔を形成した後、該開孔部におい
てシリコン基板の表面に接触する第１の金桐層として、
ＭｏとＳｔ及びＮからなる合金層５及びＣｕを２％含有
するＡｌ　層６を順次被着する。次いで、一般に広く使
用されているホトリソグラフィーを用いて、ｉｌＭｏと
Ｓｔ及びＮから成る合金層５と該Ｃｕを２％含有するＡ
ｌｒａ６をシリコン酸化膜４に達するまで選択蝕刻する
。これにより、シリコン酸化膜４０開孔部におけるシリ
コン半導体基板と該Ａ７１！−Ｃｕ層６との反応、及び
Ａｌ原子のシリコン半導体基板内への拡散が該Ｍｏ−８
ｉ−Ｎ合金層５で完全に阻止されることになり、エミツ
ターベース間の接合特性の熱的信頼性を飛躍的に向上で
きる。なお該Ｍｏ−８ｉＮ合金層５の組成は、ＡＩの阻
止効果及び合金層の抵抗率の関係から適切な比に制御す
る必要がある。例えばＭｏ／Ｓｔ比をイとした場合、Ｎ
の含有率は約１０〜４０原子チが望ましい。FIG. 1 is a main cross-sectional view showing an embodiment in which the present invention is applied to a transistor. In the figure, a P-type base region 2 and an n-type emitter region 3 are formed on the main surface of an N-type silicon substrate 1, A silicon oxide film 4 is deposited on the surface. Then,
After forming an opening in the silicon oxide film 4, as a first gold paulownia layer that contacts the surface of the silicon substrate at the opening,
An alloy layer 5 consisting of Mo, St and N and an Al layer 6 containing 2% Cu are successively deposited. Next, using generally widely used photolithography, an alloy layer 5 consisting of ilMo, St, and N and A containing 2% of Cu were formed.
The lra6 is selectively etched until it reaches the silicon oxide film 4. As a result, the silicon semiconductor substrate in the silicon oxide film 40 opening and the A71! -The reaction with the Cu layer 6 and the diffusion of Al atoms into the silicon semiconductor substrate cause the Mo-8
This is completely blocked by the i-N alloy layer 5, and the thermal reliability of the emitter-base bonding characteristics can be dramatically improved. Note that the composition of the Mo-8iN alloy layer 5 needs to be controlled to an appropriate ratio in view of the relationship between the AI blocking effect and the resistivity of the alloy layer. For example, if the Mo/St ratio is
The content is preferably about 10 to 40 atoms.

第２図は、第１図の実施例におけるエミッタ（ト）−ペ
ース（Ｂ）間耐圧の耐熱性を評価した結果を、合金層５
として従来例のようにＴｉＮを用いた場合と比較して示
したものである。なおＭｏ−８ｔ−Ｎ合金及びＴｉＮの
厚みは共に５００Ａ０とした。FIG. 2 shows the results of evaluating the heat resistance of the emitter (T)-paste (B) breakdown voltage in the example of FIG.
This figure shows a comparison with a case where TiN is used as in the conventional example. Note that the thicknesses of both the Mo-8t-N alloy and TiN were 500A0.

この第２図から明らかなように、Ｍｏ−８ｉ−Ｎ合金を
Ａｌの阻止材として用いることでＥ−Ｂ間耐圧の耐熱性
が格段に向上することが確認できた。なお、本実施例で
は、バイポーラトランジスタに適用した例を述べたが、
ＭＯ８Ｉｉ’ＥＴなどに適用しても全く同様の効果を確
認できた。またＡｌの阻止材としてＭｏ−８ｔ−Ｎ合金
を例としたが、Ｗ−Ｓ　ｉ　−Ｎ　。As is clear from FIG. 2, it was confirmed that the heat resistance of the E-B breakdown voltage was significantly improved by using the Mo-8i-N alloy as a blocking material for Al. Note that in this example, an example of application to a bipolar transistor was described; however,
Exactly the same effect was confirmed when applied to MO8Ii'ET and the like. In addition, although Mo-8t-N alloy was used as an example of the Al blocking material, W-S i -N.

Ｔａ−８ｔ−Ｎ及びＴｉ　−８ｉ−Ｎ等の合金でもよく
、これらの混合物であっても同様の効果を奏することが
できた。濾らに他の高融点金属−８ｉ−Ｎ合金であって
も同様の効果が得られると考えられる。Alloys such as Ta-8t-N and Ti-8i-N may also be used, and even a mixture thereof could produce similar effects. It is thought that similar effects can be obtained even if other high melting point metal-8i-N alloys are used.

ところで、前記した様に、Ｓｉ、Ｎ、の存在がＡｌの阻
止効果とｉ〜て大きな役割を果すと推定されることを述
べたが、例えばＭｏ−８ｔ又はＴｉ−８ｔをデポジショ
ンする際に、単にＮ原子を添加しても、自由エネルギー
の関係からＮはＭｏ又はＴ１と結合する割合が極めて高
く、Ｓｔとの結合（ｓｔｓＮ＋）　　が得難い。このた
め、例えばＭｏ−８ｉ又はＴｉ−８ｔとＳｉ、Ｎ、を同
時にデボジショ／する方法を用いることもできるが、こ
の方法ではＳｉ、Ｎ、の混合比制御が難しい。これに対
し、あらかじめ例えばＭｏ−８ｔ又はＴｉ−８ｉを形成
した後に、Ｎをイオン打込みし、熱処理することで容易
にかつ制御性良く、Ｍｏ−８ｔ又はＴｉ−８ｔ中に５ｉ
−１”Ｌを形成できる。By the way, as mentioned above, it is estimated that the presence of Si and N plays a large role in inhibiting Al, but for example, when depositing Mo-8t or Ti-8t, Even if N atoms are simply added, the ratio of N bonding with Mo or T1 is extremely high due to free energy, making it difficult to obtain a bond with St (stsN+). For this reason, for example, a method of depositing Mo-8i or Ti-8t and Si and N at the same time can be used, but with this method it is difficult to control the mixing ratio of Si and N. On the other hand, by forming, for example, Mo-8t or Ti-8i in advance, and then ion-implanting N and heat-treating, it is possible to easily and with good controllability.
-1”L can be formed.

第３図は、本発明による半導体装置の製造方法を主要工
程における断面図で順次水した図である。FIG. 3 is a sequential cross-sectional view of the main steps of the method for manufacturing a semiconductor device according to the present invention.

まず、同図（ａ）に示すように、Ｐ型シリコン基板１１
の主面に、素子間分離用の厚いシリコン酸化膜１２とゲ
ート絶縁膜となる薄いシリコン酸化膜１３を、それぞれ
通常の熱酸化法により形成し、その上に多結晶シリコン
膜をシリコン基板表面全面に被着した後、ホトリソグラ
フィー技術を用いて所望形状に加工し、ゲート電極１４
を形成する。First, as shown in the same figure (a), a P-type silicon substrate 11
A thick silicon oxide film 12 for isolation between elements and a thin silicon oxide film 13 to serve as a gate insulating film are formed on the main surface of the substrate by normal thermal oxidation, and then a polycrystalline silicon film is formed over the entire surface of the silicon substrate. After depositing on the gate electrode 14, it is processed into a desired shape using photolithography technology, and the gate electrode 14 is
form.

次いで同図（ｂ）に示すように、ひ素イオン１５を打込
んだ上で活性化熱処理することで、ｎ型のソース・ドレ
イン領域１６を形成する。更に同図（ｃ）に示すように
、ＰＳＧ等の絶縁膜１７を被着し、ホトリソグラフィー
技術を用いて、ソース・ドレイン領域−に等の所望領域
を選択的に開口し、コンタクト窓１８を形成する。その
後、同図（ｄ）に示すように、Ｍｏ／８１の組成比を％
としたＭｏ−８ｉ膜４０を約１０００　Ａ０被着し、こ
の膜４０中にＮイオン２０を６０ＫｅＶのエネルギーで
３×１０１７ｃｍ　　打込み、８００℃、３０分の熱処
理を施すことで、このＭｏ−８１膜４０の上層部約５０
０　ＡｏがＭｏＳ　ｉｙ　、　Ｍａｔ　Ｎ及びＳｉ、Ｎ
、の混合物に愛す、層２１が形成される。Next, as shown in FIG. 3B, arsenic ions 15 are implanted and an activation heat treatment is performed to form n-type source/drain regions 16. Furthermore, as shown in FIG. 2C, an insulating film 17 such as PSG is deposited, and contact windows 18 are formed by selectively opening desired regions such as source/drain regions using photolithography. Form. After that, as shown in the same figure (d), the composition ratio of Mo/81 was changed to %
A Mo-8i film 40 of approximately 1000 A0 was deposited, N ions 20 were implanted into the film 40 at a depth of 3 x 1017 cm with an energy of 60 KeV, and heat treatment was performed at 800°C for 30 minutes to form the Mo-81 film. Approximately 50 upper layer of 40
0 Ao is MoS iy , Mat N and Si, N
A layer 21 is formed in the mixture of .

一方、この膜４０の下層部はＭｏｕｌｔ膜１９となる。On the other hand, the lower layer portion of this film 40 becomes the Mault film 19.

次いで同図（ｅ）に示すようにＡｌ膜を約１００００Ａ
０被着し、ホトリソグラフィー技術を用い、Ａｌ膜を前
記Ｍｏ５１ｍ　＋　ＭＯｌ　Ｎ及び５ｔａＮｔの混合物
層２１及びＭｏＳｉｘ層１９と同時に選択的に加工する
ことでＡｌ電極配線層２２を形成する。Next, as shown in the same figure (e), the Al film was heated to about 10,000 A.
The Al electrode wiring layer 22 is formed by selectively processing the Al film simultaneously with the Mo51m+MO1N and 5taNt mixture layer 21 and the MoSix layer 19 using photolithography.

このような製造方法を用いることで、Ａｌ電極２２とソ
ース・ドレイン領域におけるシリコン基板１６との反応
及びシリコン基板１６中へのＡｌの拡散を完全に阻止る
ために必要な、Ｍｏ　Ｓ　ｉ　＊　＊　Ｍｏ＊Ｎ及びＳ
ｉ、Ｎ、から成る混合層２１を容易に形成でき、しかも
上記した混合１ｍ２１に必要な組成を確実に実現でき、
かつＮイオンの打込み蟻の調整だけで容易に組成比の制
御も可能でもる。By using such a manufacturing method, the Mo Si * * necessary to completely prevent the reaction between the Al electrode 22 and the silicon substrate 16 in the source/drain regions and the diffusion of Al into the silicon substrate 16 can be achieved. Mo*N and S
The mixed layer 21 consisting of i and N can be easily formed, and the composition required for the above-mentioned mixture 1m21 can be reliably achieved,
Moreover, the composition ratio can be easily controlled simply by adjusting the N ion implantation method.

なお、以上の実施例では、Ｍｏ−８ｉ系にＮイオンを打
込む方法を例にもげて説明１〜たが、Ｗ−８ｌ。In the above embodiments, the method of implanting N ions into Mo-8i system was explained as an example from 1 to 1, but W-8l.

Ｔａ−８ｔ、　Ｔｉ−８ｔ等にＮイオンを打込む方法で
も本発明の効果を奏することがでへた。The effects of the present invention could also be achieved by implanting N ions into Ta-8t, Ti-8t, or the like.

ところで、以上の第１図及び第３図で示１７た実施例で
は、コンタクト窓領域以外のＡｌ系電極配線層下にもす
べてＡｌの阻止層を設ける構造及び方法について述べた
が、第４図及び第５図のようにコンタクト開孔部にのみ
選択的に形成しても本発明の効果を奏することができる
。By the way, in the embodiment shown in FIGS. 1 and 3 above, the structure and method were described in which a blocking layer of Al is provided even under the Al-based electrode wiring layer in areas other than the contact window area. The effects of the present invention can also be achieved even if the contact holes are selectively formed only in the contact openings as shown in FIG.

まず、第４図の実施例は、Ｐ型シリコン基板３１の主面
にｎ型拡散層３２を形成し、表面にシリコン酸化膜３３
を被着させ、次いでこのシリコン酸化膜３３に開孔を形
成した後、該開孔部のみに選択的にＭｏ−８ｔ−Ｎから
成る合金層３４を被着し、この後全面にＡ１層３５を被
着する。その後、一般に広く使用されているホトリソグ
ラフィー技術を用いてＡｌ　３５をシリコン酸化膜３３
に達するまで選択蝕刻して製造したものである。First, in the embodiment shown in FIG. 4, an n-type diffusion layer 32 is formed on the main surface of a P-type silicon substrate 31, and a silicon oxide film 33 is formed on the surface.
After forming an opening in this silicon oxide film 33, an alloy layer 34 made of Mo-8t-N is selectively deposited only on the opening, and then an A1 layer 35 is deposited on the entire surface. be coated with. Thereafter, Al 35 is formed into a silicon oxide film 33 using commonly used photolithography technology.
It is manufactured by selective etching until it reaches .

次に、第５図の実施例は、Ｐ型半導体基板４１の主面に
シリコン酸化膜４７を選択的に形成し、該シリコン酸化
膜４７で覆われていない領域にｎ型拡散）＠４２を形成
し、次いでこのｎ型拡散層４２上にＭｏｖｉｅを選択的
に形成した後、その表面にシリコン酸化膜４５を被着し
、シリコン酸化膜４５に開孔を形成した後、核間孔部を
通してＮイオンを打込み、熱処理することで、Ｍｏ５ｊ
ｔ４３の上層部のみをＭｏ−８ｔ−Ｎから成る合金層４
４に変化せしめる。この後全面にＡ１層４６を被着し、
さらに前述同様Ａ１層４６をシリコン酸化膜４５まで達
するまで選択蝕刻することで製造されたものである。Next, in the embodiment shown in FIG. 5, a silicon oxide film 47 is selectively formed on the main surface of a P-type semiconductor substrate 41, and an n-type diffusion)@42 is formed in a region not covered with the silicon oxide film 47. After selectively forming a movie on this n-type diffusion layer 42, a silicon oxide film 45 is deposited on the surface of the film, and after forming an opening in the silicon oxide film 45, a film is formed through the internuclear pore. By implanting N ions and heat treatment, Mo5j
Alloy layer 4 consisting of Mo-8t-N only in the upper layer of t43
Change it to 4. After this, an A1 layer 46 is applied to the entire surface,
Further, as described above, the A1 layer 46 is selectively etched until it reaches the silicon oxide film 45.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、Ａｌ系電極と半導体基板の反応及び半
導体基板中へのＡＩの拡散が完全に阻止できるので、熱
的に信頼性の高い半導体装置を容易に実現できる。According to the present invention, since the reaction between the Al-based electrode and the semiconductor substrate and the diffusion of AI into the semiconductor substrate can be completely prevented, it is possible to easily realize a thermally reliable semiconductor device.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例における主要部断面構造図、
第２図は、第１図のエミッターベース間（Ｅ−Ｂ間）耐
圧の耐熱性計画結果を従来法と比較して示した図、第３
図は本発明の製造方法な主要工程における断面図で順次
示した図、第４図、第５図は第１図の変形実施例を示す
断面図である。 １・・・・・・ｎ型シリコン基板、２・・・・・・Ｐ型
ベース領域、３・・・・・・ｎ型エミッタ領域、４・・
・・・・シリコン酸化膜、５・・・・・・Ｍｏ−８ｉ−
Ｎから成る合金ｊ−１６・・・・・・Ａｌ−２多Ｃｕ層
、１１・・・・・・Ｐ型シリコン基板、１２・・・・・
・シリコン酸化膜、１３・・・・・・ゲート酸化膜、（
シリコン酸化膜）、１４・・・・・・ゲート電極（多結
晶シリコン）、１５・・・・・・ひ＄（Ａｓ）イオン、
　１６・・・・・・ｎ型ソース・ドレイン領域、１７・
・・・・・ＰＳＧ。 １８・・・・・・コンタクトホール、１９．４０・・・
・・・Ｍｏ　Ｓ　ｉ　ｔ２０・・・・・・窒素Ｎイオン
、２１・・・・・・Ｍｏ　Ｓ　ｉ　＊　＊　Ｍｏｗ　Ｎ
及びＳ　ｔ　、　Ｎａから成る混合層、２２・・・・・
・Ａｅ電極、３１．４１・・・・・・Ｐ型／リコン基板
、３２．４２・・・・・・ｎ型拡散層、３３．４５・・
・・・・シリコン酸化膜、３４゜４４−−　Ｍｏ　−８
ｉ−Ｎからなる合金層、３５．４６・・・・・・ｉ電極
、４３・・・・・・Ｍｏｖｉｅ、４７・・・・・・シリ
コン酸化膜。 ４吃（ 第１図 第２図 ５００’ＣＩ：あ゛け３熱処理里時間（ｈｒ〕第３図 第４囚FIG. 1 is a cross-sectional structural diagram of main parts in an embodiment of the present invention.
Figure 2 is a diagram showing the heat resistance planning results of the emitter-base (E-B) withstand pressure in Figure 1 in comparison with the conventional method.
The figures are sectional views sequentially showing main steps of the manufacturing method of the present invention, and FIGS. 4 and 5 are sectional views showing a modified embodiment of FIG. 1. 1... N-type silicon substrate, 2... P-type base region, 3... N-type emitter region, 4...
...Silicon oxide film, 5...Mo-8i-
Alloy j-16 consisting of N... Al-2 multi-Cu layer, 11... P-type silicon substrate, 12...
・Silicon oxide film, 13... Gate oxide film, (
silicon oxide film), 14...gate electrode (polycrystalline silicon), 15...hi$ (As) ion,
16... n-type source/drain region, 17.
...PSG. 18...Contact hole, 19.40...
...Mo S i t20...Nitrogen N ion, 21...Mo S i * * Mow N
and S t , a mixed layer consisting of Na, 22...
・Ae electrode, 31.41...P type/recon board, 32.42...n type diffusion layer, 33.45...
...Silicon oxide film, 34°44-- Mo -8
Alloy layer made of i-N, 35.46...i electrode, 43...Movie, 47...silicon oxide film. 4 (Figure 1 Figure 2 500' CI: Ake 3 heat treatment time (hr) Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 １、半導体基板上に少くとも１個の半導体素子と、アル
ミニウムを主成分とする電気配線層とを有する半導体装
置において、上記半導体素子の電極接続部に、少くとも
モリブデン、タングステン、タンタル、それにチタンの
中から選ばれた一種の金属と、珪素と、それに窒素とを
含む合金層を設け、上記半導体素子と上記電気配線層と
の間の電気的接続が上記合金層を介して得られるように
構成したことを特徴とする半導体装置。 ２、特許請求の範囲第１項において、上記少くともモリ
ブデン、タングステン、タンタル、それにチタンの中か
ら選ばれた一種の金属が珪化物及び窒化物の形で、そし
て上記珪素が窒化物の形でそれぞれ上記合金層に含まれ
ていることを特徴とする半導体装置。 ３、特許請求の範囲第２項において、上記窒化物が窒素
のイオン打込みと熱処理で形成されていることを特徴と
する半導体装置。[Claims] 1. In a semiconductor device having at least one semiconductor element on a semiconductor substrate and an electrical wiring layer mainly composed of aluminum, at least molybdenum, An alloy layer containing a metal selected from tungsten, tantalum, and titanium, silicon, and nitrogen is provided, and electrical connection between the semiconductor element and the electrical wiring layer is provided through the alloy layer. 1. A semiconductor device characterized in that it is configured to be obtained through a semiconductor device. 2. In claim 1, at least one metal selected from molybdenum, tungsten, tantalum, and titanium is in the form of silicide and nitride, and the silicon is in the form of nitride. A semiconductor device characterized in that each of these is contained in the above alloy layer. 3. The semiconductor device according to claim 2, wherein the nitride is formed by nitrogen ion implantation and heat treatment.