JPS628398A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPS628398A JPS628398A JP60146048A JP14604885A JPS628398A JP S628398 A JPS628398 A JP S628398A JP 60146048 A JP60146048 A JP 60146048A JP 14604885 A JP14604885 A JP 14604885A JP S628398 A JPS628398 A JP S628398A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- transistor
- potential
- current mirror
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体メモリに係シ、特に０ＭＯ８Ｗ（相補性
絶縁ｒ−ト型）メモリのセルデータ読み出し系に関する
ものであり、 ＥＰＲＯＭ （紫外線消去・再書き込み
可能なメモリ）とかＳＲＡＭ（スタティック屋ランダム
アクセスメモリ）に使用されるものである。
絶縁ｒ−ト型）メモリのセルデータ読み出し系に関する
ものであり、 ＥＰＲＯＭ （紫外線消去・再書き込み
可能なメモリ）とかＳＲＡＭ（スタティック屋ランダム
アクセスメモリ）に使用されるものである。
第６図は、 ＣＭＯＢ型のＥＦＲＯＭにおけるセルデー
タ読み出し系を概略的に示しておシ、１は７０−テイン
ググート証トランジスタからなる不揮発性のメモリセル
、２は上記メモリセル１を選択するためのワード線、３
は上記メモリセル１の一端に接続されたビット線、４は
ＮチャネルのＭＯＳ ）ランジスタからなるトランス７
アグート、５は上記トランス７アグート４のｒ−ト電極
に所定のノ々イアス電圧を与えるノ々イアス回路、６は
上記トランスファｒ−）４を介して前記ビット線３に接
続されているセンス線、７は上記センス線６と電源との
間に接続されたＭＯＳ ）ランジスタからなる負荷トラ
ンジスタである。８はＣＭＯ８型Ｏ８増幅器からなるセ
ンスアンプであシ、上記センス線６の電位を基準電位発
生用ダミー回路９から与えられる基準電位と比較して上
記センス線６の読み出しｆ−タ′１″または０”を検出
するものである。上記基準電位発生用ダミー回路９は、
ダミー用のメモリセル１．ワード線２′ｔビット線３′
、トランスファ’ｒ’ ）４’ｓノ々イアス回路５′
、センス線６′、負荷トランジスタ７′からなシ、上記
負荷トランジスタ７′のトランジスタのサイズを前記負
荷トランジスタ７のサイズよシも大きくとることによシ
、前記読み出しデータのＩｌ＃、Ｉ’ＩＱ”に対応する
センス線６の２つの電位の中間に位置する中間電位を基
準電位として出力するものである。
タ読み出し系を概略的に示しておシ、１は７０−テイン
ググート証トランジスタからなる不揮発性のメモリセル
、２は上記メモリセル１を選択するためのワード線、３
は上記メモリセル１の一端に接続されたビット線、４は
ＮチャネルのＭＯＳ ）ランジスタからなるトランス７
アグート、５は上記トランス７アグート４のｒ−ト電極
に所定のノ々イアス電圧を与えるノ々イアス回路、６は
上記トランスファｒ−）４を介して前記ビット線３に接
続されているセンス線、７は上記センス線６と電源との
間に接続されたＭＯＳ ）ランジスタからなる負荷トラ
ンジスタである。８はＣＭＯ８型Ｏ８増幅器からなるセ
ンスアンプであシ、上記センス線６の電位を基準電位発
生用ダミー回路９から与えられる基準電位と比較して上
記センス線６の読み出しｆ−タ′１″または０”を検出
するものである。上記基準電位発生用ダミー回路９は、
ダミー用のメモリセル１．ワード線２′ｔビット線３′
、トランスファ’ｒ’ ）４’ｓノ々イアス回路５′
、センス線６′、負荷トランジスタ７′からなシ、上記
負荷トランジスタ７′のトランジスタのサイズを前記負
荷トランジスタ７のサイズよシも大きくとることによシ
、前記読み出しデータのＩｌ＃、Ｉ’ＩＱ”に対応する
センス線６の２つの電位の中間に位置する中間電位を基
準電位として出力するものである。
なお、第６図中には図示していないが、ビット線に直列
にビット線選択用ＭＯ８）ランヅスタが挿入されている
。
にビット線選択用ＭＯ８）ランヅスタが挿入されている
。
次に、上記ｒ−タ読み出し系の動作を第７図に示すビッ
ト線電位対セル電流特性および第８図に示すセンス線電
位対負荷電流特性を参照して説明する。メモリセル１お
よびダミー用メモリセル１′が選択されたとき、メモリ
セル１に予めデータの書き込みが行なわれていない場合
にはメモリセル１はオン状態になシ、負荷トランジスタ
７からメモリセル電流に等しい負荷電流が流れてセンス
線６のロウレベル電位ｖｓＬが定まる。これに対して、
メモリセル１に予めデータの書き込みが行なわれている
と、メモリセルトランジスタの闇値電圧Ｖｔｎが非書き
込み状態よシもΔＶｔｘだけ大きくなりている。この場
合、ΔＶＴＨの大きさに応じてメモリセル電流が減少し
ＶｙＨ＋ｊｖＴＨ）Ｍａｃ （ａミ出り、時（Ｄ ）
モＩＪ セｈ電源電位）であるとメモリセル１は完全に
オフ状態になシ、メモリセル電流は零になる。このとき
、ビット線電位ＶｍＬは、トランスファゲートトランジ
スタ４の閾値電圧をＶＴＨＮで表わすと、そのダートバ
イアス電位よ、ｐＹｔａＮだけ低い値（たとえばバイア
ス電位が３ｖであれば約１．５ Ｖ ）になっておシ、
負荷電流は零であシ、センス線６にはハイレベル電位Ｖ
ＩＩＨが現われる。このように、バイアス回路５によっ
てビット線ＶＥＩＬの電位を約１．５ｖ以下に抑えてい
るので、読み出し時にメモリセル１に不要に高い電位が
印加されて、その記憶内容が変化する（誤書き込みが生
じる）ことは防止される。また、ビット線電位振幅は小
さくなシ、ビット線遅延も小さくなる。
ト線電位対セル電流特性および第８図に示すセンス線電
位対負荷電流特性を参照して説明する。メモリセル１お
よびダミー用メモリセル１′が選択されたとき、メモリ
セル１に予めデータの書き込みが行なわれていない場合
にはメモリセル１はオン状態になシ、負荷トランジスタ
７からメモリセル電流に等しい負荷電流が流れてセンス
線６のロウレベル電位ｖｓＬが定まる。これに対して、
メモリセル１に予めデータの書き込みが行なわれている
と、メモリセルトランジスタの闇値電圧Ｖｔｎが非書き
込み状態よシもΔＶｔｘだけ大きくなりている。この場
合、ΔＶＴＨの大きさに応じてメモリセル電流が減少し
ＶｙＨ＋ｊｖＴＨ）Ｍａｃ （ａミ出り、時（Ｄ ）
モＩＪ セｈ電源電位）であるとメモリセル１は完全に
オフ状態になシ、メモリセル電流は零になる。このとき
、ビット線電位ＶｍＬは、トランスファゲートトランジ
スタ４の閾値電圧をＶＴＨＮで表わすと、そのダートバ
イアス電位よ、ｐＹｔａＮだけ低い値（たとえばバイア
ス電位が３ｖであれば約１．５ Ｖ ）になっておシ、
負荷電流は零であシ、センス線６にはハイレベル電位Ｖ
ＩＩＨが現われる。このように、バイアス回路５によっ
てビット線ＶＥＩＬの電位を約１．５ｖ以下に抑えてい
るので、読み出し時にメモリセル１に不要に高い電位が
印加されて、その記憶内容が変化する（誤書き込みが生
じる）ことは防止される。また、ビット線電位振幅は小
さくなシ、ビット線遅延も小さくなる。
ところで、センスアンプ８のセンス特性を決める上で前
記負荷トランジスタ７の特性が重要になってくる。０Ｍ
０８回路においては、負荷トランジスタとして第９図（
、）乃至（Ｃ）に示すような（、）Ｐチャネルエンハン
スメント型のアクティブロードｍ、（ｂ）Ｐチャネルエ
ンハンスメント型のｒ−） （Ｇ）・ドレインの）短絡
ｍ−１（ｃ）Ｎチャネルエンハンスメン）ＷのＧ−Ｄ短
絡凰の３種が考えられる。これらの３種の負荷トランジ
スタのうち、ノロセス／４ラメータのばらつきに対する
マージンあるいはセンス線の遅延を考えたとき、種々検
討の結果、前記（ｂ）のＰチャネルＧ−Ｄ短絡型が最も
優れていることが分っておシ、このことは既に本願出願
人によって特願昭５８−９２６４１号によシ提案されて
いる。このよりなＰチャネルＧ−Ｄ型の負荷を前記第６
図の回路に使用した場合、センス線６のロウレベルＶ８
Ｌはたとえば２．５ｖ、ハイ１／ ヘｋ ＶＨＨはたと
えば４．２ｖ（Ｖｃｃ ＝５Ｖ、Ｐチャネルトランジス
タのダート閾値電圧ＶＴｕｐ＝ ７０．８ Ｖの場合）
になり、ビット線電位ＶＩＩＬは上記負荷トランジスタ
によって増幅されてセンス線電位ｖ３となる。
記負荷トランジスタ７の特性が重要になってくる。０Ｍ
０８回路においては、負荷トランジスタとして第９図（
、）乃至（Ｃ）に示すような（、）Ｐチャネルエンハン
スメント型のアクティブロードｍ、（ｂ）Ｐチャネルエ
ンハンスメント型のｒ−） （Ｇ）・ドレインの）短絡
ｍ−１（ｃ）Ｎチャネルエンハンスメン）ＷのＧ−Ｄ短
絡凰の３種が考えられる。これらの３種の負荷トランジ
スタのうち、ノロセス／４ラメータのばらつきに対する
マージンあるいはセンス線の遅延を考えたとき、種々検
討の結果、前記（ｂ）のＰチャネルＧ−Ｄ短絡型が最も
優れていることが分っておシ、このことは既に本願出願
人によって特願昭５８−９２６４１号によシ提案されて
いる。このよりなＰチャネルＧ−Ｄ型の負荷を前記第６
図の回路に使用した場合、センス線６のロウレベルＶ８
Ｌはたとえば２．５ｖ、ハイ１／ ヘｋ ＶＨＨはたと
えば４．２ｖ（Ｖｃｃ ＝５Ｖ、Ｐチャネルトランジス
タのダート閾値電圧ＶＴｕｐ＝ ７０．８ Ｖの場合）
になり、ビット線電位ＶＩＩＬは上記負荷トランジスタ
によって増幅されてセンス線電位ｖ３となる。
一方、前記ＣＭＯ８型Ｏ８増幅器８として、従来は第１
０図に示すよりなＰチャネルカレントミラー回路を負荷
とするものが使用されていた。
０図に示すよりなＰチャネルカレントミラー回路を負荷
とするものが使用されていた。
ここで％Ｎ１およびＮ１は差動対をなすＮチャネルトラ
ンジスタ、Ｎ３は定電流源用のＮチャネルトランジスタ
、ＰｌおよびＰ２はカレントミラー接続されたＰチャネ
ルトランジスタであシ、センス線電位ＶＢが前述したよ
うにたとえば２．５ｖから４．２ｖの間で変化するもの
とすれば、その中間レベル（たとえば３．２ Ｖ ）に
基準電位Ｖｒｅｆが設定されている＠ 〔背景技術の問題点〕 しかし、前述したようにセンス線負荷にＰチャネルＧ−
Ｄ短絡型を用いると共に差動増幅器としてＰチャネルカ
レントミラー型を用いると、次のような問題がある。即
ち、上記差動増幅器において、センス線電位Ｖｓがハイ
レベルｖｓ■またはロウレベルＶ８ＬのときのＮチャネ
ルトランジスタＮ１の電流ＩＮＩおよびＰチャネルトラ
ンジスタＰ１の電流ｘｐｔの変化は第１１図に示すよう
になシ、センス線電位■ｓがロウレベルのときでも上記
ＮチャネルトランジスタＮ、に電流が流れるので、この
ときに増幅器出力としてノ１イレベルを出すためには前
記ＰチャネルトランジスタＰ１のサイズを十分に大きく
とらなければならない。このことは、差動増幅器内のＮ
チャネルトランジスタとＰチャネルトランジスタとのサ
イズ比の選択の自由度が小さくなシ、センス線電位Ｖ、
がハイレベルのときにおける差動増幅器のロウレベル出
力が出に＜＜、その電位が高くなってしまう。つまシ、
ＮチャネルトランソスタＮｌに関しては、そのダート閾
値電圧ＶＴＨＮが０．８Ｖであるとすれば、そのｆ−）
電位（センスＨ’ｔ 位Ｖｓ ）がハイレベル（４，２
Ｖ ） ＯときＫＶｏ ＶＴｎカ３．４ Ｖ （＝４
．２−０．８ ） Ｋナシ、上記ダート電位がロウレベ
ル（２，５Ｖ ）のときにＶＧ−ＶｔＴ１ハ１．７ Ｖ
（＝２．５−０．８ ）ＦＣするので、センス線電位
ＶＢのハイレベル、ロウレベルによるＮチャネルトラン
ジスタＮ１の電流差が余シ十分でなく、そのドレイン電
位（差動増幅器出力）はロウレベル、ハイレベルの電位
差が余シ十分でなくなる。第１２図は、前記Ｐチャネル
カレントミラー型差動増幅器の入力（センス線電位）対
出力特性を示しておシ、前述したように差動増幅器のロ
ウレベルが出にくくなりている様子が分シ、またセンス
線電位の変化に対して差動増幅器の出力が必らずしも敏
感に変化してはいない。上記センス線電位は前述したよ
うに選択セルの電流値によって定まるが、この電位はセ
ル電流の値によって連続的に変化する。このため、メモ
リセルに対する書き込み電荷量によりて定まるセル閾値
電圧変化分ΔｖＴＨによっては、センス線電位が基準電
位Ｖｙｅｆと極めて近い状態になることが有シ得る。こ
のような場合、前述したようにＰチャネルカレントミラ
ー凰差動増幅器の感度が悪いと、この差動増幅器の動作
遅延が大きくなってしまう。
ンジスタ、Ｎ３は定電流源用のＮチャネルトランジスタ
、ＰｌおよびＰ２はカレントミラー接続されたＰチャネ
ルトランジスタであシ、センス線電位ＶＢが前述したよ
うにたとえば２．５ｖから４．２ｖの間で変化するもの
とすれば、その中間レベル（たとえば３．２ Ｖ ）に
基準電位Ｖｒｅｆが設定されている＠ 〔背景技術の問題点〕 しかし、前述したようにセンス線負荷にＰチャネルＧ−
Ｄ短絡型を用いると共に差動増幅器としてＰチャネルカ
レントミラー型を用いると、次のような問題がある。即
ち、上記差動増幅器において、センス線電位Ｖｓがハイ
レベルｖｓ■またはロウレベルＶ８ＬのときのＮチャネ
ルトランジスタＮ１の電流ＩＮＩおよびＰチャネルトラ
ンジスタＰ１の電流ｘｐｔの変化は第１１図に示すよう
になシ、センス線電位■ｓがロウレベルのときでも上記
ＮチャネルトランジスタＮ、に電流が流れるので、この
ときに増幅器出力としてノ１イレベルを出すためには前
記ＰチャネルトランジスタＰ１のサイズを十分に大きく
とらなければならない。このことは、差動増幅器内のＮ
チャネルトランジスタとＰチャネルトランジスタとのサ
イズ比の選択の自由度が小さくなシ、センス線電位Ｖ、
がハイレベルのときにおける差動増幅器のロウレベル出
力が出に＜＜、その電位が高くなってしまう。つまシ、
ＮチャネルトランソスタＮｌに関しては、そのダート閾
値電圧ＶＴＨＮが０．８Ｖであるとすれば、そのｆ−）
電位（センスＨ’ｔ 位Ｖｓ ）がハイレベル（４，２
Ｖ ） ＯときＫＶｏ ＶＴｎカ３．４ Ｖ （＝４
．２−０．８ ） Ｋナシ、上記ダート電位がロウレベ
ル（２，５Ｖ ）のときにＶＧ−ＶｔＴ１ハ１．７ Ｖ
（＝２．５−０．８ ）ＦＣするので、センス線電位
ＶＢのハイレベル、ロウレベルによるＮチャネルトラン
ジスタＮ１の電流差が余シ十分でなく、そのドレイン電
位（差動増幅器出力）はロウレベル、ハイレベルの電位
差が余シ十分でなくなる。第１２図は、前記Ｐチャネル
カレントミラー型差動増幅器の入力（センス線電位）対
出力特性を示しておシ、前述したように差動増幅器のロ
ウレベルが出にくくなりている様子が分シ、またセンス
線電位の変化に対して差動増幅器の出力が必らずしも敏
感に変化してはいない。上記センス線電位は前述したよ
うに選択セルの電流値によって定まるが、この電位はセ
ル電流の値によって連続的に変化する。このため、メモ
リセルに対する書き込み電荷量によりて定まるセル閾値
電圧変化分ΔｖＴＨによっては、センス線電位が基準電
位Ｖｙｅｆと極めて近い状態になることが有シ得る。こ
のような場合、前述したようにＰチャネルカレントミラ
ー凰差動増幅器の感度が悪いと、この差動増幅器の動作
遅延が大きくなってしまう。
本発明は上記の事情に鑑みてなされたもので、センス線
負荷としてＰチャネルＧ−Ｄ短絡墓トランジスタを用い
た場合に得られるセンス線電位の変化に対してｃＭｏｓ
Ｗ差動増幅器によるセンス動作の高感度化、高速化を実
現し得る半導体メモリを提供するものである。
負荷としてＰチャネルＧ−Ｄ短絡墓トランジスタを用い
た場合に得られるセンス線電位の変化に対してｃＭｏｓ
Ｗ差動増幅器によるセンス動作の高感度化、高速化を実
現し得る半導体メモリを提供するものである。
即ち、本発明は、センス線負荷としてＰチャネルＧ−Ｄ
型トランジスタを用いる半導体メモリにおいて、 ０Ｍ
Ｏ８Ｗ差動増幅器として負荷がＮチャネルカレントミラ
ー回路のものを用いたことを特徴とするものである。
型トランジスタを用いる半導体メモリにおいて、 ０Ｍ
Ｏ８Ｗ差動増幅器として負荷がＮチャネルカレントミラ
ー回路のものを用いたことを特徴とするものである。
これによって、センス線′亀位のハイレベル。
ロウレベルに対する差動増幅器のセンス動作用Ｐチャネ
ルトランジスタの電流差が充分に得られるようにな）、
これに伴って差動増幅器出力電位の電位差も充分に得ら
れるようになシ、センス動作の高感度化、高速化が実現
される。
ルトランジスタの電流差が充分に得られるようにな）、
これに伴って差動増幅器出力電位の電位差も充分に得ら
れるようになシ、センス動作の高感度化、高速化が実現
される。
以下、図面を参照、して本発明の一実施例を詳細に説明
する。
する。
第１図はＣＭＯ８ｆｉ ＫＰＲＯＭのセルデータ読み出
し系を示しておシ、トランスファｒ−）４．−々イアス
回路５．センス線６、ＰチャネルＧ・Ｄ短絡凰の負荷ト
ランジスタ７、基準電位発生用ダミー回路９はそれぞ・
れ第６図を参照して前述した従来例と同様であ〕、セン
ス線電位Ｖｓをダミー回路９からの基準電位Ｖｒ＠ｆと
比較してセンス増幅するためのＣＭＯ８凰差動増幅器１
０として、負荷がＮチャネルカレントミラー回路であっ
てＰチャネルの差動対トランジスタＰ３ｅＰ４およびＰ
チャネルの定電流源用トランジスタＰｓを有するＮチャ
ネルカレントミラー型のものが使用されている点で従来
例とは異なる。ここで、上記差動対トランジスタＰ１＊
Ｐ雪およびカレントミラー用トランジスタＮ ４ ｐ
Ｎ ｇは同じサイズに形成されておシ、定電流源用ト
ランジスタＰ３のソースにＶｅｅ電源電位が与えられ、
カレントミラー用トランジスタＮ４．Ｎ、のソースにＶ
ｌｌｌ電位（接地電位）が与えられている。
し系を示しておシ、トランスファｒ−）４．−々イアス
回路５．センス線６、ＰチャネルＧ・Ｄ短絡凰の負荷ト
ランジスタ７、基準電位発生用ダミー回路９はそれぞ・
れ第６図を参照して前述した従来例と同様であ〕、セン
ス線電位Ｖｓをダミー回路９からの基準電位Ｖｒ＠ｆと
比較してセンス増幅するためのＣＭＯ８凰差動増幅器１
０として、負荷がＮチャネルカレントミラー回路であっ
てＰチャネルの差動対トランジスタＰ３ｅＰ４およびＰ
チャネルの定電流源用トランジスタＰｓを有するＮチャ
ネルカレントミラー型のものが使用されている点で従来
例とは異なる。ここで、上記差動対トランジスタＰ１＊
Ｐ雪およびカレントミラー用トランジスタＮ ４ ｐ
Ｎ ｇは同じサイズに形成されておシ、定電流源用ト
ランジスタＰ３のソースにＶｅｅ電源電位が与えられ、
カレントミラー用トランジスタＮ４．Ｎ、のソースにＶ
ｌｌｌ電位（接地電位）が与えられている。
上記構成のＮチャネルカレントミラー型差動増幅器１０
にあっては、センス線電位Ｖｓがハイレベル（たとえば
４．２ Ｖ ）のとき、ＰチャネルトランジスタＰ３は
完全にオフ状態になシ、そのドレイン電位（差動増幅器
出力）は速やかにＶｓｍ電位に下がるので十分なロクレ
ベル出力が得られる。また、センス線電位Ｖ−がロウレ
ベル（たとえば２．５ Ｖ ）のとき、Ｐチャネルトラ
ンジスタＰ３の静特性は第２図に示すように非飽和領域
の傾きが大きいので十分なハイレベル出力（たとえば４
．７ Ｖ ）が得られる。ここで、ＩＮ４はトランジス
タＮ４の電流である。つまり、上記Ｐチャネルトランジ
スタＰ３のｆ−）電位（センス線電位）がハイレベル（
前記４．２ Ｖ ）のとき、そのＶＧ−ＶＴＩ！はＯｖ
であシ、上記ダート電位がロウレベル（前記２．５ Ｖ
）のときにはＶＧ−ｖ、Ｈは−１，７Ｖ −（Ｖｃｅ
−２，５−Ｖｔｉｔｐ）” （２５−Ｏ８）になるの
で、センス線電位のハイレベル、ロウレベルによるＰチ
ャネルトランジスタＰｓの電流差が十分に得られ、その
ドレイン電位（差動増幅器出力）はロウレベル、ハイレ
ベルの電位差が十分（たとえば４．７ Ｖ ）に得られ
る。しかも、上記差動増幅器出力電位はＰチャネルトラ
ンジスタ、Ｎチャネルトランジスタのサイズ比に依存し
ない。
にあっては、センス線電位Ｖｓがハイレベル（たとえば
４．２ Ｖ ）のとき、ＰチャネルトランジスタＰ３は
完全にオフ状態になシ、そのドレイン電位（差動増幅器
出力）は速やかにＶｓｍ電位に下がるので十分なロクレ
ベル出力が得られる。また、センス線電位Ｖ−がロウレ
ベル（たとえば２．５ Ｖ ）のとき、Ｐチャネルトラ
ンジスタＰ３の静特性は第２図に示すように非飽和領域
の傾きが大きいので十分なハイレベル出力（たとえば４
．７ Ｖ ）が得られる。ここで、ＩＮ４はトランジス
タＮ４の電流である。つまり、上記Ｐチャネルトランジ
スタＰ３のｆ−）電位（センス線電位）がハイレベル（
前記４．２ Ｖ ）のとき、そのＶＧ−ＶＴＩ！はＯｖ
であシ、上記ダート電位がロウレベル（前記２．５ Ｖ
）のときにはＶＧ−ｖ、Ｈは−１，７Ｖ −（Ｖｃｅ
−２，５−Ｖｔｉｔｐ）” （２５−Ｏ８）になるの
で、センス線電位のハイレベル、ロウレベルによるＰチ
ャネルトランジスタＰｓの電流差が十分に得られ、その
ドレイン電位（差動増幅器出力）はロウレベル、ハイレ
ベルの電位差が十分（たとえば４．７ Ｖ ）に得られ
る。しかも、上記差動増幅器出力電位はＰチャネルトラ
ンジスタ、Ｎチャネルトランジスタのサイズ比に依存し
ない。
ここで、上記Ｎチャネルカレントミラー凰差動幅器の入
出力特性を第３図中に実線で示し、対比のために従来の
Ｐチャネルカレントミラー型差動増幅器を使用したとき
のその入出力特性を第３図中に点線で示す。この図から
も分るように、Ｎチャネルカレントミラー型を使用した
ときには、Ｐチャネルカレントミラー型のものを使用し
たときよシも、差動増幅器出力の振幅が大きく、センス
線電位（差動増幅器入力）の変化に対するセンス感度も
高くなっている。
出力特性を第３図中に実線で示し、対比のために従来の
Ｐチャネルカレントミラー型差動増幅器を使用したとき
のその入出力特性を第３図中に点線で示す。この図から
も分るように、Ｎチャネルカレントミラー型を使用した
ときには、Ｐチャネルカレントミラー型のものを使用し
たときよシも、差動増幅器出力の振幅が大きく、センス
線電位（差動増幅器入力）の変化に対するセンス感度も
高くなっている。
また、前記センス線電位とＮチャネルカレントミラー型
差動増幅器１０のＰチャネルトランジスタＰ３の電流と
の関係（５極管領域）を第４図中に実線で示し、対比の
ために従来のＰチャネルカレントミラー型差動増幅器の
Ｎチャネルトランジスタ（第１０図Ｎ！ ）の電流特性
を第４図中に点線で示す。この図において、カレントミ
ラー負荷電流と上記ＰチャネルトランジスタＰ３の電流
との差が差動増幅器出力を立ち上げ、あるいは立ち下げ
る電流に相当し、この電流差は従来のカレントミラー負
荷電流とＮチャネルトランジスタＮ１の電流との差に比
べて倍近く拡大していることが分る。このことは、差動
増幅器における動作遅延が、Ｎチャネルカレントミラー
型では従来のＰチャネルカレントミラーをのものの半分
近くに小さくなっていることに相当する。
差動増幅器１０のＰチャネルトランジスタＰ３の電流と
の関係（５極管領域）を第４図中に実線で示し、対比の
ために従来のＰチャネルカレントミラー型差動増幅器の
Ｎチャネルトランジスタ（第１０図Ｎ！ ）の電流特性
を第４図中に点線で示す。この図において、カレントミ
ラー負荷電流と上記ＰチャネルトランジスタＰ３の電流
との差が差動増幅器出力を立ち上げ、あるいは立ち下げ
る電流に相当し、この電流差は従来のカレントミラー負
荷電流とＮチャネルトランジスタＮ１の電流との差に比
べて倍近く拡大していることが分る。このことは、差動
増幅器における動作遅延が、Ｎチャネルカレントミラー
型では従来のＰチャネルカレントミラーをのものの半分
近くに小さくなっていることに相当する。
即ち、上述したように、センス線負荷としてＰチャネル
Ｇ−Ｄ短絡壁トランジスタを使用し、センスアンプ用の
ＣＭＯ８型Ｏ８増幅器としてＮチャネルカレントミラー
型を使用する組み合わせ ・によシ、プロセスマージン
が大きく、センス感度が高く、高速のセルデータ読み出
し系を実現することが可能である。
Ｇ−Ｄ短絡壁トランジスタを使用し、センスアンプ用の
ＣＭＯ８型Ｏ８増幅器としてＮチャネルカレントミラー
型を使用する組み合わせ ・によシ、プロセスマージン
が大きく、センス感度が高く、高速のセルデータ読み出
し系を実現することが可能である。
なお、本発明は上記実施例に限られるものではなく、第
５図に示すようにＣＭＯ８Ｗ ＳＲＡＭにも適用可能で
ある。ここで、ＭＣはスタティック型メモリセル、ＷＬ
はワード線、ＢＬおよびＢＩ。
５図に示すようにＣＭＯ８Ｗ ＳＲＡＭにも適用可能で
ある。ここで、ＭＣはスタティック型メモリセル、ＷＬ
はワード線、ＢＬおよびＢＩ。
はビット線、ＱＩＩＬおよびＱＩＩＬはビット線選択用
トランジスタ、７はビット線負荷であるＰチャネルＧ−
Ｄ短絡微トランジスタ、１０１ｄＮチヤネルカレントミ
ラー型のＣＭＯ８差動増幅器である。
トランジスタ、７はビット線負荷であるＰチャネルＧ−
Ｄ短絡微トランジスタ、１０１ｄＮチヤネルカレントミ
ラー型のＣＭＯ８差動増幅器である。
上述した与うに本発明の半導体メモリによれば、センス
線負荷としてＰチャネルＧ−Ｄ短絡型トランジスタを使
用し、センスアンプ用のＯＢ型差動増幅器としてＮチャ
ネルカレントミラー世を使用する組合せによって、プロ
セスマージンが大きく、センスアンプのセンス感度が高
く、高速のセルデータ読み出し系を実現できる。
線負荷としてＰチャネルＧ−Ｄ短絡型トランジスタを使
用し、センスアンプ用のＯＢ型差動増幅器としてＮチャ
ネルカレントミラー世を使用する組合せによって、プロ
セスマージンが大きく、センスアンプのセンス感度が高
く、高速のセルデータ読み出し系を実現できる。
第１図は本発明の一実施例に係るＣＭＯ５ｉＥＰＲＯＭ
のセルデータ読み出し系を示す回路図、第２図は第１図
中の差動増幅器におけるセンス線電位入力トランジスタ
の電流と差動増幅器出力との関係を示す特性図、第３図
は第１図中の差動増幅器におけるセンス線電位入力と差
動増幅器出力との関係を示す特性図、第４図は第１図中
の差動増幅器におけるセンス線電位入力とトランジスタ
電流との関係を示す特性図、第５図は本発明の他の実施
例に係るＣＭＯＳスタティックメモリの一部を示す回路
図、第６図はＣＭＯ８型ＥＦＲＯＭのセルデータ読み出
し系の一般的な構成を示す図、第７図は第６図中のビッ
ト線の電位とメモリセルの電流との関係を示す特性図、
第８図は第６図中のセンス線の電位と負荷電流との関係
を示す特性図、第９図（＆）乃至（、）は第６図中のセ
ンス線負荷トランジスタの相異なる例を示す回路図、第
１０図は第６図中の差動増幅器の従来例を示す回路図、
第１１図は第１０図の差動増幅器におけるトランジスタ
電流と差動増幅器出力との関係を示す特性図、第１２図
は第１０図の差動増幅器におけるセンス線電位入力と差
動増幅器出力との関係を示す特性図である。 １、ＭＣ・・・メモリセル、Ｊ、！’、ＢＬ、ＢＬｉ・
・・ビット線、ＱＩＬ ＊ Ｑｍｔ、・・・ビット線選
択用トランジスタ、７・・・負荷トランジスタ、１０・
−Ｎチャネルカレントミラー型差動増幅器。 出願人代理人 弁理士 鈴 江 武 彦第２図
第３図 第４図 第６図 と−ト練電イ耐 Ｖ８Ｌ 乞ニスｍ電企 Ｖｓ 第８図 （ａ） （ｂ） （ｃ） 第９図 第１０図 第１１図
のセルデータ読み出し系を示す回路図、第２図は第１図
中の差動増幅器におけるセンス線電位入力トランジスタ
の電流と差動増幅器出力との関係を示す特性図、第３図
は第１図中の差動増幅器におけるセンス線電位入力と差
動増幅器出力との関係を示す特性図、第４図は第１図中
の差動増幅器におけるセンス線電位入力とトランジスタ
電流との関係を示す特性図、第５図は本発明の他の実施
例に係るＣＭＯＳスタティックメモリの一部を示す回路
図、第６図はＣＭＯ８型ＥＦＲＯＭのセルデータ読み出
し系の一般的な構成を示す図、第７図は第６図中のビッ
ト線の電位とメモリセルの電流との関係を示す特性図、
第８図は第６図中のセンス線の電位と負荷電流との関係
を示す特性図、第９図（＆）乃至（、）は第６図中のセ
ンス線負荷トランジスタの相異なる例を示す回路図、第
１０図は第６図中の差動増幅器の従来例を示す回路図、
第１１図は第１０図の差動増幅器におけるトランジスタ
電流と差動増幅器出力との関係を示す特性図、第１２図
は第１０図の差動増幅器におけるセンス線電位入力と差
動増幅器出力との関係を示す特性図である。 １、ＭＣ・・・メモリセル、Ｊ、！’、ＢＬ、ＢＬｉ・
・・ビット線、ＱＩＬ ＊ Ｑｍｔ、・・・ビット線選
択用トランジスタ、７・・・負荷トランジスタ、１０・
−Ｎチャネルカレントミラー型差動増幅器。 出願人代理人 弁理士 鈴 江 武 彦第２図
第３図 第４図 第６図 と−ト練電イ耐 Ｖ８Ｌ 乞ニスｍ電企 Ｖｓ 第８図 （ａ） （ｂ） （ｃ） 第９図 第１０図 第１１図
Claims (1)
- メモリセルと、このメモリセルに接続されたビット線
と、このビット線に直列に挿入されたビット線選択用Ｍ
ＯＳトランジスタと、上記ビット線に接続されたＣＭＯ
Ｓ型差動増幅器からなるセンスアンプと、上記ビット線
の負荷回路を有する半導体メモリにおいて、上記負荷回
路としてゲート・ドレイン相互が接続されたＰチャネル
エンハンスメント型トランジスタが用いられ、前記セン
スアンプとしてＮチャネルカレントミラー量差動増幅器
が用いられてなることを特徴とする半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146048A JPS628398A (ja) | 1985-07-03 | 1985-07-03 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146048A JPS628398A (ja) | 1985-07-03 | 1985-07-03 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS628398A true JPS628398A (ja) | 1987-01-16 |
| JPH0415558B2 JPH0415558B2 (ja) | 1992-03-18 |
Family
ID=15398919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60146048A Granted JPS628398A (ja) | 1985-07-03 | 1985-07-03 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628398A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173399A (ja) * | 1987-12-26 | 1989-07-10 | Toshiba Corp | 半導体記憶装置 |
| JPH02130797A (ja) * | 1988-11-10 | 1990-05-18 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| US7072236B2 (en) | 2003-07-28 | 2006-07-04 | Sharp Kabushiki Kaisha | Semiconductor memory device with pre-sense circuits and a differential sense amplifier |
| JP2007133987A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Corp | 半導体記憶装置および半導体記憶装置の駆動方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119589A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 差動増幅器 |
| JPS59218696A (ja) * | 1983-05-26 | 1984-12-08 | Toshiba Corp | 半導体メモリ |
| JPS61255583A (ja) * | 1985-05-08 | 1986-11-13 | Seiko Epson Corp | センス増幅回路 |
| JPS61292293A (ja) * | 1985-04-11 | 1986-12-23 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 高速ｃｍｏｓ電流センス増幅器 |
-
1985
- 1985-07-03 JP JP60146048A patent/JPS628398A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119589A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 差動増幅器 |
| JPS59218696A (ja) * | 1983-05-26 | 1984-12-08 | Toshiba Corp | 半導体メモリ |
| JPS61292293A (ja) * | 1985-04-11 | 1986-12-23 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 高速ｃｍｏｓ電流センス増幅器 |
| JPS61255583A (ja) * | 1985-05-08 | 1986-11-13 | Seiko Epson Corp | センス増幅回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173399A (ja) * | 1987-12-26 | 1989-07-10 | Toshiba Corp | 半導体記憶装置 |
| JPH07101557B2 (ja) * | 1987-12-26 | 1995-11-01 | 株式会社東芝 | 半導体記憶装置 |
| JPH02130797A (ja) * | 1988-11-10 | 1990-05-18 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| US7072236B2 (en) | 2003-07-28 | 2006-07-04 | Sharp Kabushiki Kaisha | Semiconductor memory device with pre-sense circuits and a differential sense amplifier |
| JP2007133987A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Corp | 半導体記憶装置および半導体記憶装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0415558B2 (ja) | 1992-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205068B1 (en) | Dynamic random access memory device having a divided precharge control scheme | |
| JP4198201B2 (ja) | 半導体装置 | |
| US6181608B1 (en) | Dual Vt SRAM cell with bitline leakage control | |
| US9460760B2 (en) | Data-dependent self-biased differential sense amplifier | |
| US7382672B2 (en) | Differential and hierarchical sensing for memory circuits | |
| US7821859B1 (en) | Adaptive current sense amplifier with direct array access capability | |
| US20050281109A1 (en) | SRAM memory cell and method for compensating a leakage current flowing into the SRAM memory cell | |
| JPH0241115B2 (ja) | ||
| US8724396B2 (en) | Semiconductor memory device | |
| JPS6322395B2 (ja) | ||
| US20080106945A1 (en) | Self-reference sense amplifier circuit and sensing method | |
| US10529389B2 (en) | Apparatuses and methods for calibrating sense amplifiers in a semiconductor memory | |
| US6111802A (en) | Semiconductor memory device | |
| JP3813400B2 (ja) | 半導体記憶装置 | |
| JPS628398A (ja) | 半導体メモリ | |
| JPH08129891A (ja) | メモリセル回路 | |
| JPH02302993A (ja) | 電源電圧追跡回路及びそれを適用したランダムアクセスメモリ装置 | |
| JP2006221796A (ja) | 半導体装置 | |
| US7079435B2 (en) | Sense amplifier circuit to write data at high speed in high speed semiconductor memory | |
| JP2001229671A (ja) | 半導体記憶装置 | |
| KR0179853B1 (ko) | 반도체 기억소자의 센스앰프 전원 공급회로 | |
| JPH03183098A (ja) | センスアンプ回路 | |
| KR950002275B1 (ko) | 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 직접회로 | |
| JP2008103055A (ja) | メモリ | |
| KR100386620B1 (ko) | 에스램(ｓｒａｍ)의 전원 전압 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |