JPS6281982A - Pwm信号発生方式 - Google Patents

Pwm信号発生方式

Info

Publication number
JPS6281982A
JPS6281982A JP60219096A JP21909685A JPS6281982A JP S6281982 A JPS6281982 A JP S6281982A JP 60219096 A JP60219096 A JP 60219096A JP 21909685 A JP21909685 A JP 21909685A JP S6281982 A JPS6281982 A JP S6281982A
Authority
JP
Japan
Prior art keywords
signal
phase
frequency
modulation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60219096A
Other languages
English (en)
Inventor
Makoto Hashii
眞 橋井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP60219096A priority Critical patent/JPS6281982A/ja
Publication of JPS6281982A publication Critical patent/JPS6281982A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はパルス幅変調(PWM)方式の可変電圧・可
変周波数インバータにおけるPWM信号発生方式に関す
る。
〔従来の技術〕
PWMパルスの演算または発生方式としては、第3図(
イ)に示されるように、インバータ出力電圧基準信号で
ある正弦波Sと変調信号である三角波Tとの大きさを比
較することにより、同図(ロ)の如きPWMパルスを発
生させる方式が知られている。この場合、三角波の周波
数が正弦波の周波数に比べて充分高い場合は、演算され
たpwM波形に含まれる低次高調波は除去される。しか
し、三角波の周波数はインバータのスイッチング周波数
と関連があるので、インバータに使用すれる半導体素子
の特性、転流回路やゲート駆動回路の特性、またはイン
バータ損失等の関連から三角波の上限周波数は制限され
る。
ここで、三角波の周波数をfc、正弦波の周波数をf、
として、これらの比r c / f +を変調比nと定
義する。変調周波数の上限値fcいax)は制限される
ため、インバータ周波数(正弦波の周波t2!、)r+
が増加すると、nの値を小さくしなければならない。こ
の場合、n<10では正弦波と三角波とが同期していな
いと、演算されるPWM波形には低次の高調波を含むこ
とになり、インバータ出力電圧、電流にビートを発生さ
せることがある。このため、nが充分高くない場合には
、正弦波と三角波を同期させることが一般に行なわれて
いる。また、各インバータ周波数に対して、変調比と変
調周波数をできるだけ大きくして、電流リプルを減少さ
せようということから、f、とflとの関係を第4図の
ように制御することが行なわれている。
以上を実現する構成例を第5図に示す。
こ\に、インバータ周波数指令f1′は、電圧/周波数
(V/F)変換器1でインバータ周波数f1に比例した
クロックパルスflcLに変換される。
クロックパルスflcLはアップ/ダウンカウンタ2に
入力され、あらかじめ定められた数kまでカウントする
。このカウンタの出力θ、を示したものが第6図(イ)
であり、このθ1は正弦波用ROM3.三角波用ROM
4のアドレスとして用いられる。ROM3.4には、例
えば第6図(ロ)。
(ハ)に示されるような正弦波S、三角波Tのパターン
がそれぞれ書込まれている。なお、第6図は、変調比n
=3の場合を示している。ROM4には、各変調比毎に
三角波のパターンが書込まれており、周波数指令r°や
電圧の大きさの指令値■1などにより、第4図で表わさ
れる特性になるよう波形が選択される。一方、ROM3
の出力は単位正弦波であるので、これを電圧指令にする
ため、ROM3の出力は■1と乗算される。第5図はデ
ィジタル乗算器3を使用した例であるが、このかわりに
ROM3の出力をD/A変換した後、アナログ乗算する
ようにしてもよい。乗算器5の出力とROM4の出力と
は、比較器6でそれらの大きさが互いに比較され、これ
によって第3図(ロ)のようなPWMパルスが形成され
る。なお、アップダウンカウンタ2およびROM3.4
の出力はディジタル量であるが、便宜上アナログ量とし
て考えるものとする。
しかしながら、この方法によると第6図かられかるよう
に、正弦波と三角波とは同じアドレスθ1によりデータ
がアクセスされるので、完全に同期する。しかし、正弦
波1周期を示すアドレスを決定すると位相の分解能がき
まり、この同じ1周期に書込む三角波の数が少ない(変
調比が小さい)ときには問題はないが、変調比を大きく
すると、位相の分解能が悪くて、三角波を書込むことが
できなくなる。変調比を大きくするためには、位相の分
解能を上げなければならず、これにより1周期あたりの
アドレスが増加するため、ROM容量が増大するという
難点を有する。また、正弦波1周期をQ−に番地までに
書込んだ場合、r+ct=kf、となるため、kが増加
するとflcLが非常に大きくなる。たとえば、k=4
096としインバータを10011zまで運転する場合
、f+cL=409、6 K Hzと高い周波数となり
、このような高い周波数を精度よく発振させるのは容易
ではない。
一方、限られた容量のROMを用いflcLの最大周波
数を制限すると、最大変調比が決定されるため、インバ
ータ周波数が減少するにつれ、三角波の周波数も減少さ
せざるを得す、低速時の電流リプルや角度分解能が小さ
いことから生ずる応答性の悪さなどの問題が生ずる。
そこで、出願人は第7図の如き方式を提案している(特
願昭60−61892号;以下、出願済みの方式と云う
。)。
これは、第5図に示されるものに対し、1点鎖線で囲ま
れた部分を付加して構成される。なお、第7図の鎖線部
は関数発生器7、電圧/周波数(V/F)変換器8、ア
ンプダウンカウンタ9、加算器10および極性判別回路
11等より構成される。
関数発生器7には周波数指令fばか入力され、その出力
rアがV/F変換器8にて周波数f TCLのクロック
パルスに変換される。f TCLはカウンタ9によって
位相信号θ7に変換され、さらに加算器10でθ1と加
算されてθ、となり、これ(0,4)が変調信号が書込
まれているROM4のアドレスとして用いられる。こ−
で、例えばROM3には基準信号として正弦波1周期分
のデータが、またROM4には変調信号として三角波1
2周期分のデータがそれぞれ書込まれているものとする
と、このときの波形データをアナログ的に示せば第8図
の如くなる。そして、基準信号と変調信号とが同期して
運転しているときは、信号S3により゛アップダウンカ
ウンタ9をリセットして、θT=Oとする。これにより
、θ8=θ、となり、変調比n=12の運転となる。
第9図に基準信号周波数f1と変調信号周波数f、との
関係を示す。いま、最大変調周波数をf C(mmx)
とし、n−12で運転し得る最大基準周波数をflmと
すると、f C(IIIIX) = 12 f +aと
いう関係が成立する。つまり、基準周波数がfoからf
oの間は同期運転状態であり、基準周波数が減少するに
つれて変調周波数も減少している。こ−で、基準周波数
がfIbよりも小さくなったときに変調周波数一定の運
転へ移行するものとすると、同期運転時の最終変調周波
数は12f+bとなる。
従って、変調周波数をf C(saw)とするためには
、12(fl−fib)の周波数を増加させなければな
らない。つまり、r0以下のインバータ周波数f1で運
転しているときには、12 (ft、−fl)の周波数
だけ加算する必要があり、この周波数を加算する部分が
第7図の一点鎖線部ということになる。このとき、RO
M4には変調比nの変調信号が書込まれているので、そ
の周波数fCは、f(=n (f、” +fT)=n 
r、。
となる。このため、第7図に示す関数発生器7としては
、第10図に示される如き関係を満すように構成すれば
よいことがわかる。なお、この場合、関数発生器7には
指令f1′の絶対値であるlr+”lが入力される。
〔発明が解決しようとする問題点3 以上の如きPWM信号発生方式において、その非同期運
転(変調周波数一定運転)時にインバータを逆転させる
ためには、θ1.θ4の相回転を逆にすればよい。つま
り、インバータ周波数指令f1″の極性を極性判別回路
11にて判別し、それに応してアップダウンカウンタ2
.9のカウント方向くアップカウント、ダウンカラン日
を変えるようにすればよい。しかしながら、かかる場合
に、指令f1′にリップルが含まれていると、f−さO の近傍では極性判別回路11が正、逆信号を繰り返し出
力するため、カウンタ2,9のカウント方向が繰り返し
変化することになる。こ−で、カウンタ9は変調信号を
発生させているため、正、逆信号が急速に変化するとθ
7が正値、負値に変化し、両者の絶対値が等しいと平均
的には8丁が変化しない場合が生じ、位相が進まなくな
ってしまう可能性がある。このときは、最早変調周波数
一定の運転が継続できなくなり、電圧制御能力を失なっ
てしまうという問題がある。これに対しては、flmの
リップルを減少させるためのフィルタを設けたり、極性
判別回路のヒステリシス幅を広げることも考えられるが
、このようにすると周波数応答が著しく低下するという
問題が発生する。
したがって、この発明は、インバータ周波数指令にもと
づいてPWM信号を発生させる場合に、インバータ周波
数指令が零付近でも変調周波数を一定にすることが可能
なPWM信号発生方式を提供することを目的とする。
〔問題点を解決するための手段〕
基準信号データを記憶する第1のメモリ (ROM)と
、変調信号データを記憶する第2のメモリ(ROM)と
、第1.第2メモリからデータを読出すための第1の位
相信号発生手段と、第1位相と所定の関係をもつ第2の
位相信号発生手段と、第1位相と第2位相とを加算して
第2メモリからデータを読出すための第3の位相信号発
生手段とを設ける。
〔作用〕
出力電圧基準信号と変調信号との大きさの比較によりP
WMパルスを演算する装置において、電圧位相をアドレ
スに対応させて出力電圧基準信号と変調信号とが予め書
込まれているROMのアクセスを行ない、基準信号と変
調信号とを同期させて運転(同期運転)するときには、
双方のROMのアドレスを共通にして動作させる一方、
インバータ周波数が減少したときは、変調信号が書込ま
れているROMのアドレスに対して周波数指令に依存し
たアドレスを加算することにより、変調信号の周波数を
一定に保つ非同期運転を行うなうとき、インバータ出力
の相回転を逆にする場合は上記第1位相信号のみ相回転
を逆にし、第3位相信号の相回転は変更しないようにす
る。
〔実施例〕
第1図はこの発明の実施例を示す構成図、第2図は第1
図において用いられる関数発生器の特性を示すグラフで
ある。
すなわち、この実施例は、極性判別回路11の出力をア
ンプダウンカウンタ2にのみ導入した点、および関数発
生器7′として第2図の如き特性をもつものを設けた点
が特徴である。
こうすることにより、正、逆転の切換時にはカウンタ2
のカウント方向だけが変化し、基準信号の相回転が反転
する。一方、変調信号の周波数は一定に保つ必要がある
ため、関数発生器7′には第2図の如き特性を持たせる
ようにする。いま、正転のとき f−〉0 とし、 f +”= I f l” l とすると、正転のと6は第10図にも示されるように、
変調周波数fCは、 f、=n (fど十ft ) =n f Imとなって
、基準周波数が零であっても一定の変調周波数が出力さ
れる一方、逆転の場合はfT=−fど+fla となり、 f、” +f、=f−+ (−f、”)+f、。
=fl! で、変調周波数fcは f、=nf、。
となり一定に保たれることになる。この結果、基準信号
のみ相回転が逆になり、変調信号は相回転なく出力され
るため、周波数零、電圧零の制御も良好に行なうことが
可能となる。
〔発明の効果〕
この発明は、インバータ出力の相回転切換時に、変調信
号のアドレスを出力するカウンタのカウント方向を変化
させないようにしているため、変調周波数一定の全領域
で安定な変調信号を発生させることができる利点がもた
らされる。
【図面の簡単な説明】
第1図はこの発明の実施例を示す構成図、第2図はこの
発明で用いられる関数発生器の特性を示すグラフ、第3
図は基準出力信号、変調信号およびPWM信号の各波形
を説明するための参照図、第4図はインバータ周波数と
変調信号周波数との関係を示すグラフ、第5図はPWM
信号発生方式の従来例を示す構成図、第6図は第5図の
動作を説明するための各部波形図、第7図は出願済みの
方式を示す構成図、第8図は第7図の正弦波用ROMお
よび三角波用ROMに格納されるデータ例をアナログ波
形にて示す参照図、第9図は基準信号周波数と変調信号
周波数との関係を示すグラフ、第10図は第7図におけ
る関数発生器の特性を示すグラフである。 符号説明 1.8・・・電圧/周波数(V/F)変換器、2゜9・
・・アップダウンカウンタ、3・・・正弦波用ROM、
4・・・三角波用ROM、5・・・乗算器、6・・・コ
ンパレータ、7,7′・・・関数発生器、10・・・加
算器、11・・・極性判別回路。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎   清 gaaa 第 511!1 1i61111 !17Ill lIs図

Claims (1)

    【特許請求の範囲】
  1. インバータ主回路を構成する各スイッチング素子に与え
    るパルス幅変調(PWM)信号を発生すべく、出力基準
    信号1周期分の波形データを記憶する第1のメモリと、
    変調信号の所定周期分の波形データを記憶する第2のメ
    モリと、該第1および第2メモリからデータを読出すた
    めの第1の位相信号を発生する第1位相信号発生手段と
    、該第1位相信号と所定の関係にある第2の位相信号を
    発生する第2位相信号発生手段と、第1位相信号と第2
    位相信号とを加算して前記第2メモリからデータを読み
    出すための第3の位相信号を発生する第3位相信号発生
    手段とを設け、前記第2位相信号を無効にして第1位相
    信号を第1、第2メモリに与えることにより基準信号と
    変調信号とを同期化してPWM信号を発生する一方、第
    2位相信号を有効にして第1メモリには第1位相信号を
    与え第2メモリには第3位相信号を与えることにより基
    準信号と変調信号とを非同期化してPWM信号を発生す
    るPWM信号発生方式であって、該基準信号と変調信号
    とが非同期時にインバータ出力の相回転を逆にするとき
    は前記第1位相信号のみ相回転を逆にし、第3位相信号
    の相回転は変更しないことにより、周波数零近傍を含む
    全周波数領域で変調信号を安定に出力させることを特徴
    とするPWM信号発生方式。
JP60219096A 1985-10-03 1985-10-03 Pwm信号発生方式 Pending JPS6281982A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60219096A JPS6281982A (ja) 1985-10-03 1985-10-03 Pwm信号発生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60219096A JPS6281982A (ja) 1985-10-03 1985-10-03 Pwm信号発生方式

Publications (1)

Publication Number Publication Date
JPS6281982A true JPS6281982A (ja) 1987-04-15

Family

ID=16730194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60219096A Pending JPS6281982A (ja) 1985-10-03 1985-10-03 Pwm信号発生方式

Country Status (1)

Country Link
JP (1) JPS6281982A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233074A (ja) * 1988-03-15 1989-09-18 Dengensha Mfg Co Ltd インバータ式抵抗溶接機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233074A (ja) * 1988-03-15 1989-09-18 Dengensha Mfg Co Ltd インバータ式抵抗溶接機

Similar Documents

Publication Publication Date Title
JPS61157269A (ja) Pwm信号発生回路
JPS59144396A (ja) Pwmパルス発生装置
US4763060A (en) AC motor drive method and system using a pulse width modulated inverter
JPS63234877A (ja) インバ−タ制御装置
JPS62118774A (ja) インバ−タのパルス幅変調信号発生方式
JPS6281982A (ja) Pwm信号発生方式
JPH0758892B2 (ja) ディジタルパルス幅変調回路
JPS61224867A (ja) Pwm信号発生方式
JPH08330914A (ja) 波形発生器
JPH05316738A (ja) インバータ制御回路
JPH06253568A (ja) 基準信号発生装置
JP2679307B2 (ja) Pwmパルス発生方法
JPS60174070A (ja) 交流インバ−タ回路における搬送波の制御方式
JPS61227696A (ja) インバ−タの制御方法
JPS6133721Y2 (ja)
JPS60194775A (ja) エレベ−タの速度制御装置
JPH0673912U (ja) ファンクション・ジェネレータ
JPH0827657B2 (ja) デイジタルサ−ボ制御回路
JPH04299073A (ja) 3相信号発生ゲートアレイ装置
JPH0391074A (ja) 演算装置
JPS61161969A (ja) Pwm信号発生装置
JPH02114864A (ja) ゲート信号作成装置
JPH0332391A (ja) 可変速交流電動機用pwm形インバータのパルス制御装置
JPS60245430A (ja) インバ−タの並列運転投入方法
JPH10135742A (ja) 信号波形発生装置