JPS6281813A - 移相回路 - Google Patents
移相回路Info
- Publication number
- JPS6281813A JPS6281813A JP60220445A JP22044585A JPS6281813A JP S6281813 A JPS6281813 A JP S6281813A JP 60220445 A JP60220445 A JP 60220445A JP 22044585 A JP22044585 A JP 22044585A JP S6281813 A JPS6281813 A JP S6281813A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- circuit
- variable
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は５例えばＰＬＬ回路のように単一周波数信号
発生機構を含む回路における移相回路に関する。
発生機構を含む回路における移相回路に関する。
ＰＬＬ（７エーズロツクループ）を例にとって考えるな
らば、従来は第２図のような構成が用いられて来た。す
なわち、入力信号は位相比較器（１）によって基準信号
との位相誤差信号を生成し、ループフィルタ（２）ヲ介
してＶＣＯ（３）？制御する。
らば、従来は第２図のような構成が用いられて来た。す
なわち、入力信号は位相比較器（１）によって基準信号
との位相誤差信号を生成し、ループフィルタ（２）ヲ介
してＶＣＯ（３）？制御する。
ｖＣＯの出力は２分岐されて、一方は基準信号として位
相比較器に供給され、他の一方は適轟な移相器（４）に
よって望ましい位相を有する出力信号となる、従来、ル
ープフィルタ（２）はアナログ素子によって９成されて
いた事が大きな理由でいわゆる定位型フィルタとな５．
ｖｃｏの可変範囲もおのずから狭い範囲に限られていた
。
相比較器に供給され、他の一方は適轟な移相器（４）に
よって望ましい位相を有する出力信号となる、従来、ル
ープフィルタ（２）はアナログ素子によって９成されて
いた事が大きな理由でいわゆる定位型フィルタとな５．
ｖｃｏの可変範囲もおのずから狭い範囲に限られていた
。
近年、ディジタル技術の進歩により、ディジタル素子に
よって無定位型ループフィルタを構成して第２図に示さ
れる回路に応用する場合が出てきた。
よって無定位型ループフィルタを構成して第２図に示さ
れる回路に応用する場合が出てきた。
このような場合、ＶＣＯの可変範囲を従来に比べて旙め
て広くすることができる。すると、従来。
て広くすることができる。すると、従来。
出力・１号の位相は移相器（４）によって望ましい値に
固定できていたものが、回路中出力部に存在する出カケ
ープル（５）等の電気長により、ＶＣＯの発振周波数に
応じて位相が回転するようになる。
固定できていたものが、回路中出力部に存在する出カケ
ープル（５）等の電気長により、ＶＣＯの発振周波数に
応じて位相が回転するようになる。
これは、入力信号と特定の位相関係にある出力信号を得
る事を目的とした回路においては極めて不都合なことで
あっ念。
る事を目的とした回路においては極めて不都合なことで
あっ念。
本発明は上述し次従来回路欠点を改良し念もので、回路
中に大きな電気長を有するケーブル等を含む場合でもＶ
ＣＯの発振周波数にかかわらず入力信号と特定の位相関
係を保った出力信号を得る移相回路を提供する事を目的
とする。
中に大きな電気長を有するケーブル等を含む場合でもＶ
ＣＯの発振周波数にかかわらず入力信号と特定の位相関
係を保った出力信号を得る移相回路を提供する事を目的
とする。
本発明は第２図に示した回路の動作の不都合点を考察し
、移相器の移相量を可変とし、かつ、ループフィルタ中
に暗黙のうちに含まれている周波数情報によって移相量
を制御するとの着想によって成された。すなわち、周波
数検出回路と、可変移相器とを有し、前記可変移相器の
移相量を前記周波数検出回路の検出した周波数によって
決定するものである。
、移相器の移相量を可変とし、かつ、ループフィルタ中
に暗黙のうちに含まれている周波数情報によって移相量
を制御するとの着想によって成された。すなわち、周波
数検出回路と、可変移相器とを有し、前記可変移相器の
移相量を前記周波数検出回路の検出した周波数によって
決定するものである。
［発明の効果〕
本発明により１例えばロックレンジの広いＰＬＬ回路を
電気長にかかわらず実現することができる。
電気長にかかわらず実現することができる。
また、フィルタ等を含む回路のように等何重気長が周波
数に応じて変化する場合でも、ディジタル回路を用いる
ことにより、常に入力信号と一定の位相関係を保持した
出力信号を得ることができる。
数に応じて変化する場合でも、ディジタル回路を用いる
ことにより、常に入力信号と一定の位相関係を保持した
出力信号を得ることができる。
る。
周波数情報は、ループフィルタがディジタル素子によっ
て構成される時は容易に出力することができ、ループフ
ィルタがアナログ素子によって構成される時であっても
簡単なローパスフィルタを追加するだけで容易に得るこ
とができる。
て構成される時は容易に出力することができ、ループフ
ィルタがアナログ素子によって構成される時であっても
簡単なローパスフィルタを追加するだけで容易に得るこ
とができる。
本発明の実施例を図面を引用して説明する。
第１０は本発明をＰ Ｔ、 Ｌ回路【適用した場合の１
成例である。入力信号は１位相比較器＋１）によシ基塾
信号と位相比較され位相誤差信号全生成する。
成例である。入力信号は１位相比較器＋１）によシ基塾
信号と位相比較され位相誤差信号全生成する。
位相誤差信号はループフィルタ（２′）へ入力され、２
つの出力信号全発生する。ひとつの出力信号は。
つの出力信号全発生する。ひとつの出力信号は。
第２図に示すような従来のＰＬＬ回路で得ていたように
ｖＣＯを制御する信号でちり、他のひとつの信号は可変
移相器（４′）の移相量を制御する信号である。
ｖＣＯを制御する信号でちり、他のひとつの信号は可変
移相器（４′）の移相量を制御する信号である。
上記の構成は、さらに詳細に示せば、第３図のようにデ
ィジタル回路によって実現する事ができる。
ィジタル回路によって実現する事ができる。
位相比較器（１）は図中に示すよう例直交復調器、 Ａ
／Ｄ変換器、メモＩＪ （ＰＣ４０Ｍ）によって構成で
きる。
／Ｄ変換器、メモＩＪ （ＰＣ４０Ｍ）によって構成で
きる。
ループフィルタ（２′）は図中に示すように１位相比較
器よりのディジタル形式による位相誤差を入力し、よく
知られた完全積分型ディジタルフィルタ回路、及びディ
ジタルフィルタ出力をアナログ信号に変換するＤ／Ａ変
換器によって構成できる。ここでＤ／Ａ変換するのは一
般的なりｃｏ’２使用する九め、その制御信号としてア
ナログ信号が必要であるからである。
器よりのディジタル形式による位相誤差を入力し、よく
知られた完全積分型ディジタルフィルタ回路、及びディ
ジタルフィルタ出力をアナログ信号に変換するＤ／Ａ変
換器によって構成できる。ここでＤ／Ａ変換するのは一
般的なりｃｏ’２使用する九め、その制御信号としてア
ナログ信号が必要であるからである。
移相器４′は図に示すようにＲＯＭ、Ｄ／Ａ変換器、直
交変調器によって構成される。２個のＲＯＭの内容は、
ループフィルタ中の周波数レジスタよりとシ出された周
波数情報に対応する移相量をφとした時、各々５ＩＮ（
φ）、Ｃ０８（φ）に比例する量とする。
交変調器によって構成される。２個のＲＯＭの内容は、
ループフィルタ中の周波数レジスタよりとシ出された周
波数情報に対応する移相量をφとした時、各々５ＩＮ（
φ）、Ｃ０８（φ）に比例する量とする。
本実施例のようにＲＯＭを用いる事によって周波数と移
相量との間に任意の関係をもたせることが可能である。
相量との間に任意の関係をもたせることが可能である。
例えば一般のケーブルを通る信号は周波数が高くなるに
従って位相遅れが直線的に増大するが５本実施例のよう
にすればこれを逆の特性とする事ができるのみならず、
さらに非直線等、任意の関係を持たせることができる。
従って位相遅れが直線的に増大するが５本実施例のよう
にすればこれを逆の特性とする事ができるのみならず、
さらに非直線等、任意の関係を持たせることができる。
これは、例えば反射のおる出カケープルの位相特性を打
ち消す場合等に極めて有効な特性である。
ち消す場合等に極めて有効な特性である。
これまでの実施例はＰＬＬ回路における本発明の実施に
ついて説明したものであるが１本発明は他に５例えばＰ
ＳＫＳ復波用に用いられる逆変調タンクリミッタ回路の
タンク部分についても実施することができる。特にタン
ク回路がＡＦＣ機能を有する時に１本発明全実施するこ
とにより広帯域にわたって良好に動作するタンク回路を
実現することができる。第４図のような構成によって本
発明を実施できる。
ついて説明したものであるが１本発明は他に５例えばＰ
ＳＫＳ復波用に用いられる逆変調タンクリミッタ回路の
タンク部分についても実施することができる。特にタン
ク回路がＡＦＣ機能を有する時に１本発明全実施するこ
とにより広帯域にわたって良好に動作するタンク回路を
実現することができる。第４図のような構成によって本
発明を実施できる。
また、第５図のような構成によって、４相位相変調波の
ギヤリア再生を行なう４てい倍回路に本発明を実施する
事ができる。
ギヤリア再生を行なう４てい倍回路に本発明を実施する
事ができる。
また、第６図のような構成によって、再変調ＰＬＬ方式
の４相位相変調波用復調回路にも本発明を実施する事が
できる。この実施例においては、周波数情報はループ出
力フィルタ出力をローパスフィルタに通すことによって
得ている。また１本発明の実施によシケーブル（５）の
ほか、再変調回路内の遅延回路（４４の電気長をも補正
することができる。
の４相位相変調波用復調回路にも本発明を実施する事が
できる。この実施例においては、周波数情報はループ出
力フィルタ出力をローパスフィルタに通すことによって
得ている。また１本発明の実施によシケーブル（５）の
ほか、再変調回路内の遅延回路（４４の電気長をも補正
することができる。
第１図は本発明の実施例の回路構成を示す図、第２図は
従来例の回路講成金示す図。 第３図ば乃至第６図は５本発明の実施例での詳細な回路
構成図である。 １・・・位相比較器 ２．２′・・・ループフィルタ ３・・・ＶＣｏ ４．４′・・・移相器 ５・・・出カケープル１
０・・・直交復調器 １１ａ、ｂ・・・Ａ／Ｄ変換
器１２・・・位相比較ＲＯＭ １３．１４・・・係数
回路１５・・・累積加算回路 １６・・・加算器１７
．１９ａ、ｂ ・・−Ｄ ／ Ａ変換器１９ａ、ｂ ・
・−ＲＯＭ ２０・・・直交変調器 第２図 第３図 第４図
従来例の回路講成金示す図。 第３図ば乃至第６図は５本発明の実施例での詳細な回路
構成図である。 １・・・位相比較器 ２．２′・・・ループフィルタ ３・・・ＶＣｏ ４．４′・・・移相器 ５・・・出カケープル１
０・・・直交復調器 １１ａ、ｂ・・・Ａ／Ｄ変換
器１２・・・位相比較ＲＯＭ １３．１４・・・係数
回路１５・・・累積加算回路 １６・・・加算器１７
．１９ａ、ｂ ・・−Ｄ ／ Ａ変換器１９ａ、ｂ ・
・−ＲＯＭ ２０・・・直交変調器 第２図 第３図 第４図
Claims (4)
- （１）周波数検出回路と、可変移相器とを有し、前記可
変移相器の移相量を前記周波数検出回路により検出され
た周波数によって決定する事を特徴とする移相回路、 - （２）周波数検出回路は、基準発振器と直交復調器とデ
ィジタルフィルタより成り、前記基準発振器の出力は入
力信号と共に前記直交復調器に入力され、前記直交復調
器の出力はディジタル化されて前記ディジタルフィルタ
へと入力され、前記ディジタルフィルタは前記入力信号
の周波数情報を出力する事を特徴とする特許請求の範囲
第一項記載の移相回路。 - （３）可変移相器は、可変周波数発振器（ＶＣＯ）の出
力信号を入力信号とし、周波数検出回路の出力信号は前
記可変周波数発振器の周波数を制御することを特徴とす
る特許請求の範囲第一項記載の移相回路。 - （４）可変移相器は、可変周波数共振回路の出力信号を
入力信号とし、周波数検出回路の出力信号は前記可変周
波数共振回路の共振周波数を制御することを特徴とする
特許請求の範囲第一項記載の移相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220445A JPS6281813A (ja) | 1985-10-04 | 1985-10-04 | 移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220445A JPS6281813A (ja) | 1985-10-04 | 1985-10-04 | 移相回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281813A true JPS6281813A (ja) | 1987-04-15 |
Family
ID=16751222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60220445A Pending JPS6281813A (ja) | 1985-10-04 | 1985-10-04 | 移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281813A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252014A (ja) * | 1987-04-08 | 1988-10-19 | Kokusai Denshin Denwa Co Ltd <Kdd> | 位相同期方式 |
| JPH0217722A (ja) * | 1988-07-06 | 1990-01-22 | Matsushita Electric Ind Co Ltd | キャリア同期装置 |
| WO2002005428A3 (en) * | 2000-07-10 | 2002-10-10 | Silicon Lab Inc | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
| US6987424B1 (en) | 2002-07-02 | 2006-01-17 | Silicon Laboratories Inc. | Narrow band clock multiplier unit |
-
1985
- 1985-10-04 JP JP60220445A patent/JPS6281813A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252014A (ja) * | 1987-04-08 | 1988-10-19 | Kokusai Denshin Denwa Co Ltd <Kdd> | 位相同期方式 |
| WO1988008230A1 (en) * | 1987-04-08 | 1988-10-20 | Kokusai Denshin Denwa Kabushiki Kaisha | Phase synchronizing system |
| JPH0217722A (ja) * | 1988-07-06 | 1990-01-22 | Matsushita Electric Ind Co Ltd | キャリア同期装置 |
| WO2002005428A3 (en) * | 2000-07-10 | 2002-10-10 | Silicon Lab Inc | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
| US6580376B2 (en) | 2000-07-10 | 2003-06-17 | Silicon Laboratories, Inc. | Apparatus and method for decimating a digital input signal |
| US6590426B2 (en) | 2000-07-10 | 2003-07-08 | Silicon Laboratories, Inc. | Digital phase detector circuit and method therefor |
| US6630868B2 (en) | 2000-07-10 | 2003-10-07 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
| US6765445B2 (en) | 2000-07-10 | 2004-07-20 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
| US7613267B2 (en) | 2000-07-10 | 2009-11-03 | Silicon Laboratories Inc. | Digitally-synthesized loop filter method and circuit particularly useful for a phase locked loop |
| US6987424B1 (en) | 2002-07-02 | 2006-01-17 | Silicon Laboratories Inc. | Narrow band clock multiplier unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3226577B2 (ja) | ベクトル変調システム、ベクトル変調器 | |
| JP3340919B2 (ja) | 数値電圧制御発振器 | |
| CA1162619A (en) | Demodulator carrier recovery loop | |
| US6674823B2 (en) | Variable rate modulator | |
| US5115468A (en) | SSB digital modulator | |
| CA1067587A (en) | Multi-phase psk demodulator | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| US4567442A (en) | Method and apparatus for demodulating time-discrete frequency-modulated signals | |
| US6611571B1 (en) | Apparatus and method for demodulating an angle-modulated signal | |
| JPS6281813A (ja) | 移相回路 | |
| AU637262B2 (en) | Rate conversion apparatus | |
| US4156851A (en) | Constant-phase delay network | |
| US5068876A (en) | Phase shift angle detector | |
| JPS58114654A (ja) | 基準搬送波再生回路 | |
| JPH08256185A (ja) | 変調器 | |
| US6072374A (en) | FM modulation system using quadrature modulator | |
| US5982200A (en) | Costas loop carrier recovery circuit using square-law circuits | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| US6100755A (en) | Phase decision circuit | |
| JPH08265381A (ja) | 直交変調装置 | |
| JP2936572B2 (ja) | ディジタルｐｓｋ復調回路 | |
| JP3152358B2 (ja) | 周波数制御回路 | |
| JPH06103893B2 (ja) | ディジタル位相変調器 | |
| JPS58136160A (ja) | ベ−スバンド復調器 |