JPS6280733A - Information processor - Google Patents

Abstract

PURPOSE:To prevent an information processor from machine down due to the failure of hardware by checking whether an interruption vector address is correct or not by a microprogram. CONSTITUTION:The microprocessor 1 is connected to an interruption control LSI 2 through an interruption signal line 3 and a data line 4. When detecting an interruption, the LSI 2 informs the detection to the microprocessor 1 through the signal line 3. Receiving the information, the microprocessor 1 reads out an interruption vector address from the LSI 2. The microprocessor 1 checks whether the interruption vector is included within a correct range or not, and when the vector is correct, continues the interruption processing. If the vector exists outside the range, the microprocessor 1 executes error processing.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置、特に、割込み制御機能を有す
る情報処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing device, and particularly to an information processing device having an interrupt control function.

〔従来の技術〕[Conventional technology]

従来の情報処理装置は、マイクログロセ、すが、割込み
制御ＬＳＩからの割込みベクタアドレスを読み出し、そ
の割込みベクタアドレスに基いて各株の割込み処理エン
トリーを作成しておシ、特に、割込みベクタアドレスの
チェックは行っていなかった。Conventional information processing devices read the interrupt vector address from the interrupt control LSI and create an interrupt processing entry for each stock based on the interrupt vector address.In particular, it is necessary to check the interrupt vector address. was not there.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

とのように、上述した従来の情報処理装置は、割込み制
御Ｌ８Ｉが故障して、不正な割込みベクタアドレスが読
出された場合に、不正な割込み処理エントリーを作成し
、マシンダウンをひきおこすという欠点があった。As mentioned above, the above-mentioned conventional information processing apparatus has the disadvantage that when the interrupt control L8I fails and an invalid interrupt vector address is read, an invalid interrupt processing entry is created, causing a machine failure. there were.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の情報処理装置は、割込みベクタアドレスが正当
でおるかどうかをチェックするマイクロプログラムを有
して構成される。The information processing device of the present invention is configured to include a microprogram that checks whether an interrupt vector address is valid.

〔実施例〕〔Example〕

次に、本発明の実施例について、図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

第１図に示す情報処理装置において、マイクロプロセ、
す１は割込み制御ＬＳＩ２と割込み信号線３、データラ
イン４を介して接続されている。割込み制御ＬＳＩ２は
割込みを検出すると、マイクロプロセッサ１に対して割
込み信号線３によシその旨を通知する。マイクロプロセ
、す１はその通知を受取ると、データライン４を介して
割込み制御Ｌ８Ｉ２から割込みベクタアドレスを読出す
。In the information processing device shown in FIG.
1 is connected to an interrupt control LSI 2 via an interrupt signal line 3 and a data line 4. When the interrupt control LSI 2 detects an interrupt, it notifies the microprocessor 1 of the interrupt via the interrupt signal line 3. When the microprocessor S1 receives the notification, it reads the interrupt vector address from the interrupt control L8I2 via the data line 4.

マイクロプロセｙｔ１は、第２図に示されたようにフロ
ーチャートに基づいて、割込みペクタが正しい範囲に入
っているかどうかチェックし、もし、正しければ、割込
み処理を続行し、もし範囲外であれば、エラー処理を行
う。Microprocessor yt1 checks whether the interrupt vector is within the correct range based on the flowchart as shown in FIG. Perform error handling.

すなわち、動作ステップＳ１で割込みが発生すると、動
作ステ、グＳ２で割込みベクタアドレスを読出す。この
割込みベクタアドレスは動作ステップ８３．８４で正当
な最大値よシ小さくかつ正当な最小値より大きいか否か
チェックされ、範囲内に入っていれば動作ステ、プＳ５
で割込み処理が行なわれ、範囲外であれば、動作ステ、
プＳ６でエラー処理が行なわれる。That is, when an interrupt occurs in operation step S1, the interrupt vector address is read out in operation step S2. This interrupt vector address is checked in operation steps 83 and 84 to see if it is smaller than the legal maximum value and larger than the legal minimum value, and if it is within the range, operation step S5 is performed.
interrupt processing is performed, and if it is out of range, the operation status is
Error processing is performed in step S6.

〔発明の効果〕〔Effect of the invention〕

本発明の情報処理装置は、割込みベクタアドレスが正し
いかどうかをマイクロプログラムによりチェックするこ
とにより、ハードウェアの故扉等によるマシンダウンを
防ぐことができるという効果がめる。The information processing device of the present invention has the advantage that by checking whether the interrupt vector address is correct using a microprogram, it is possible to prevent the machine from going down due to a hardware malfunction or the like.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例を示すプロ、り図、第２図は
第１図に示す実施例の動作を説明するための７０−チャ
ートである。 ｌ・・・・・・マイクロプロセッサ、２・・・・・・割
込み制御ＬＳ１．３・・・・・−割込み信号線、４・・
・・−・データライン、Ｓ１〜Ｓ６・・・・・・動作ス
テ、プ。 代理人　弁理士　　内　原　　　晋 第Ｚ図FIG. 1 is a diagram showing one embodiment of the present invention, and FIG. 2 is a 70-chart for explaining the operation of the embodiment shown in FIG. l...Microprocessor, 2...Interrupt control LS1.3...-Interrupt signal line, 4...
...Data line, S1 to S6... Operation step. Agent Patent Attorney Susumu Uchihara Diagram Z

Claims (1)

【特許請求の範囲】[Claims] 割込みベクタアドレスが正当な範囲にあるかどうかをマ
イクロプログラムでチェックし、正当な範囲外であれば
エラー処理を行うことを特徴とする情報処理装置。An information processing device characterized in that a microprogram checks whether an interrupt vector address is within a valid range, and performs error processing if it is outside the valid range.