JPS6278913A - 論理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は論理方式の改良に関し、特にフェイルセーフ化
が容易な論理方式に関する。

〔発明の背景〕

発明者等は、特開昭５９−２８７２５号公報に示すよう
に異なる入力真理値に対して異なる周波数を割当て、周
波数の演算および周波数判定による論理演算と１周波数
倍号としての論理出力を行う論理方式を提案した。この
方式によれば、ＬＳＩ等で構成する論理素子そのものが
、極めて高いフェイル・セニフ性を発揮できる。

〔発明の目的〕

本発明の目的は、異なる入力真理値が、夫々の周波数に
対応するフェイルセーフな論理方式において、更に、フ
ェイル・セーフ性の確保が容易となる論理方式を提供す
ることである。

〔発明の概要〕

本発明は、異なる入力真理値に夫々対応する周波数にあ
る関係を与えておくことにより、上記目的を実現する。

すなわち、入力真理値に対応する周波数は、前段の回路
が故障した場合、入力周波数は零となるが、入力のうち
少なくとも１つの周波数が零、すなわち故障であること
を容易に判定できるように、２つの入力真理値に割当て
る周波数を設定する。今、２つの入力真理値に割当てら
れる２つの周波数のうち、高い方をｆＨ１低い方をｆｔ
、とすれば、この論理入力数をｎとするとき、ｎｆｂ＞
　　（ｎ−１）　　ｆｕ の関係を満足するように、各周波数を設定するのである
。

実施例の説明に入る前に、本発明の考え方を判り易く実
例を挙げて説明しておく。

第２図に、前記提案にて例示した周波数の割当て例を示
している。この図において、（ａ）は。

従来の論理素子の信号で、真理値ｉｔ　１　ｎに対応し
て、直流電圧＋５ｖを割当て、真理値＃　０１７に対応
して、零電圧を割当てた場合を示している。これに対し
、同図（ｂ）は、真理値“１”に対応して３００　Ｈｚ
の周波数信号を割当て、他方、真理値“０”に対応して
５０Ｈｚの周波数信号を割当てている。

第３図は、周波数論理方式による論理素子１の基本構成
を示し、２つの入力端子４および５に与えられる周波数
信号を加算する周波数加算部７と。

その加算周波数の周波数を判定する帯域判定部８と、こ
の判定結果に応じた出力真理値に対応する周波数（交番
）信号を発生する交番信号発生部１０および出力端子６
から成る。

この論理素子１によって、第２図のように割当てられた
周波数Ｊｏ＝３００Ｈｚ、　Ｊｔ、＝５０Ｈｚの入力信
号４および５の演算を行なうことになるが、その結果を
第１表に示す。

第１表 論理をＡＮＤとするか、ＯＲとするかは帯域判定後にど
のような交番信号を発生するかによって決まるが、いず
れにしても、第１表に示す組合せの周波数を判別する必
要がある。ここで注目すべき点は、入力のうち少なくと
も一方がＯＨｚであった場合、正規の出力とは分けて考
える必要がある。これを第１表では出力信号に“−″で
示しているが、正規の周波数帯域と交互に表われてくる
点である。すなわち、ＡＮＤ論理の例で言と、周波数が
６００　Ｈｚ以上の場合は出力周波数としては３００　
Ｈｚ、それ以下の場合は５０　Ｈｚとしておけば良いが
、入力周波数がＯＨｚとなった場合。

すなわち表中の＆４，５，７，８および９については、
５０　Ｈｚを出力する場合（翫６）とは、区別する必要
がある。したがってこの場合には。

６００Ｈｚ、３５０Ｈｚ、３００Ｈｚ、１００Ｈｚおよ
び５０Ｈｚ以下というように、５種類の周波数を判別す
る必要があり、周波数帯域を判別する回路８が複雑とな
る。

第２表 第４図（ｂ）および第２表に本発明の一般定例を示す。

本例では、論理“１″は３００　Ｈｚに、論理“ＯＩＩ
は２００　Ｈｚに対応させている。この場合の出力は第
２表で表わされる。これは従来例の第１表に比べ、故障
人力ＯＨｚを含んだ場合の周波数は、全て３００　Ｈｚ
以下に集中していることがｂかる。これにより、例えば
ＡＮＤＩ理では。

従来１判別すべき周波数が、５種類であったものが、３
００　Ｈｚ　、　４００−　ｉ５００　Ｈｚ　、　４０
０Ｈｚ未満の３種類の周波数帯域を判別するのみで良く
、判別回路数を減少させることができる。

これは、正常な入力がとり得る最小の周波数ｎ！しに比
べ、少なくとも１人力がＯＨｚとなった場合に、考えら
れる最大の周波数（ｎ−１）ｆＨが、より低くなる様に
選んだために、上記の結果が得られたものである６本例
は２人力（ｎ＝２）であるが、論理値を、ｆＨ，ｆｔ、
と２つの周波数に対応させた場合、上記のルールをあて
はめると、２ｆＬ＞ｆＨなる関係が成立する様、　ｉＨ
，ｆｔ、を定めるということである。

仮にｆｕ＝３００ＨｚとすればｆＬ＞１５０Ｈｚとして
決めてやれば、上記条件を満足することになる。本例は
、ｆＬ＝２００Ｈｚとしたため、周波数帯域判定の領域
の種類を減少させることができたものである。

〔発明の実施例〕

本発明の一実施例を第１図に示す、この図は前掲特開昭
５９−２８７２５号公報の第８図で詳しく説明されたも
のをそのまま使用することができるが、出力規制回路２
７を設けた点のみが異っている。この実施例はリング演
算と呼ばれる演算方式を採用している。リング演算自体
については、ＡＴＣ（自動列車制御装置）の分野で多用
されており、特許第９２３３２７号、同第９６４８１６
号、同第１０７２７４５号等で詳しく述べた。

第１図中、論理素子（全体）１は、周波数加算部７と帯
域判定部８と交番信号発生部１０とからなるが、帯域判
定部８と交番信号発生部１０は同一の演算ルートを時分
割にて共用している。本実施例の周波数加算部７は、入
力端子４と５に与えられた交番信号の周波数を加算する
ためにサンプリング回路１８．２０および排他論理和（
ＦＯＲ）２２を備えている。各サンプリング回路１８お
よび２０は、夫々クロック信号２６および２８を受取る
ことによって、２つの入力交番信号波形の立上りと立下
りを確実にずらす、この結果ＥＯＲ２２は２つの入力交
番信号の周波数を確実に加算した周波数をもつ交番信号
１４を出力することができる。

周波数帯域判定部８としては、基本的には次のようにし
て構成される。すなわち１周波数加算された交番信号１
４を、交番信号発生回路３０によって発生された基準周
波数をもつ交番信号３２と。

周波数比較回路３４にて比較することによって帯域判定
を行う。このとき、複数の周波数帯域の判定を行うため
に、交番信号発生回路３０は時分割で異る複数の基準周
波数の交番信号を発生し、周波数比較回路３４もまた、
時分割で、交番信号１４と複数の基準交番信号３２との
比較を行ない。

帯域判定を可能にする。従って、周波数比較回路３４の
大小比較判定信号が、どのタイミングで発生するかによ
って周波数帯域の判定が行われる。

また、交番信号発生部（全体）１０としては、上記の帯
域判定とは更に時分割され、帯域判定結果に応じた出力
真理値に対応した周波数をもつ交番信号を、交番信号発
生回路３０を共用して発生させる。

以下、細部に亘って説明する。

クロック信号発生回路２４で発生したクロック信号３８
はアドレス回路４ｏによりアドレス信号４２に変換され
、装置は、このアドレス信号により、１アドレス周期を
単位とする高速の演算を繰返す（リング演算）。

アドレス信号４２は、タイミング回路４４に入力され１
時分割演算に必要な複数のタイミング信号４６，４８，
５０および５２を発生する。

メモリ５４は、帯域判定用の基準周波数データを記憶し
ており、上記アドレス信号４２および判定信号３６とに
より、夫々データ列５６および５８を読出すことができ
る。データ列５６は、複数の基準周波数Ｊｘｏ−ｆｓを
夫々現わすデータを時分割で読出したものであり、デー
タ切換回路６０を介して交番信号発生回路３０に入力さ
れる。

これにより、交番信号発生回路３０は、複数の異なる基
準周波数ｆ１ｏ−ｆｓ　を時分割で発生するのである。

これにより前述した周波数比較のための基準値が得られ
る。

この比較の結果は１判定信号３６の発生タイミングによ
ることは前述した。そこで、この判定信号３６が発生し
たタイミングで、データ列５８の中のひとつのデータを
ラッチし、ラッチされたデータが現わす周波数（出力真
理値に対応）をもつ交番信号を発生する。つまり、デー
タ列５８は、正論理に対応する周波数ｉｐ、負論理に対
応する周波数ｆｓおよび異常に対応する周波数ｆｅｔｉ
−現わすデータを順次読出したものであって、判定信号
３６が発生したタイミングに応じて、上記のデータのい
ずれかをラッチ回路６２にラッチすれば。

このラッチされたデータが、帯域判定の結果を表わすこ
とになる。

ラッチ回路６２のラッチデータｉｐ、ｆＮあるいはｆＥ
は、データ切換回路６０により、１アドレス周期内の出
力機能を割振られたタイムスロットにおいて交番信号発
生回路３０へ伝達され、出力すべき真理値に対応した周
波数ｊｐ、ＩＮあるいはｆｅをもつ交番信号３２を発生
することができる。

交番信号３２のうち、上記のタイミングで発生したもの
のみが出力すべきものであるから、タイミング信号５０
によりこれを規制して論理出力回路６４から出力端子６
へ出力する。

エラー検知回路６６および故障検知出力回路６８も、割
当てられたひとつの時分割スロットで動作するが、その
詳細は前記公開公報に述べられており、また、本発明と
直接関係ないので省略する。

次に、具体的な動作をＯＲ素子の場合を例に採り第２表
を参照しながら説明する。

アドレス信号４２の１周期ｔを複数のタイムスロットｔ
ｘ〜ｔｎに区切り、各タイムスロット毎の機能を割振っ
ておく。

メモリ５４内に記憶されたデータは、アドレス信号４２
の表わす各タイムスロットｔ１〜ｔｒ、において、デー
タ列５６と５８として並列に順次読出される。

以下の処理の手順は、すべて、タイミング回路４４によ
って発生されるタイミング信号４６゜４８．４９．５０
および５２によって制御される。

まず、３つのタイムスロットｔｌ〜ｔ８において、それ
ぞれ異なる３つの周波数ｆｘｏ”ｆａの交番信号を、交
番信号発生回路３０により発生する。つまり、タイムス
ロットｔｌ〜ｔ８でメモリ５４から夫々周波数ｆｒｏ−
ｆｓに相当する記憶データ列５６が読出され、データ切
換回路６０を通して交番信号発生回路３０へ与えられる
。アドレス周期ｔは、例えば９６μｓであり、各タイム
スロット１１〜ｔｏは９６μＳに１回の割で発生する。

従って、該当スロットが現われる毎にパルスを出力すれ
ば、１／９６μｓ手１０　Ｋ　Ｈｚの周波数の交番信号
を発生することになる。今、仮に５ＫＨｚの交番信号を
発生したいとすれば、該当するスロットが２回現われる
毎に、つまり１／２に分周してパルスを出せばよい、こ
のように、該当するスロットを分周する形態で、記憶デ
ータｆｘｏ−ｆｓの表わす周波数の交番信号を、各スロ
ット別に発生することができる。

この結果、交番信号発生回路３ｏの出力３２は、タイム
スロットｔｌ”ｔａ毎に異なる周波数を有しており、ｆ
ｓｏ＝６５０Ｈｚｅ　　ｆ９＝４５０Ｈｚ。

ｆｓ　＝３５０Ｈｚであるものとする。

周波数比較回路３４には、上記の交番信号発生回路３０
の出力３２と、入力端子４と５に与えられた交番信号の
周波数加算信号１４とが与えられ各スロット毎に両者間
の周波数比較を行う、なお。

加算信号１４は、１アドレス周期を内では交番しない信
号である。

正論理の入力周波数をｆｐ＝３００Ｈｚ、負論理の入力
周波数をｆＮ＝２００Ｈ２、本論理素子に入力を与える
前段の論理素子の異常時に発生する周波数をｆｅ　＝Ｏ
Ｈｚとする。

ここで、周波数比較回路３４は、前述した特許明細書に
述べられたリング演算方式を採るものである。その動作
を説明する。

今、タイムスロットｔｉに着目する。高速（９６μｓ毎
）で次々に現われるタイムスロットｔｌのうち、　ｆｚ
ｏ＝６５０Ｈｚに相当する分周されたスロットでのみ、
信号３２が“１″　（正）となる。一方、もうひとつの
入力１４は、入力４と５の和の周波数をもち、仮に、こ
れを２．ｆｐ　とすれば、全スロットｔ１のうち、２ｊ
ｐ＝６００Ｈｚに相当する分周されたスロットでのみ信
号１４が１１１１１（正）となる。

これらの２つの入力パルタ列３２と１４は、タイムスロ
ットｔｌ内で、一方のパルスによりアップカウント、他
方のパルスによりダウンカウントすることにより周波数
比較がなされ１両者の差が予定値になると、このタイム
スロットｔＩ内で出力信号３６を発生する。この例では
、信号３２が６５０Ｈｚ、信号１４が６００　Ｈｚであ
るから、信号３２〉信号１４であり、周波数差の積分値
が前記予定値に達したとき判定信号３６が、スロットｔ
ｌ内で“１″となる。

前述したように、この演算は極めて高速であり、上記の
例でタイムスロットｔ１での判定信号３６が“１″にな
るのに数ｍｓＬか要しない。

同様に、タイムスロットｔｚ−ｔ＋＋においても交番信
号３２と１４とが比較されるが、その他方側の入力交番
信号１４は、上記タイムスロット１１内と同一周波数で
ある。これに対し、一方の入力　１交番信号３２は、前
述のように、タイムスロットｔｘ〜ｔ８毎に６５０から
、４５０および３５０へと変化する。夫々のタイムスロ
ットでの周波数比較の結果は、各スロット毎の判定信号
３６によって識別される。

このようにして、周波数比較結果を現す判定信号３６を
得、その立下り、つまり１′１″からｕ　Ｏ＋＋への変
化を、タイミング信号４６によって選択的に抽出し、ラ
ッチ回路６２をトリガする。このと、ノ き、入力端子４あるいは５へ与えられる交番信号に５周
波数ｉｐ　＝ＯＨｚ　（異常信号）を含んでいない場合
には、タイムスロットｔ２またはｔ３で、判定信号３６
は必ず“０”になる、それ以前のタイムスロットｔｌで
は１判定信号３６はすべて５１″である。なぜなら、第
２表の項ＮＱ１〜４に示す通り、入力周波数が正常であ
る限り、（１）２ｆｐ　＝６００Ｈｚ、（２）　ｊｐ＋
ｆｎ＝５００Ｈｚあるいは、（３）２ｆｓ　＝４００Ｈ
ｚであるから、いずれも基準周波数ｆｔｏ＝６５０Ｈｚ
とｆδ＝３５０　Ｈｚの間にあり、スロットｔ１では常
に判定信号３６はＩＩ　Ｉ　１１であり、スロットｔ３
では常に判定信号３６は１１０７７となるはずである。

また、第２表における項Ｎ１１４では、２ｆＮ＝４００
Ｈｚであるから、基準周波数ｆθ＝４５０Ｈｚとｆ。

”　３５０　Ｈｚとの間にあり１判定信号３６は、スロ
ットｔ２まで“１”で、スロットｔδで“ＯＩｔとなる
はずである。

従って、判定信号３６の立下リエツジトリガにより、ラ
ッチ回路６２にラッチされるデータ５８は、ＯＲ素子で
あるから、上記項Ｎｏ　１〜３においては、タイムスロ
ットｔ２にてデータｆｐであり、項＆４においては、タ
イムスロットｔ３にてデータｆｗである。

また、タイムスロットｔｚｔｔａ以外のタイムスロット
１１で判定信号３６が立下るか、タイムスロットｔａに
て判定信号３６が立上ったとすれば、この周波数帯域判
定までに異常がある訳であり。

その場合にはデータｆＥ　（異常を示す信号。第２表で
は「−」で示す）をラッチすることになる。

ラッチされたメモリ５４内のデータ列５８のうちのデー
タｆｐ、ｆＮあるいはｆＥ！は１次のタイムスロットｔ
ｉにおいて、データ切換回路６０から交番信号発生回路
３０へ転送される。従って、交番信号発生回路３０は、
タイムスロットｔ４に、周波数ｆｐ　　（正論理）１周
波数ｆｎ　　（負論理）あるいは周波数ｆｅ　　（異常
）の交番信号を、前述同様の要領で発生する。論理出力
回路６４は、タイムスロットし４でのみ生ずるタイミン
グ信号５０の助けを借りて、上記周波数ｆｐ　、ｆｎあ
るいはｆεの交番信号を出力端子６へ送出するのである
。

さて、入力交番信号の周波数の和、つまり交番信号１４
の周波数が、基準周波数ｆｘａを越えるあるいは越えた
と誤判定した場合や、基準周波数ｆ６を下回るあるいは
下回ると誤判定した場合には、タイムスロット上１〜ｔ
３間で判定信号３６は０”あるいは“１″のままであっ
て、立下リエツジトリガ信号を生じない。従って、デー
タ列５８から、ラッチ回路６２にラッチされるデータも
なく、タイムスロットｔ４において交番信号発主回路３
０は交番信号を発生しない。

以上により、入力端子４，５に、周波数ｉｐ（正論理）
、ｆＮ（負論理）あるいはｆｅ　　（異常）の交番信号
を受取り、同様に周波数が対応させられた交番信号を出
力端子６へ送出する周波数論理によるＯＲ素子の機能が
達成される。

この動作から明らかなように、入力端子４と５のうち少
なくとも一方に、正規周波数ｆｐ　、　ｆｎ以外の異常
周波数が入力された場合や１本論理素子内部の周波数値
の演算、判定および交番信号の発生動作に異常が生じた
場合にも、正規の出力周波数ｊｐ　、　ｆｒｉ　を出力
する確率は極めて低く、フェイルセーフ性の高い論理素
子を提供できる。

更に、正常な周波数と判定する周波数帯域を狭めること
により、異常を検出する確率を高めることができ、一層
のフェイルセーフ性の向上を図ることも容易である。

以上は、第２表のＯＲ素子について述べたが。

第２表のＡＮＤ素子その他の論理素子のすべてを、メモ
リ内にデータ列５６（基準周波数データ）あるいはデー
タ列５８（出力真理値に対応する周波数データ）を書換
えるだけで構成し得ることは容易に理解できる。

アンド素子として用いる場合には、第２表に基づき、周
波数帯域判定結果が２ｊｐである場合のみ、正論理周波
数ｊｐを出力し、その他の正常な入力の組合せでは負論
理周波数ｆＮを出力するようにすればよい、このため、
メモリ５４に記憶させるデータ列５６内の基準周波数デ
ータのうち、ｆｔｏ＝６５０Ｈｚおよびｆａ　＝３５０
Ｈｚはそのままとし、ｆｓ＝５５０Ｈｚに書換えるだけ
でよい。

また、データ列５６のうち、データｊｐとｆｐｉを入換
えれば、上記のＯＲおよびＡＮＤ素子が。

夫々ＮＯＲおよびＮＡＮＯ素子に転換できることは、第
２表から明らかである。

ＦＯＲ論理素子は従来の２値論理方式ではＡＮＤ、ＯＲ
，ＮＯＴの数個の２値論理素子を用いて構成する必要が
あるが本発明によれば単一の論理素子でＦＯＲの論理を
実現できる。その詳細は、前記公開公報に詳述されてい
るので省略する。

また、特定スロットによる故障検知機能も同様である。

その故障検知出力回路６８の出カフ０は。

正常時には交番信号であるが１．異常検知時には交番を
停止する。論理出力回路６４の出力もまた。

これまで詳述したように、それ以前の回路全体に異常が
なければ、正常入力を受けたとき、やはり交番信号Ｆｐ
あるいはＦＮを出力する。出力規制回路７２は、例えば
Ｄ−Ｔフリップフロップが用いられ、故障検知出力回路
６８の出カフ０に交番信号がない限り、論理出力回ｙＩ
Ｉ６４の出力を出力端子６へ伝達しない。

このようにして万全のフェイルセーフ性を確保している
。

他の実施例を第５図に示す６本実施例は、入力端子７４
を追加して、３人力とした場合を示す。

この場合の周波数の割当てについては前実施例と同様に
考え、正常な入理がとり得る最小の周波数に比べ、少な
くとも１入力がＯＨｚとなった場合のとり得る最大の周
波数がより低くなる様にｆＨ。

ｆｔ、を決める必要がある。

したがって。

３ｆｂ’）２．ｆＨ を満す様ｆＬ、ｆＨを定めなければならない。

第３表 第３表にｆＨ＝４００Ｈｚ、ｆＬ＝３００Ｈｚとした場
合の出力条件表を示す。木表によれば少なくとも１つの
入力が故障（ＯＨｚ相当）となった場合、各入力の加算
後の周波数が正常な場合と、やはり一点でその範囲が完
全に分離できるため、周波数判別の領域の数を少なくす
ることができる。

本方式におけるより具体化したブロック図を第６図に示
す１本実施例における演算部７は入力端子４と５と７４
に与えられた交番信号の周波数を加算するためサンプリ
ング回路１８．２０および７６と、排他論理和ＦＯＲ２
２，７８を備えている。

各サンプリング回路１８，２０および７６は夫夫クロッ
ク信号２６．２８および８０を受取ることによって３つ
の入力交番信号波形の立上りと立下りを確実にずらす、
この結果ＦＯＲ２２，７８は、３つの入力交番信号の周
波数を確実に加算した周波数をもつ交番信号１４を出力
することができる。

本実施例のその他の部分については、前述の実施例と同
様である。

本実施例によれば、３人力をもつ論理回路において、少
ない周波数判別回路で、入力に故障信号が含まれる場合
の判定が可能である。

前記各実施例で示した本発明の論理方式は、入力数が４
以上であっても同様に応用することが可能であり、一般
的に、ｎ入力に対して、ｎｆｔ、＞　　（ｎ−１）　　
ｆｇ なる関係が成立する様、高低面周波数ｆ１４１　ｆＬを
選ぶのである。

〔発明の効果〕

本発明によれば、周波数論理方式において、わずか３つ
の周波数判別で、故障入力を含めた判別ができ、回路の
簡略化、装置の小形化が実現でき、よりフェイルセーフ
性を向上できる。

【図面の簡単な説明】

第１図は本発明の１実施例による２人力周波数論理素子
の構成図、第２図は従来の実施例で、入力真理値と周波
数との対応関係を説明する図、第３図は２人力の論理の
構成図、第４図は本発明の説明図で入力真理値と周波数
の対応関係を説明する図、第５図は本発明による他の実
施例の基本ブロック図で３人力の論理の構成図、第６図
はその具体的なブロック図である。 １・・・論理素子、７・・・演算部、８・・・帯域判定
部、１０・・・交番信号発生部、４，５．７４・・・入
力端子。 ６・・・出力端子。

Claims (1)

1. 【特許請求の範囲】 １、少なくとも２つの入力真理値の夫々に対して異なる
   周波数をもつ交番信号を少なくとも２つ入力し、この入
   力周波数値を加算し、その値が予定の周波数帯にあるか
   否かに応じて異る出力真理値に対応した信号を出力する
   もにおいて、 入力数をｎとし、２つの異る出力真理値に対応する周波
   数値のうち高い方の周波数をｆ＿Ｈ、低い方の周波数を
   ｆ＿Ｌとするとき、両者の関係をｎｆ＿Ｌ＞（ｎ−１）
   ｆ＿Ｈとなる様に設定したことを特徴とする論理方式。