JPS6278913A - 論理方式 - Google Patents
論理方式Info
- Publication number
- JPS6278913A JPS6278913A JP21789585A JP21789585A JPS6278913A JP S6278913 A JPS6278913 A JP S6278913A JP 21789585 A JP21789585 A JP 21789585A JP 21789585 A JP21789585 A JP 21789585A JP S6278913 A JPS6278913 A JP S6278913A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input
- signal
- frequencies
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は論理方式の改良に関し、特にフェイルセーフ化
が容易な論理方式に関する。
が容易な論理方式に関する。
発明者等は、特開昭59−28725号公報に示すよう
に異なる入力真理値に対して異なる周波数を割当て、周
波数の演算および周波数判定による論理演算と1周波数
倍号としての論理出力を行う論理方式を提案した。この
方式によれば、LSI等で構成する論理素子そのものが
、極めて高いフェイル・セニフ性を発揮できる。
に異なる入力真理値に対して異なる周波数を割当て、周
波数の演算および周波数判定による論理演算と1周波数
倍号としての論理出力を行う論理方式を提案した。この
方式によれば、LSI等で構成する論理素子そのものが
、極めて高いフェイル・セニフ性を発揮できる。
本発明の目的は、異なる入力真理値が、夫々の周波数に
対応するフェイルセーフな論理方式において、更に、フ
ェイル・セーフ性の確保が容易となる論理方式を提供す
ることである。
対応するフェイルセーフな論理方式において、更に、フ
ェイル・セーフ性の確保が容易となる論理方式を提供す
ることである。
本発明は、異なる入力真理値に夫々対応する周波数にあ
る関係を与えておくことにより、上記目的を実現する。
る関係を与えておくことにより、上記目的を実現する。
すなわち、入力真理値に対応する周波数は、前段の回路
が故障した場合、入力周波数は零となるが、入力のうち
少なくとも1つの周波数が零、すなわち故障であること
を容易に判定できるように、2つの入力真理値に割当て
る周波数を設定する。今、2つの入力真理値に割当てら
れる2つの周波数のうち、高い方をfH1低い方をft
、とすれば、この論理入力数をnとするとき、nfb>
(n−1) fu の関係を満足するように、各周波数を設定するのである
。
が故障した場合、入力周波数は零となるが、入力のうち
少なくとも1つの周波数が零、すなわち故障であること
を容易に判定できるように、2つの入力真理値に割当て
る周波数を設定する。今、2つの入力真理値に割当てら
れる2つの周波数のうち、高い方をfH1低い方をft
、とすれば、この論理入力数をnとするとき、nfb>
(n−1) fu の関係を満足するように、各周波数を設定するのである
。
実施例の説明に入る前に、本発明の考え方を判り易く実
例を挙げて説明しておく。
例を挙げて説明しておく。
第2図に、前記提案にて例示した周波数の割当て例を示
している。この図において、(a)は。
している。この図において、(a)は。
従来の論理素子の信号で、真理値it 1 nに対応し
て、直流電圧+5vを割当て、真理値# 017に対応
して、零電圧を割当てた場合を示している。これに対し
、同図(b)は、真理値“1”に対応して300 Hz
の周波数信号を割当て、他方、真理値“0”に対応して
50Hzの周波数信号を割当てている。
て、直流電圧+5vを割当て、真理値# 017に対応
して、零電圧を割当てた場合を示している。これに対し
、同図(b)は、真理値“1”に対応して300 Hz
の周波数信号を割当て、他方、真理値“0”に対応して
50Hzの周波数信号を割当てている。
第3図は、周波数論理方式による論理素子1の基本構成
を示し、2つの入力端子4および5に与えられる周波数
信号を加算する周波数加算部7と。
を示し、2つの入力端子4および5に与えられる周波数
信号を加算する周波数加算部7と。
その加算周波数の周波数を判定する帯域判定部8と、こ
の判定結果に応じた出力真理値に対応する周波数(交番
)信号を発生する交番信号発生部10および出力端子6
から成る。
の判定結果に応じた出力真理値に対応する周波数(交番
)信号を発生する交番信号発生部10および出力端子6
から成る。
この論理素子1によって、第2図のように割当てられた
周波数Jo=300Hz、 Jt、=50Hzの入力信
号4および5の演算を行なうことになるが、その結果を
第1表に示す。
周波数Jo=300Hz、 Jt、=50Hzの入力信
号4および5の演算を行なうことになるが、その結果を
第1表に示す。
第1表
論理をANDとするか、ORとするかは帯域判定後にど
のような交番信号を発生するかによって決まるが、いず
れにしても、第1表に示す組合せの周波数を判別する必
要がある。ここで注目すべき点は、入力のうち少なくと
も一方がOHzであった場合、正規の出力とは分けて考
える必要がある。これを第1表では出力信号に“−″で
示しているが、正規の周波数帯域と交互に表われてくる
点である。すなわち、AND論理の例で言と、周波数が
600 Hz以上の場合は出力周波数としては300
Hz、それ以下の場合は50 Hzとしておけば良いが
、入力周波数がOHzとなった場合。
のような交番信号を発生するかによって決まるが、いず
れにしても、第1表に示す組合せの周波数を判別する必
要がある。ここで注目すべき点は、入力のうち少なくと
も一方がOHzであった場合、正規の出力とは分けて考
える必要がある。これを第1表では出力信号に“−″で
示しているが、正規の周波数帯域と交互に表われてくる
点である。すなわち、AND論理の例で言と、周波数が
600 Hz以上の場合は出力周波数としては300
Hz、それ以下の場合は50 Hzとしておけば良いが
、入力周波数がOHzとなった場合。
すなわち表中の&4,5,7,8および9については、
50 Hzを出力する場合(翫6)とは、区別する必要
がある。したがってこの場合には。
50 Hzを出力する場合(翫6)とは、区別する必要
がある。したがってこの場合には。
600Hz、350Hz、300Hz、100Hzおよ
び50Hz以下というように、5種類の周波数を判別す
る必要があり、周波数帯域を判別する回路8が複雑とな
る。
び50Hz以下というように、5種類の周波数を判別す
る必要があり、周波数帯域を判別する回路8が複雑とな
る。
第2表
第4図(b)および第2表に本発明の一般定例を示す。
本例では、論理“1″は300 Hzに、論理“OII
は200 Hzに対応させている。この場合の出力は第
2表で表わされる。これは従来例の第1表に比べ、故障
人力OHzを含んだ場合の周波数は、全て300 Hz
以下に集中していることがbかる。これにより、例えば
ANDI理では。
は200 Hzに対応させている。この場合の出力は第
2表で表わされる。これは従来例の第1表に比べ、故障
人力OHzを含んだ場合の周波数は、全て300 Hz
以下に集中していることがbかる。これにより、例えば
ANDI理では。
従来1判別すべき周波数が、5種類であったものが、3
00 Hz 、 400− i500 Hz 、 40
0Hz未満の3種類の周波数帯域を判別するのみで良く
、判別回路数を減少させることができる。
00 Hz 、 400− i500 Hz 、 40
0Hz未満の3種類の周波数帯域を判別するのみで良く
、判別回路数を減少させることができる。
これは、正常な入力がとり得る最小の周波数n!しに比
べ、少なくとも1人力がOHzとなった場合に、考えら
れる最大の周波数(n−1)fHが、より低くなる様に
選んだために、上記の結果が得られたものである6本例
は2人力(n=2)であるが、論理値を、fH,ft、
と2つの周波数に対応させた場合、上記のルールをあて
はめると、2fL>fHなる関係が成立する様、 iH
,ft、を定めるということである。
べ、少なくとも1人力がOHzとなった場合に、考えら
れる最大の周波数(n−1)fHが、より低くなる様に
選んだために、上記の結果が得られたものである6本例
は2人力(n=2)であるが、論理値を、fH,ft、
と2つの周波数に対応させた場合、上記のルールをあて
はめると、2fL>fHなる関係が成立する様、 iH
,ft、を定めるということである。
仮にfu=300HzとすればfL>150Hzとして
決めてやれば、上記条件を満足することになる。本例は
、fL=200Hzとしたため、周波数帯域判定の領域
の種類を減少させることができたものである。
決めてやれば、上記条件を満足することになる。本例は
、fL=200Hzとしたため、周波数帯域判定の領域
の種類を減少させることができたものである。
本発明の一実施例を第1図に示す、この図は前掲特開昭
59−28725号公報の第8図で詳しく説明されたも
のをそのまま使用することができるが、出力規制回路2
7を設けた点のみが異っている。この実施例はリング演
算と呼ばれる演算方式を採用している。リング演算自体
については、ATC(自動列車制御装置)の分野で多用
されており、特許第923327号、同第964816
号、同第1072745号等で詳しく述べた。
59−28725号公報の第8図で詳しく説明されたも
のをそのまま使用することができるが、出力規制回路2
7を設けた点のみが異っている。この実施例はリング演
算と呼ばれる演算方式を採用している。リング演算自体
については、ATC(自動列車制御装置)の分野で多用
されており、特許第923327号、同第964816
号、同第1072745号等で詳しく述べた。
第1図中、論理素子(全体)1は、周波数加算部7と帯
域判定部8と交番信号発生部10とからなるが、帯域判
定部8と交番信号発生部10は同一の演算ルートを時分
割にて共用している。本実施例の周波数加算部7は、入
力端子4と5に与えられた交番信号の周波数を加算する
ためにサンプリング回路18.20および排他論理和(
FOR)22を備えている。各サンプリング回路18お
よび20は、夫々クロック信号26および28を受取る
ことによって、2つの入力交番信号波形の立上りと立下
りを確実にずらす、この結果EOR22は2つの入力交
番信号の周波数を確実に加算した周波数をもつ交番信号
14を出力することができる。
域判定部8と交番信号発生部10とからなるが、帯域判
定部8と交番信号発生部10は同一の演算ルートを時分
割にて共用している。本実施例の周波数加算部7は、入
力端子4と5に与えられた交番信号の周波数を加算する
ためにサンプリング回路18.20および排他論理和(
FOR)22を備えている。各サンプリング回路18お
よび20は、夫々クロック信号26および28を受取る
ことによって、2つの入力交番信号波形の立上りと立下
りを確実にずらす、この結果EOR22は2つの入力交
番信号の周波数を確実に加算した周波数をもつ交番信号
14を出力することができる。
周波数帯域判定部8としては、基本的には次のようにし
て構成される。すなわち1周波数加算された交番信号1
4を、交番信号発生回路30によって発生された基準周
波数をもつ交番信号32と。
て構成される。すなわち1周波数加算された交番信号1
4を、交番信号発生回路30によって発生された基準周
波数をもつ交番信号32と。
周波数比較回路34にて比較することによって帯域判定
を行う。このとき、複数の周波数帯域の判定を行うため
に、交番信号発生回路30は時分割で異る複数の基準周
波数の交番信号を発生し、周波数比較回路34もまた、
時分割で、交番信号14と複数の基準交番信号32との
比較を行ない。
を行う。このとき、複数の周波数帯域の判定を行うため
に、交番信号発生回路30は時分割で異る複数の基準周
波数の交番信号を発生し、周波数比較回路34もまた、
時分割で、交番信号14と複数の基準交番信号32との
比較を行ない。
帯域判定を可能にする。従って、周波数比較回路34の
大小比較判定信号が、どのタイミングで発生するかによ
って周波数帯域の判定が行われる。
大小比較判定信号が、どのタイミングで発生するかによ
って周波数帯域の判定が行われる。
また、交番信号発生部(全体)10としては、上記の帯
域判定とは更に時分割され、帯域判定結果に応じた出力
真理値に対応した周波数をもつ交番信号を、交番信号発
生回路30を共用して発生させる。
域判定とは更に時分割され、帯域判定結果に応じた出力
真理値に対応した周波数をもつ交番信号を、交番信号発
生回路30を共用して発生させる。
以下、細部に亘って説明する。
クロック信号発生回路24で発生したクロック信号38
はアドレス回路4oによりアドレス信号42に変換され
、装置は、このアドレス信号により、1アドレス周期を
単位とする高速の演算を繰返す(リング演算)。
はアドレス回路4oによりアドレス信号42に変換され
、装置は、このアドレス信号により、1アドレス周期を
単位とする高速の演算を繰返す(リング演算)。
アドレス信号42は、タイミング回路44に入力され1
時分割演算に必要な複数のタイミング信号46,48,
50および52を発生する。
時分割演算に必要な複数のタイミング信号46,48,
50および52を発生する。
メモリ54は、帯域判定用の基準周波数データを記憶し
ており、上記アドレス信号42および判定信号36とに
より、夫々データ列56および58を読出すことができ
る。データ列56は、複数の基準周波数Jxo−fsを
夫々現わすデータを時分割で読出したものであり、デー
タ切換回路60を介して交番信号発生回路30に入力さ
れる。
ており、上記アドレス信号42および判定信号36とに
より、夫々データ列56および58を読出すことができ
る。データ列56は、複数の基準周波数Jxo−fsを
夫々現わすデータを時分割で読出したものであり、デー
タ切換回路60を介して交番信号発生回路30に入力さ
れる。
これにより、交番信号発生回路30は、複数の異なる基
準周波数f1o−fs を時分割で発生するのである。
準周波数f1o−fs を時分割で発生するのである。
これにより前述した周波数比較のための基準値が得られ
る。
る。
この比較の結果は1判定信号36の発生タイミングによ
ることは前述した。そこで、この判定信号36が発生し
たタイミングで、データ列58の中のひとつのデータを
ラッチし、ラッチされたデータが現わす周波数(出力真
理値に対応)をもつ交番信号を発生する。つまり、デー
タ列58は、正論理に対応する周波数ip、負論理に対
応する周波数fsおよび異常に対応する周波数feti
−現わすデータを順次読出したものであって、判定信号
36が発生したタイミングに応じて、上記のデータのい
ずれかをラッチ回路62にラッチすれば。
ることは前述した。そこで、この判定信号36が発生し
たタイミングで、データ列58の中のひとつのデータを
ラッチし、ラッチされたデータが現わす周波数(出力真
理値に対応)をもつ交番信号を発生する。つまり、デー
タ列58は、正論理に対応する周波数ip、負論理に対
応する周波数fsおよび異常に対応する周波数feti
−現わすデータを順次読出したものであって、判定信号
36が発生したタイミングに応じて、上記のデータのい
ずれかをラッチ回路62にラッチすれば。
このラッチされたデータが、帯域判定の結果を表わすこ
とになる。
とになる。
ラッチ回路62のラッチデータip、fNあるいはfE
は、データ切換回路60により、1アドレス周期内の出
力機能を割振られたタイムスロットにおいて交番信号発
生回路30へ伝達され、出力すべき真理値に対応した周
波数jp、INあるいはfeをもつ交番信号32を発生
することができる。
は、データ切換回路60により、1アドレス周期内の出
力機能を割振られたタイムスロットにおいて交番信号発
生回路30へ伝達され、出力すべき真理値に対応した周
波数jp、INあるいはfeをもつ交番信号32を発生
することができる。
交番信号32のうち、上記のタイミングで発生したもの
のみが出力すべきものであるから、タイミング信号50
によりこれを規制して論理出力回路64から出力端子6
へ出力する。
のみが出力すべきものであるから、タイミング信号50
によりこれを規制して論理出力回路64から出力端子6
へ出力する。
エラー検知回路66および故障検知出力回路68も、割
当てられたひとつの時分割スロットで動作するが、その
詳細は前記公開公報に述べられており、また、本発明と
直接関係ないので省略する。
当てられたひとつの時分割スロットで動作するが、その
詳細は前記公開公報に述べられており、また、本発明と
直接関係ないので省略する。
次に、具体的な動作をOR素子の場合を例に採り第2表
を参照しながら説明する。
を参照しながら説明する。
アドレス信号42の1周期tを複数のタイムスロットt
x〜tnに区切り、各タイムスロット毎の機能を割振っ
ておく。
x〜tnに区切り、各タイムスロット毎の機能を割振っ
ておく。
メモリ54内に記憶されたデータは、アドレス信号42
の表わす各タイムスロットt1〜tr、において、デー
タ列56と58として並列に順次読出される。
の表わす各タイムスロットt1〜tr、において、デー
タ列56と58として並列に順次読出される。
以下の処理の手順は、すべて、タイミング回路44によ
って発生されるタイミング信号46゜48.49.50
および52によって制御される。
って発生されるタイミング信号46゜48.49.50
および52によって制御される。
まず、3つのタイムスロットtl〜t8において、それ
ぞれ異なる3つの周波数fxo”faの交番信号を、交
番信号発生回路30により発生する。つまり、タイムス
ロットtl〜t8でメモリ54から夫々周波数fro−
fsに相当する記憶データ列56が読出され、データ切
換回路60を通して交番信号発生回路30へ与えられる
。アドレス周期tは、例えば96μsであり、各タイム
スロット11〜toは96μSに1回の割で発生する。
ぞれ異なる3つの周波数fxo”faの交番信号を、交
番信号発生回路30により発生する。つまり、タイムス
ロットtl〜t8でメモリ54から夫々周波数fro−
fsに相当する記憶データ列56が読出され、データ切
換回路60を通して交番信号発生回路30へ与えられる
。アドレス周期tは、例えば96μsであり、各タイム
スロット11〜toは96μSに1回の割で発生する。
従って、該当スロットが現われる毎にパルスを出力すれ
ば、1/96μs手10 K Hzの周波数の交番信号
を発生することになる。今、仮に5KHzの交番信号を
発生したいとすれば、該当するスロットが2回現われる
毎に、つまり1/2に分周してパルスを出せばよい、こ
のように、該当するスロットを分周する形態で、記憶デ
ータfxo−fsの表わす周波数の交番信号を、各スロ
ット別に発生することができる。
ば、1/96μs手10 K Hzの周波数の交番信号
を発生することになる。今、仮に5KHzの交番信号を
発生したいとすれば、該当するスロットが2回現われる
毎に、つまり1/2に分周してパルスを出せばよい、こ
のように、該当するスロットを分周する形態で、記憶デ
ータfxo−fsの表わす周波数の交番信号を、各スロ
ット別に発生することができる。
この結果、交番信号発生回路3oの出力32は、タイム
スロットtl”ta毎に異なる周波数を有しており、f
so=650Hze f9=450Hz。
スロットtl”ta毎に異なる周波数を有しており、f
so=650Hze f9=450Hz。
fs =350Hzであるものとする。
周波数比較回路34には、上記の交番信号発生回路30
の出力32と、入力端子4と5に与えられた交番信号の
周波数加算信号14とが与えられ各スロット毎に両者間
の周波数比較を行う、なお。
の出力32と、入力端子4と5に与えられた交番信号の
周波数加算信号14とが与えられ各スロット毎に両者間
の周波数比較を行う、なお。
加算信号14は、1アドレス周期を内では交番しない信
号である。
号である。
正論理の入力周波数をfp=300Hz、負論理の入力
周波数をfN=200H2、本論理素子に入力を与える
前段の論理素子の異常時に発生する周波数をfe =O
Hzとする。
周波数をfN=200H2、本論理素子に入力を与える
前段の論理素子の異常時に発生する周波数をfe =O
Hzとする。
ここで、周波数比較回路34は、前述した特許明細書に
述べられたリング演算方式を採るものである。その動作
を説明する。
述べられたリング演算方式を採るものである。その動作
を説明する。
今、タイムスロットtiに着目する。高速(96μs毎
)で次々に現われるタイムスロットtlのうち、 fz
o=650Hzに相当する分周されたスロットでのみ、
信号32が“1″ (正)となる。一方、もうひとつの
入力14は、入力4と5の和の周波数をもち、仮に、こ
れを2.fp とすれば、全スロットt1のうち、2j
p=600Hzに相当する分周されたスロットでのみ信
号14が11111(正)となる。
)で次々に現われるタイムスロットtlのうち、 fz
o=650Hzに相当する分周されたスロットでのみ、
信号32が“1″ (正)となる。一方、もうひとつの
入力14は、入力4と5の和の周波数をもち、仮に、こ
れを2.fp とすれば、全スロットt1のうち、2j
p=600Hzに相当する分周されたスロットでのみ信
号14が11111(正)となる。
これらの2つの入力パルタ列32と14は、タイムスロ
ットtl内で、一方のパルスによりアップカウント、他
方のパルスによりダウンカウントすることにより周波数
比較がなされ1両者の差が予定値になると、このタイム
スロットtI内で出力信号36を発生する。この例では
、信号32が650Hz、信号14が600 Hzであ
るから、信号32〉信号14であり、周波数差の積分値
が前記予定値に達したとき判定信号36が、スロットt
l内で“1″となる。
ットtl内で、一方のパルスによりアップカウント、他
方のパルスによりダウンカウントすることにより周波数
比較がなされ1両者の差が予定値になると、このタイム
スロットtI内で出力信号36を発生する。この例では
、信号32が650Hz、信号14が600 Hzであ
るから、信号32〉信号14であり、周波数差の積分値
が前記予定値に達したとき判定信号36が、スロットt
l内で“1″となる。
前述したように、この演算は極めて高速であり、上記の
例でタイムスロットt1での判定信号36が“1″にな
るのに数msLか要しない。
例でタイムスロットt1での判定信号36が“1″にな
るのに数msLか要しない。
同様に、タイムスロットtz−t++においても交番信
号32と14とが比較されるが、その他方側の入力交番
信号14は、上記タイムスロット11内と同一周波数で
ある。これに対し、一方の入力 1交番信号32は、前
述のように、タイムスロットtx〜t8毎に650から
、450および350へと変化する。夫々のタイムスロ
ットでの周波数比較の結果は、各スロット毎の判定信号
36によって識別される。
号32と14とが比較されるが、その他方側の入力交番
信号14は、上記タイムスロット11内と同一周波数で
ある。これに対し、一方の入力 1交番信号32は、前
述のように、タイムスロットtx〜t8毎に650から
、450および350へと変化する。夫々のタイムスロ
ットでの周波数比較の結果は、各スロット毎の判定信号
36によって識別される。
このようにして、周波数比較結果を現す判定信号36を
得、その立下り、つまり1′1″からu O++への変
化を、タイミング信号46によって選択的に抽出し、ラ
ッチ回路62をトリガする。このと、ノ き、入力端子4あるいは5へ与えられる交番信号に5周
波数ip =OHz (異常信号)を含んでいない場合
には、タイムスロットt2またはt3で、判定信号36
は必ず“0”になる、それ以前のタイムスロットtlで
は1判定信号36はすべて51″である。なぜなら、第
2表の項NQ1〜4に示す通り、入力周波数が正常であ
る限り、(1)2fp =600Hz、(2) jp+
fn=500Hzあるいは、(3)2fs =400H
zであるから、いずれも基準周波数fto=650Hz
とfδ=350 Hzの間にあり、スロットt1では常
に判定信号36はII I 11であり、スロットt3
では常に判定信号36は11077となるはずである。
得、その立下り、つまり1′1″からu O++への変
化を、タイミング信号46によって選択的に抽出し、ラ
ッチ回路62をトリガする。このと、ノ き、入力端子4あるいは5へ与えられる交番信号に5周
波数ip =OHz (異常信号)を含んでいない場合
には、タイムスロットt2またはt3で、判定信号36
は必ず“0”になる、それ以前のタイムスロットtlで
は1判定信号36はすべて51″である。なぜなら、第
2表の項NQ1〜4に示す通り、入力周波数が正常であ
る限り、(1)2fp =600Hz、(2) jp+
fn=500Hzあるいは、(3)2fs =400H
zであるから、いずれも基準周波数fto=650Hz
とfδ=350 Hzの間にあり、スロットt1では常
に判定信号36はII I 11であり、スロットt3
では常に判定信号36は11077となるはずである。
また、第2表における項N114では、2fN=400
Hzであるから、基準周波数fθ=450Hzとf。
Hzであるから、基準周波数fθ=450Hzとf。
” 350 Hzとの間にあり1判定信号36は、スロ
ットt2まで“1”で、スロットtδで“OItとなる
はずである。
ットt2まで“1”で、スロットtδで“OItとなる
はずである。
従って、判定信号36の立下リエツジトリガにより、ラ
ッチ回路62にラッチされるデータ58は、OR素子で
あるから、上記項No 1〜3においては、タイムスロ
ットt2にてデータfpであり、項&4においては、タ
イムスロットt3にてデータfwである。
ッチ回路62にラッチされるデータ58は、OR素子で
あるから、上記項No 1〜3においては、タイムスロ
ットt2にてデータfpであり、項&4においては、タ
イムスロットt3にてデータfwである。
また、タイムスロットtztta以外のタイムスロット
11で判定信号36が立下るか、タイムスロットtaに
て判定信号36が立上ったとすれば、この周波数帯域判
定までに異常がある訳であり。
11で判定信号36が立下るか、タイムスロットtaに
て判定信号36が立上ったとすれば、この周波数帯域判
定までに異常がある訳であり。
その場合にはデータfE (異常を示す信号。第2表で
は「−」で示す)をラッチすることになる。
は「−」で示す)をラッチすることになる。
ラッチされたメモリ54内のデータ列58のうちのデー
タfp、fNあるいはfE!は1次のタイムスロットt
iにおいて、データ切換回路60から交番信号発生回路
30へ転送される。従って、交番信号発生回路30は、
タイムスロットt4に、周波数fp (正論理)1周
波数fn (負論理)あるいは周波数fe (異常
)の交番信号を、前述同様の要領で発生する。論理出力
回路64は、タイムスロットし4でのみ生ずるタイミン
グ信号50の助けを借りて、上記周波数fp 、fnあ
るいはfεの交番信号を出力端子6へ送出するのである
。
タfp、fNあるいはfE!は1次のタイムスロットt
iにおいて、データ切換回路60から交番信号発生回路
30へ転送される。従って、交番信号発生回路30は、
タイムスロットt4に、周波数fp (正論理)1周
波数fn (負論理)あるいは周波数fe (異常
)の交番信号を、前述同様の要領で発生する。論理出力
回路64は、タイムスロットし4でのみ生ずるタイミン
グ信号50の助けを借りて、上記周波数fp 、fnあ
るいはfεの交番信号を出力端子6へ送出するのである
。
さて、入力交番信号の周波数の和、つまり交番信号14
の周波数が、基準周波数fxaを越えるあるいは越えた
と誤判定した場合や、基準周波数f6を下回るあるいは
下回ると誤判定した場合には、タイムスロット上1〜t
3間で判定信号36は0”あるいは“1″のままであっ
て、立下リエツジトリガ信号を生じない。従って、デー
タ列58から、ラッチ回路62にラッチされるデータも
なく、タイムスロットt4において交番信号発主回路3
0は交番信号を発生しない。
の周波数が、基準周波数fxaを越えるあるいは越えた
と誤判定した場合や、基準周波数f6を下回るあるいは
下回ると誤判定した場合には、タイムスロット上1〜t
3間で判定信号36は0”あるいは“1″のままであっ
て、立下リエツジトリガ信号を生じない。従って、デー
タ列58から、ラッチ回路62にラッチされるデータも
なく、タイムスロットt4において交番信号発主回路3
0は交番信号を発生しない。
以上により、入力端子4,5に、周波数ip(正論理)
、fN(負論理)あるいはfe (異常)の交番信号
を受取り、同様に周波数が対応させられた交番信号を出
力端子6へ送出する周波数論理によるOR素子の機能が
達成される。
、fN(負論理)あるいはfe (異常)の交番信号
を受取り、同様に周波数が対応させられた交番信号を出
力端子6へ送出する周波数論理によるOR素子の機能が
達成される。
この動作から明らかなように、入力端子4と5のうち少
なくとも一方に、正規周波数fp 、 fn以外の異常
周波数が入力された場合や1本論理素子内部の周波数値
の演算、判定および交番信号の発生動作に異常が生じた
場合にも、正規の出力周波数jp 、 fri を出力
する確率は極めて低く、フェイルセーフ性の高い論理素
子を提供できる。
なくとも一方に、正規周波数fp 、 fn以外の異常
周波数が入力された場合や1本論理素子内部の周波数値
の演算、判定および交番信号の発生動作に異常が生じた
場合にも、正規の出力周波数jp 、 fri を出力
する確率は極めて低く、フェイルセーフ性の高い論理素
子を提供できる。
更に、正常な周波数と判定する周波数帯域を狭めること
により、異常を検出する確率を高めることができ、一層
のフェイルセーフ性の向上を図ることも容易である。
により、異常を検出する確率を高めることができ、一層
のフェイルセーフ性の向上を図ることも容易である。
以上は、第2表のOR素子について述べたが。
第2表のAND素子その他の論理素子のすべてを、メモ
リ内にデータ列56(基準周波数データ)あるいはデー
タ列58(出力真理値に対応する周波数データ)を書換
えるだけで構成し得ることは容易に理解できる。
リ内にデータ列56(基準周波数データ)あるいはデー
タ列58(出力真理値に対応する周波数データ)を書換
えるだけで構成し得ることは容易に理解できる。
アンド素子として用いる場合には、第2表に基づき、周
波数帯域判定結果が2jpである場合のみ、正論理周波
数jpを出力し、その他の正常な入力の組合せでは負論
理周波数fNを出力するようにすればよい、このため、
メモリ54に記憶させるデータ列56内の基準周波数デ
ータのうち、fto=650Hzおよびfa =350
Hzはそのままとし、fs=550Hzに書換えるだけ
でよい。
波数帯域判定結果が2jpである場合のみ、正論理周波
数jpを出力し、その他の正常な入力の組合せでは負論
理周波数fNを出力するようにすればよい、このため、
メモリ54に記憶させるデータ列56内の基準周波数デ
ータのうち、fto=650Hzおよびfa =350
Hzはそのままとし、fs=550Hzに書換えるだけ
でよい。
また、データ列56のうち、データjpとfpiを入換
えれば、上記のORおよびAND素子が。
えれば、上記のORおよびAND素子が。
夫々NORおよびNANO素子に転換できることは、第
2表から明らかである。
2表から明らかである。
FOR論理素子は従来の2値論理方式ではAND、OR
,NOTの数個の2値論理素子を用いて構成する必要が
あるが本発明によれば単一の論理素子でFORの論理を
実現できる。その詳細は、前記公開公報に詳述されてい
るので省略する。
,NOTの数個の2値論理素子を用いて構成する必要が
あるが本発明によれば単一の論理素子でFORの論理を
実現できる。その詳細は、前記公開公報に詳述されてい
るので省略する。
また、特定スロットによる故障検知機能も同様である。
その故障検知出力回路68の出カフ0は。
正常時には交番信号であるが1.異常検知時には交番を
停止する。論理出力回路64の出力もまた。
停止する。論理出力回路64の出力もまた。
これまで詳述したように、それ以前の回路全体に異常が
なければ、正常入力を受けたとき、やはり交番信号Fp
あるいはFNを出力する。出力規制回路72は、例えば
D−Tフリップフロップが用いられ、故障検知出力回路
68の出カフ0に交番信号がない限り、論理出力回yI
I64の出力を出力端子6へ伝達しない。
なければ、正常入力を受けたとき、やはり交番信号Fp
あるいはFNを出力する。出力規制回路72は、例えば
D−Tフリップフロップが用いられ、故障検知出力回路
68の出カフ0に交番信号がない限り、論理出力回yI
I64の出力を出力端子6へ伝達しない。
このようにして万全のフェイルセーフ性を確保している
。
。
他の実施例を第5図に示す6本実施例は、入力端子74
を追加して、3人力とした場合を示す。
を追加して、3人力とした場合を示す。
この場合の周波数の割当てについては前実施例と同様に
考え、正常な入理がとり得る最小の周波数に比べ、少な
くとも1入力がOHzとなった場合のとり得る最大の周
波数がより低くなる様にfH。
考え、正常な入理がとり得る最小の周波数に比べ、少な
くとも1入力がOHzとなった場合のとり得る最大の周
波数がより低くなる様にfH。
ft、を決める必要がある。
したがって。
3fb’)2.fH
を満す様fL、fHを定めなければならない。
第3表
第3表にfH=400Hz、fL=300Hzとした場
合の出力条件表を示す。木表によれば少なくとも1つの
入力が故障(OHz相当)となった場合、各入力の加算
後の周波数が正常な場合と、やはり一点でその範囲が完
全に分離できるため、周波数判別の領域の数を少なくす
ることができる。
合の出力条件表を示す。木表によれば少なくとも1つの
入力が故障(OHz相当)となった場合、各入力の加算
後の周波数が正常な場合と、やはり一点でその範囲が完
全に分離できるため、周波数判別の領域の数を少なくす
ることができる。
本方式におけるより具体化したブロック図を第6図に示
す1本実施例における演算部7は入力端子4と5と74
に与えられた交番信号の周波数を加算するためサンプリ
ング回路18.20および76と、排他論理和FOR2
2,78を備えている。
す1本実施例における演算部7は入力端子4と5と74
に与えられた交番信号の周波数を加算するためサンプリ
ング回路18.20および76と、排他論理和FOR2
2,78を備えている。
各サンプリング回路18,20および76は夫夫クロッ
ク信号26.28および80を受取ることによって3つ
の入力交番信号波形の立上りと立下りを確実にずらす、
この結果FOR22,78は、3つの入力交番信号の周
波数を確実に加算した周波数をもつ交番信号14を出力
することができる。
ク信号26.28および80を受取ることによって3つ
の入力交番信号波形の立上りと立下りを確実にずらす、
この結果FOR22,78は、3つの入力交番信号の周
波数を確実に加算した周波数をもつ交番信号14を出力
することができる。
本実施例のその他の部分については、前述の実施例と同
様である。
様である。
本実施例によれば、3人力をもつ論理回路において、少
ない周波数判別回路で、入力に故障信号が含まれる場合
の判定が可能である。
ない周波数判別回路で、入力に故障信号が含まれる場合
の判定が可能である。
前記各実施例で示した本発明の論理方式は、入力数が4
以上であっても同様に応用することが可能であり、一般
的に、n入力に対して、nft、> (n−1)
fg なる関係が成立する様、高低面周波数f141 fLを
選ぶのである。
以上であっても同様に応用することが可能であり、一般
的に、n入力に対して、nft、> (n−1)
fg なる関係が成立する様、高低面周波数f141 fLを
選ぶのである。
本発明によれば、周波数論理方式において、わずか3つ
の周波数判別で、故障入力を含めた判別ができ、回路の
簡略化、装置の小形化が実現でき、よりフェイルセーフ
性を向上できる。
の周波数判別で、故障入力を含めた判別ができ、回路の
簡略化、装置の小形化が実現でき、よりフェイルセーフ
性を向上できる。
第1図は本発明の1実施例による2人力周波数論理素子
の構成図、第2図は従来の実施例で、入力真理値と周波
数との対応関係を説明する図、第3図は2人力の論理の
構成図、第4図は本発明の説明図で入力真理値と周波数
の対応関係を説明する図、第5図は本発明による他の実
施例の基本ブロック図で3人力の論理の構成図、第6図
はその具体的なブロック図である。 1・・・論理素子、7・・・演算部、8・・・帯域判定
部、10・・・交番信号発生部、4,5.74・・・入
力端子。 6・・・出力端子。
の構成図、第2図は従来の実施例で、入力真理値と周波
数との対応関係を説明する図、第3図は2人力の論理の
構成図、第4図は本発明の説明図で入力真理値と周波数
の対応関係を説明する図、第5図は本発明による他の実
施例の基本ブロック図で3人力の論理の構成図、第6図
はその具体的なブロック図である。 1・・・論理素子、7・・・演算部、8・・・帯域判定
部、10・・・交番信号発生部、4,5.74・・・入
力端子。 6・・・出力端子。
Claims (1)
- 【特許請求の範囲】 1、少なくとも2つの入力真理値の夫々に対して異なる
周波数をもつ交番信号を少なくとも2つ入力し、この入
力周波数値を加算し、その値が予定の周波数帯にあるか
否かに応じて異る出力真理値に対応した信号を出力する
もにおいて、 入力数をnとし、2つの異る出力真理値に対応する周波
数値のうち高い方の周波数をf_H、低い方の周波数を
f_Lとするとき、両者の関係をnf_L>(n−1)
f_Hとなる様に設定したことを特徴とする論理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21789585A JPH0693624B2 (ja) | 1985-10-02 | 1985-10-02 | 論理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21789585A JPH0693624B2 (ja) | 1985-10-02 | 1985-10-02 | 論理方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6278913A true JPS6278913A (ja) | 1987-04-11 |
JPH0693624B2 JPH0693624B2 (ja) | 1994-11-16 |
Family
ID=16711438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21789585A Expired - Fee Related JPH0693624B2 (ja) | 1985-10-02 | 1985-10-02 | 論理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0693624B2 (ja) |
-
1985
- 1985-10-02 JP JP21789585A patent/JPH0693624B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0693624B2 (ja) | 1994-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6278913A (ja) | 論理方式 | |
JPH08316973A (ja) | 通信処理手段 | |
US4884273A (en) | Method and apparatus for monitoring the consistency of successive binary code signal groups in data processing equipment | |
JP2848331B2 (ja) | ハザードフリー有限状態機械合成方式 | |
JPS581357A (ja) | デ−タ伝送方式 | |
JPS6024723A (ja) | 論理装置 | |
JPS594920B2 (ja) | 制御信号伝送方式 | |
JPH06231007A (ja) | 計算機の不正アドレス検知回路 | |
JPS5866136A (ja) | 割り込み検出方法 | |
JPS60200621A (ja) | 多数決論理装置 | |
JPS6159547A (ja) | 誤り訂正機能の動作チエツク装置 | |
SU1087997A1 (ru) | Система кодировани запроса прерывани старшего приоритета | |
JPH03250351A (ja) | コンピュータ装置 | |
JPS63288499A (ja) | リセット回路 | |
SU1095397A1 (ru) | Преобразователь двоичного сигнала в балансный п тиуровневый сигнал | |
KR0127532Y1 (ko) | 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로 | |
JPS62237554A (ja) | デイジタルアウトプツトユニツト | |
JPH06337823A (ja) | スプリットバス制御回路 | |
JPH02280263A (ja) | マイクロプロセッサ | |
JPS62293822A (ja) | 信号変換装置 | |
KR920005511A (ko) | 프레임 검출 회로 | |
JPS619057A (ja) | ゼロ***回路 | |
KR890013914A (ko) | 디지탈 교환기의 채널할당회로 | |
JPS6387821A (ja) | 複数の論理機能を有する周波数論理方式 | |
JPS5920062A (ja) | マイクロプロセツサを有するシステムにおける暴走防止方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |