JPS6277688A - ２値画像フィルタリング回路 - Google Patents
２値画像フィルタリング回路Info
- Publication number
- JPS6277688A JPS6277688A JP60217246A JP21724685A JPS6277688A JP S6277688 A JPS6277688 A JP S6277688A JP 60217246 A JP60217246 A JP 60217246A JP 21724685 A JP21724685 A JP 21724685A JP S6277688 A JPS6277688 A JP S6277688A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- line buffer
- circuit
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ファクシミリ等のように図形を順次走査して
得られる白、黒画累に対応する２値画像データのフィル
タリング回路に関し、更に詳しくは、メモリを利用した
２値画像フィルタリング回路であって、メモリ容かの削
減に関する。
得られる白、黒画累に対応する２値画像データのフィル
タリング回路に関し、更に詳しくは、メモリを利用した
２値画像フィルタリング回路であって、メモリ容かの削
減に関する。
（従来の技術）
第６図は、従来のメモリを利用した２値画像フィルタリ
ング回路の構成概略図である。図中、１は注目画素とそ
の周辺画素の合計Ｎビット（ｍｘｎ）からなるフィルタ
であり、２はこのフィルタ１からのＮビットのパターン
データを入力で”るメモリで、ここからＮビットのパタ
ーンに従ってフィルタリングされたデータを出力する。
ング回路の構成概略図である。図中、１は注目画素とそ
の周辺画素の合計Ｎビット（ｍｘｎ）からなるフィルタ
であり、２はこのフィルタ１からのＮビットのパターン
データを入力で”るメモリで、ここからＮビットのパタ
ーンに従ってフィルタリングされたデータを出力する。
（発明が解決しようとする問題点）
このような構成の２値画像フィルタリング回路において
は、フィルタ１のサイズに応じて、大容舒のメモリ２を
必要とする。例えば、３Ｘ３−９ビツトのフィルタの場
合、２９ ＝５１２ビットのメモリでよいが、４×４の
場合は２ −６４にビット、５×５の場合は２ −３３
Ｍビットのメモリが必要となる。
は、フィルタ１のサイズに応じて、大容舒のメモリ２を
必要とする。例えば、３Ｘ３−９ビツトのフィルタの場
合、２９ ＝５１２ビットのメモリでよいが、４×４の
場合は２ −６４にビット、５×５の場合は２ −３３
Ｍビットのメモリが必要となる。
本発明はこのような問題点に鑑みてなされたもので、そ
の目的は、フィルタの特性がある制約下にある場合、大
きなサイズのフィルタを小容量のメモリを用いて簡単な
構成で実現することにある。
の目的は、フィルタの特性がある制約下にある場合、大
きなサイズのフィルタを小容量のメモリを用いて簡単な
構成で実現することにある。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、注目画素とその周
辺画素からなるＮビットの２値画像データ群を入力し、
このデータ群からなるフィルタパターンをランダムに変
化する部分と、ある決まった変化しかしない部分とに分
けて並び変える回路と、この並び変え回路で並べ変えら
れたデータを保持するラインバッファと、このラインバ
ッファのある決まった変化しかしない部分に保持されて
いるにピッｌ−（但しＫＩＮ＞のデータと、予め設定し
たある決まった変化パターンのにビットのデータ又はに
ビットから＊ｍする必要のないビットをマスクしたデー
タとを比較し、どの変化パターンかを選定するコンパレ
ータ群と、このコンパレータ群によって選定された変化
パターンを代表づるデータと前記ラインバッファのラン
ダムに変化づる部分に保持されているＮ−にビットのデ
ータとを入力し、これらのデータに応じたフィルタリン
グデータを出力するメモリと、このメモリからのフィル
タリングデータと前記ラインバッファからの注目画素デ
ータとを選択するセレクタとを備えたことを特徴とする
ものである。
辺画素からなるＮビットの２値画像データ群を入力し、
このデータ群からなるフィルタパターンをランダムに変
化する部分と、ある決まった変化しかしない部分とに分
けて並び変える回路と、この並び変え回路で並べ変えら
れたデータを保持するラインバッファと、このラインバ
ッファのある決まった変化しかしない部分に保持されて
いるにピッｌ−（但しＫＩＮ＞のデータと、予め設定し
たある決まった変化パターンのにビットのデータ又はに
ビットから＊ｍする必要のないビットをマスクしたデー
タとを比較し、どの変化パターンかを選定するコンパレ
ータ群と、このコンパレータ群によって選定された変化
パターンを代表づるデータと前記ラインバッファのラン
ダムに変化づる部分に保持されているＮ−にビットのデ
ータとを入力し、これらのデータに応じたフィルタリン
グデータを出力するメモリと、このメモリからのフィル
タリングデータと前記ラインバッファからの注目画素デ
ータとを選択するセレクタとを備えたことを特徴とする
ものである。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例の構成ブロック図である。
図において、１はＮビット（ｍ Ｘｎ ）からなるフィ
ルタで、ここからは注目画素とその周辺画素の合計Ｎビ
ットの２値画像データ８１〜Ｓ〜が出力される。２はフ
ィルタ１からの２値画像データ８１〜ＳＮを入力し、フ
ィルタ１のパターンをランダムに変化する部分と、ある
決まった変化しかしない部分（変化の数が限られている
部分）とに分け、並び変える回路、３はこの並べ変え回
路２で並べ変えられて出力されるデータを入力するライ
ンバッファで、３１には注目画素のデータが、３２には
ランダムに変化する部分の画素のデータが、又３３には
変化の数が限られている部分のにビット（但しＫはＫ＜
Ｎとする）の画素のデータがそれぞれ保持される。４は
マスク及びパターンの設定手段で、例えばコンピュータ
が用いられ、マスクパターン及びフィルタパターンを設
定。
ルタで、ここからは注目画素とその周辺画素の合計Ｎビ
ットの２値画像データ８１〜Ｓ〜が出力される。２はフ
ィルタ１からの２値画像データ８１〜ＳＮを入力し、フ
ィルタ１のパターンをランダムに変化する部分と、ある
決まった変化しかしない部分（変化の数が限られている
部分）とに分け、並び変える回路、３はこの並べ変え回
路２で並べ変えられて出力されるデータを入力するライ
ンバッファで、３１には注目画素のデータが、３２には
ランダムに変化する部分の画素のデータが、又３３には
変化の数が限られている部分のにビット（但しＫはＫ＜
Ｎとする）の画素のデータがそれぞれ保持される。４は
マスク及びパターンの設定手段で、例えばコンピュータ
が用いられ、マスクパターン及びフィルタパターンを設
定。
変更する。５１．５２．・・・は設定手段４によって設
定されたマスクパターンを保持するマスクパターンレジ
スタ、６１．６２・・・は設定手段４によってにΩ定さ
れたフィルタパターンを保持づるフィルタパターンレジ
スタである。７１．７２・・・はマスク回路で、各マス
ク回路には、ラインバッファ３から、変化数が限られて
いる部分のにビットの画素データがそれぞれ並列に印加
され、この画素データをマスクパターンレジスタ５１．
５２・・・からの信号（この信号もにビットとする）に
よってマスキングする。８１．８２・・・は各マスク回
路７１゜７２・・・からの信号とフィルタパターンレジ
スタ６１．６２・・・からの信号（この信号もにビット
・とする）とを比較するコンパレータで、両信号が一致
した時、それぞれ１ビツトの信号を出力する。９は各コ
ンパレータ８１．８２・・・からの信号をエンコードす
るエンコーダ、１０はメモリである。このメモリ１０に
は、ラインバッファ３の３１及び３２の部分からのＮ−
にビットの画素データが与えられると共に、エンコーダ
９からのデータが勾えられる。１１は各コンパレータ８
１，８２・・・からの信号のオアをとる副アゲート、１
２はセレクタで、オアゲート１１からの信号によって、
ラインバッファ３の３１に保梢されでいる注目画素デー
タと、メモリ１０からのフィルタリングされたデータと
を選択して出力する。
定されたマスクパターンを保持するマスクパターンレジ
スタ、６１．６２・・・は設定手段４によってにΩ定さ
れたフィルタパターンを保持づるフィルタパターンレジ
スタである。７１．７２・・・はマスク回路で、各マス
ク回路には、ラインバッファ３から、変化数が限られて
いる部分のにビットの画素データがそれぞれ並列に印加
され、この画素データをマスクパターンレジスタ５１．
５２・・・からの信号（この信号もにビットとする）に
よってマスキングする。８１．８２・・・は各マスク回
路７１゜７２・・・からの信号とフィルタパターンレジ
スタ６１．６２・・・からの信号（この信号もにビット
・とする）とを比較するコンパレータで、両信号が一致
した時、それぞれ１ビツトの信号を出力する。９は各コ
ンパレータ８１．８２・・・からの信号をエンコードす
るエンコーダ、１０はメモリである。このメモリ１０に
は、ラインバッファ３の３１及び３２の部分からのＮ−
にビットの画素データが与えられると共に、エンコーダ
９からのデータが勾えられる。１１は各コンパレータ８
１，８２・・・からの信号のオアをとる副アゲート、１
２はセレクタで、オアゲート１１からの信号によって、
ラインバッファ３の３１に保梢されでいる注目画素デー
タと、メモリ１０からのフィルタリングされたデータと
を選択して出力する。
このように構成した回路において、フィルタ１が、５Ｘ
５＝２５ビツトからなり、フィルタパターンが第２図及
び第３図のように２通りに変化する場合を例にとってそ
の動作を以下に説明する。
５＝２５ビツトからなり、フィルタパターンが第２図及
び第３図のように２通りに変化する場合を例にとってそ
の動作を以下に説明する。
第２図及び第３図において、（−）はフィルタリング処
理に関して考慮しない（Ｄｏｆ ｔ ｃａｒｅ）ビット
であり、１１ Ｑ １１ 、 １“１′がマツチングし
た時、×１〜×９やＹ１〜Ｙ９のパターンにより、出力
の“１°′又はＯ″を決定し、これ以外の場合は、中心
の値を出力するものとする。
理に関して考慮しない（Ｄｏｆ ｔ ｃａｒｅ）ビット
であり、１１ Ｑ １１ 、 １“１′がマツチングし
た時、×１〜×９やＹ１〜Ｙ９のパターンにより、出力
の“１°′又はＯ″を決定し、これ以外の場合は、中心
の値を出力するものとする。
又、５×５のフィルタ１において、各ますの位置に第４
図に示すように８１〜８２５の名前を付す。ここでは、
８２５の点の画素データをフィルタリングするために、
その周辺位置８１〜８２４の画素データが取り込まれる
。
図に示すように８１〜８２５の名前を付す。ここでは、
８２５の点の画素データをフィルタリングするために、
その周辺位置８１〜８２４の画素データが取り込まれる
。
第５図は、第１図の要部を、第２図、第３図のフィルタ
パターンに合せて簡略化した図で、マスク回路及びコン
パレータからなる回路を２系統設け、エンコーダ９を省
略したものを示してあり、ここでは、第４図の８１〜８
１６の合計１６ビツトがパターンの変化の数が限られて
いる（この例では変化数は簡Ｘｖにするために２としで
ある）画素データ群であり、ＳＬ７〜８２５の合計９ビ
ツトがパターンがランダムに変化する画素データ群であ
る。
パターンに合せて簡略化した図で、マスク回路及びコン
パレータからなる回路を２系統設け、エンコーダ９を省
略したものを示してあり、ここでは、第４図の８１〜８
１６の合計１６ビツトがパターンの変化の数が限られて
いる（この例では変化数は簡Ｘｖにするために２としで
ある）画素データ群であり、ＳＬ７〜８２５の合計９ビ
ツトがパターンがランダムに変化する画素データ群であ
る。
マスクパターンレジスタ５１，５２、フィルタパターン
レジスタ６１．６２には、第２図及び第３図のフィルタ
パターンに対応して次表のようなデータが設定される。
レジスタ６１．６２には、第２図及び第３図のフィルタ
パターンに対応して次表のようなデータが設定される。
マスク回路７１．７２は、ラインバッファ３の３３に保
持されている画素位置Ｓ１〜ｓｔｅの合計１６ビツトの
データと、マスクパターンレジスタ５１．５２からの表
に示すような合計１６ビツトのデータとを入力し、マス
クパターンレジスタ５１．５２からの信号が°゛Ｏ″の
ビットについては、考慮せず（Ｄ Ｏｎ＝ ｔ Ｃａｒ
ｅ）として動作する。
持されている画素位置Ｓ１〜ｓｔｅの合計１６ビツトの
データと、マスクパターンレジスタ５１．５２からの表
に示すような合計１６ビツトのデータとを入力し、マス
クパターンレジスタ５１．５２からの信号が°゛Ｏ″の
ビットについては、考慮せず（Ｄ Ｏｎ＝ ｔ Ｃａｒ
ｅ）として動作する。
即ち、Ｓ＋ ＋ Ｓｓ 、Ｓｓ ＊ Ｓｔ ｓに対応す
るビットはマスクされて“０″になり、又フィルタパタ
ーンレジスタ６１．６２において、Ｓｓ ＋ Ｓｓ 。
るビットはマスクされて“０″になり、又フィルタパタ
ーンレジスタ６１．６２において、Ｓｓ ＋ Ｓｓ 。
Ｓｓ 、Ｓ＋ ３に対応するビットには、０″が設定さ
れていて、これらの各ビットは、コンパレータ８１，８
２でのマツチングに影響を与えないようになっている。
れていて、これらの各ビットは、コンパレータ８１，８
２でのマツチングに影響を与えないようになっている。
コンパレータ８１，８２では、マスク回路７１゜７２か
らの１６とットデータと、フィルタパターンレジスタ６
１．６２からの１６ビツトデータとを比較し、ラインバ
ッファ３の３３部分に保持されたデータのパターンが、
第２図のパターンか第３図のパターンかを選定する。即
ち、ラインバッファ３の３３部分に保持されたデータの
Ｓ２〜Ｓ４、Ｓｅ〜Ｓａ＋Ｓｘｏ〜Ｓ１ｚ＋Ｓｘ＋〜Ｓ
＋６が全てＯ°′の時、コンパレータ８１の出力がＩＩ
１１＋、コンパレータ８２の出力が“Ｏ″となり、Ｓ
２ゝＳ ４１ Ｓ ６ Ｐ′Ｓ ｓ ＋ Ｓ １ｏゝＳ
ｔ ２ ！ Ｓ１４〜Ｓ１６が全て１″の時、コンパレ
ータ８２の出力が“ｌ ｉ ＩＩ、コンパレータ８１の
出力が“Ｏ″となる。
らの１６とットデータと、フィルタパターンレジスタ６
１．６２からの１６ビツトデータとを比較し、ラインバ
ッファ３の３３部分に保持されたデータのパターンが、
第２図のパターンか第３図のパターンかを選定する。即
ち、ラインバッファ３の３３部分に保持されたデータの
Ｓ２〜Ｓ４、Ｓｅ〜Ｓａ＋Ｓｘｏ〜Ｓ１ｚ＋Ｓｘ＋〜Ｓ
＋６が全てＯ°′の時、コンパレータ８１の出力がＩＩ
１１＋、コンパレータ８２の出力が“Ｏ″となり、Ｓ
２ゝＳ ４１ Ｓ ６ Ｐ′Ｓ ｓ ＋ Ｓ １ｏゝＳ
ｔ ２ ！ Ｓ１４〜Ｓ１６が全て１″の時、コンパレ
ータ８２の出力が“ｌ ｉ ＩＩ、コンパレータ８１の
出力が“Ｏ″となる。
メモリ１０は、ラインバッファ３の３１及び３２からの
合８１９ビットの画素データＡｏ＝Ａａと、コンパレー
タ８１からの信号へ〇を入力している。
合８１９ビットの画素データＡｏ＝Ａａと、コンパレー
タ８１からの信号へ〇を入力している。
ここでは１０２４Ｘ１ビツトのメモリが用いられており
、コンパレータ８１の出力へ〇が“１゛′のメモリエリ
ア（上方５１２ビツト）には、第２図の×１〜×９のパ
ターンに従ったフィルタリングデータが格納され、又、
出力Ａ９がＯ″のメモリエリア（下方５１２ビツト）に
は、第３図のＹｌ〜Ｙ９のパターンに従ったフィルタリ
ングデータが格納されている。
、コンパレータ８１の出力へ〇が“１゛′のメモリエリ
ア（上方５１２ビツト）には、第２図の×１〜×９のパ
ターンに従ったフィルタリングデータが格納され、又、
出力Ａ９がＯ″のメモリエリア（下方５１２ビツト）に
は、第３図のＹｌ〜Ｙ９のパターンに従ったフィルタリ
ングデータが格納されている。
セレクタ１２は、オアゲート１１からの信号に応じて、
メモリ１０からのフィルタリングされた信号△と、ライ
ンバッファ３の３１に保持されている注目画素の信号Ｂ
とを選択して出力する。
メモリ１０からのフィルタリングされた信号△と、ライ
ンバッファ３の３１に保持されている注目画素の信号Ｂ
とを選択して出力する。
以上のような動作によって、フィルタのサイズが５×５
の２値画像フィルタリング回路を、１０２４×１ビツト
のメモリを利用して実現することができる。
の２値画像フィルタリング回路を、１０２４×１ビツト
のメモリを利用して実現することができる。
尚、上記の実施例において、マスク回路６１゜６２・・
・は、フィルタますの中で考慮する必要のないピッ劃−
が存在する場合に設【ノるもので、そのようなビットが
無い時は、各マスク回路は省略される。
・は、フィルタますの中で考慮する必要のないピッ劃−
が存在する場合に設【ノるもので、そのようなビットが
無い時は、各マスク回路は省略される。
（発明の効果）
以上説明したように、本発明は、フィルタパターンに存
在する決まった変化しない部分を、コンパレータ群によ
って、予め設定しである複数のパターンのどれに該当す
るのか選定し、ビット数を減少させてメモリに与えるよ
うにしたものである。
在する決まった変化しない部分を、コンパレータ群によ
って、予め設定しである複数のパターンのどれに該当す
るのか選定し、ビット数を減少させてメモリに与えるよ
うにしたものである。
従って、本発明によれば、大きなサイズの２値画像フィ
ルタリング回路を比較的小容聞のメモリを利用して実現
できる。
ルタリング回路を比較的小容聞のメモリを利用して実現
できる。
第１図は本発明の一実施例の構成ブロック図、第２図及
び第３図はフィルタパターンの説明図、第４図はフィル
タの各位置に付した名前の説明図、第５図は第１図の要
部を第２図、第３図のフィルタパターンに合せて簡略化
したブロック図、第６図は従来のフィルタリング回路の
構成概略図である。 １・・・フィルタ ２・・・並び変え回路３・
・・ラインバッファ ４・・・マスク及びパターン設定手段 ５１．５２・・・マスクパターンレジスタ６１．６２・
・・フィルタパターンレジスタ７１．７２・・・マスク
回路 ８１．８２・・・コンパレータ
び第３図はフィルタパターンの説明図、第４図はフィル
タの各位置に付した名前の説明図、第５図は第１図の要
部を第２図、第３図のフィルタパターンに合せて簡略化
したブロック図、第６図は従来のフィルタリング回路の
構成概略図である。 １・・・フィルタ ２・・・並び変え回路３・
・・ラインバッファ ４・・・マスク及びパターン設定手段 ５１．５２・・・マスクパターンレジスタ６１．６２・
・・フィルタパターンレジスタ７１．７２・・・マスク
回路 ８１．８２・・・コンパレータ
Claims (1)
- 注目画素とその周辺画素からなるＮビットの２値画像デ
ータ群を入力し、このデータ群からなるフィルタパター
ンをランダムに変化する部分と、ある決まつた変化しか
しない部分とに分けて並び変える回路と、この並び変え
回路で並べ変えられたデータを保持するラインバッファ
と、このラインバッファのある決まった変化しかしない
部分に保持されているＫビット（但しＫ＜Ｎ）のデータ
と、予め設定したある決まつた変化パターンのＫビット
のデータ又はＫビットから考慮する必要のないビットを
マスクしたデータとを比較し、どの変化パターンかを選
定するコンパレータ群と、このコンパレータ群によって
選定された変化パターンを代表するデータと前記ライン
バッファのランダムに変化する部分に保持されているＮ
−Ｋビットのデータとを入力し、これらのデータに応じ
たフィルタリングデータを出力するメモリと、このメモ
リからのフィルタリングデータと前記ラインバッファか
らの注目画素データとを選択するセレクタとを備えた２
値画像フィルタリング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217246A JPS6277688A (ja) | 1985-09-30 | 1985-09-30 | ２値画像フィルタリング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217246A JPS6277688A (ja) | 1985-09-30 | 1985-09-30 | ２値画像フィルタリング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6277688A true JPS6277688A (ja) | 1987-04-09 |
| JPH0471230B2 JPH0471230B2 (ja) | 1992-11-13 |
Family
ID=16701139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60217246A Granted JPS6277688A (ja) | 1985-09-30 | 1985-09-30 | ２値画像フィルタリング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6277688A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8794431B2 (en) | 2010-09-02 | 2014-08-05 | Honda Motor Co., Ltd. | Conveyor system |
| US9120185B2 (en) | 2012-01-10 | 2015-09-01 | Honda Motor Co., Ltd. | Workpiece support apparatus |
| US9421638B2 (en) | 2006-12-22 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Laser processing apparatus and laser processing method using the same technical field |
-
1985
- 1985-09-30 JP JP60217246A patent/JPS6277688A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9421638B2 (en) | 2006-12-22 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Laser processing apparatus and laser processing method using the same technical field |
| US8794431B2 (en) | 2010-09-02 | 2014-08-05 | Honda Motor Co., Ltd. | Conveyor system |
| US9120185B2 (en) | 2012-01-10 | 2015-09-01 | Honda Motor Co., Ltd. | Workpiece support apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471230B2 (ja) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001522204A (ja) | ビデオおよびスティール動作用の二重モード・ディジタル・カメラ | |
| JPH01265370A (ja) | イメージデータ強化方法 | |
| EP0809395A2 (en) | An X-Y addressable CMOS APS with compact pixel pitch | |
| JP2002508909A (ja) | 画像圧縮のためのメモリ・ベースｖｌｓｉアーキテクチャ | |
| JPH08317227A (ja) | 復号化装置 | |
| JPS6277688A (ja) | ２値画像フィルタリング回路 | |
| US5761348A (en) | Data processing apparatus with data bit width conversion | |
| US20040017493A1 (en) | Resolution conversion method and pixel data processing circuit for single-plate-type color-image sensor | |
| US7920174B2 (en) | Method and device for outputting pixel data with appended data | |
| DE10203585C2 (de) | Gray-Code-Zähler, Kamerasystem und zugeordneter Festkörper-Bildsensor mit einem solchen Zähler | |
| US6741263B1 (en) | Video sampling structure conversion in BMME | |
| US7616809B2 (en) | Image processing device | |
| JP2003319150A (ja) | 画像処理装置 | |
| DE10159905A1 (de) | Zweirichtungs-Gray-Code-Zähler und mit solchem Zähler versehener Festkörper-Bildsensor | |
| JPS6224369A (ja) | 画像情報処理装置 | |
| JPS61248164A (ja) | 画像処理装置 | |
| JPH0270177A (ja) | ディジタルγ補正回路 | |
| JP2857421B2 (ja) | 画像処理装置 | |
| JP2725286B2 (ja) | ファクシミリ信号処理回路 | |
| JPS63217476A (ja) | 画像信号二値化装置 | |
| JPS63198169A (ja) | 画像処理装置 | |
| JPS61290867A (ja) | 画像入力装置 | |
| JPS61248171A (ja) | 画像処理装置 | |
| JPS6157178A (ja) | リミツタ回路付きｉｃ回路 | |
| JPH0242873A (ja) | 画像信号処理方法および画像信号処理装置 |