JPS6277688A - 2値画像フィルタリング回路 - Google Patents
2値画像フィルタリング回路Info
- Publication number
- JPS6277688A JPS6277688A JP60217246A JP21724685A JPS6277688A JP S6277688 A JPS6277688 A JP S6277688A JP 60217246 A JP60217246 A JP 60217246A JP 21724685 A JP21724685 A JP 21724685A JP S6277688 A JPS6277688 A JP S6277688A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- line buffer
- circuit
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ファクシミリ等のように図形を順次走査して
得られる白、黒画累に対応する2値画像データのフィル
タリング回路に関し、更に詳しくは、メモリを利用した
2値画像フィルタリング回路であって、メモリ容かの削
減に関する。
得られる白、黒画累に対応する2値画像データのフィル
タリング回路に関し、更に詳しくは、メモリを利用した
2値画像フィルタリング回路であって、メモリ容かの削
減に関する。
(従来の技術)
第6図は、従来のメモリを利用した2値画像フィルタリ
ング回路の構成概略図である。図中、1は注目画素とそ
の周辺画素の合計Nビット(mxn)からなるフィルタ
であり、2はこのフィルタ1からのNビットのパターン
データを入力で”るメモリで、ここからNビットのパタ
ーンに従ってフィルタリングされたデータを出力する。
ング回路の構成概略図である。図中、1は注目画素とそ
の周辺画素の合計Nビット(mxn)からなるフィルタ
であり、2はこのフィルタ1からのNビットのパターン
データを入力で”るメモリで、ここからNビットのパタ
ーンに従ってフィルタリングされたデータを出力する。
(発明が解決しようとする問題点)
このような構成の2値画像フィルタリング回路において
は、フィルタ1のサイズに応じて、大容舒のメモリ2を
必要とする。例えば、3X3−9ビツトのフィルタの場
合、29 =512ビットのメモリでよいが、4×4の
場合は2 −64にビット、5×5の場合は2 −33
Mビットのメモリが必要となる。
は、フィルタ1のサイズに応じて、大容舒のメモリ2を
必要とする。例えば、3X3−9ビツトのフィルタの場
合、29 =512ビットのメモリでよいが、4×4の
場合は2 −64にビット、5×5の場合は2 −33
Mビットのメモリが必要となる。
本発明はこのような問題点に鑑みてなされたもので、そ
の目的は、フィルタの特性がある制約下にある場合、大
きなサイズのフィルタを小容量のメモリを用いて簡単な
構成で実現することにある。
の目的は、フィルタの特性がある制約下にある場合、大
きなサイズのフィルタを小容量のメモリを用いて簡単な
構成で実現することにある。
(問題点を解決するための手段)
前記した問題点を解決する本発明は、注目画素とその周
辺画素からなるNビットの2値画像データ群を入力し、
このデータ群からなるフィルタパターンをランダムに変
化する部分と、ある決まった変化しかしない部分とに分
けて並び変える回路と、この並び変え回路で並べ変えら
れたデータを保持するラインバッファと、このラインバ
ッファのある決まった変化しかしない部分に保持されて
いるにピッl−(但しKIN>のデータと、予め設定し
たある決まった変化パターンのにビットのデータ又はに
ビットから*mする必要のないビットをマスクしたデー
タとを比較し、どの変化パターンかを選定するコンパレ
ータ群と、このコンパレータ群によって選定された変化
パターンを代表づるデータと前記ラインバッファのラン
ダムに変化づる部分に保持されているN−にビットのデ
ータとを入力し、これらのデータに応じたフィルタリン
グデータを出力するメモリと、このメモリからのフィル
タリングデータと前記ラインバッファからの注目画素デ
ータとを選択するセレクタとを備えたことを特徴とする
ものである。
辺画素からなるNビットの2値画像データ群を入力し、
このデータ群からなるフィルタパターンをランダムに変
化する部分と、ある決まった変化しかしない部分とに分
けて並び変える回路と、この並び変え回路で並べ変えら
れたデータを保持するラインバッファと、このラインバ
ッファのある決まった変化しかしない部分に保持されて
いるにピッl−(但しKIN>のデータと、予め設定し
たある決まった変化パターンのにビットのデータ又はに
ビットから*mする必要のないビットをマスクしたデー
タとを比較し、どの変化パターンかを選定するコンパレ
ータ群と、このコンパレータ群によって選定された変化
パターンを代表づるデータと前記ラインバッファのラン
ダムに変化づる部分に保持されているN−にビットのデ
ータとを入力し、これらのデータに応じたフィルタリン
グデータを出力するメモリと、このメモリからのフィル
タリングデータと前記ラインバッファからの注目画素デ
ータとを選択するセレクタとを備えたことを特徴とする
ものである。
(実施例)
以下、図面を用いて本発明の実施例を詳細に説明する。
第1図は、本発明の一実施例の構成ブロック図である。
図において、1はNビット(m Xn )からなるフィ
ルタで、ここからは注目画素とその周辺画素の合計Nビ
ットの2値画像データ81〜S〜が出力される。2はフ
ィルタ1からの2値画像データ81〜SNを入力し、フ
ィルタ1のパターンをランダムに変化する部分と、ある
決まった変化しかしない部分(変化の数が限られている
部分)とに分け、並び変える回路、3はこの並べ変え回
路2で並べ変えられて出力されるデータを入力するライ
ンバッファで、31には注目画素のデータが、32には
ランダムに変化する部分の画素のデータが、又33には
変化の数が限られている部分のにビット(但しKはK<
Nとする)の画素のデータがそれぞれ保持される。4は
マスク及びパターンの設定手段で、例えばコンピュータ
が用いられ、マスクパターン及びフィルタパターンを設
定。
ルタで、ここからは注目画素とその周辺画素の合計Nビ
ットの2値画像データ81〜S〜が出力される。2はフ
ィルタ1からの2値画像データ81〜SNを入力し、フ
ィルタ1のパターンをランダムに変化する部分と、ある
決まった変化しかしない部分(変化の数が限られている
部分)とに分け、並び変える回路、3はこの並べ変え回
路2で並べ変えられて出力されるデータを入力するライ
ンバッファで、31には注目画素のデータが、32には
ランダムに変化する部分の画素のデータが、又33には
変化の数が限られている部分のにビット(但しKはK<
Nとする)の画素のデータがそれぞれ保持される。4は
マスク及びパターンの設定手段で、例えばコンピュータ
が用いられ、マスクパターン及びフィルタパターンを設
定。
変更する。51.52.・・・は設定手段4によって設
定されたマスクパターンを保持するマスクパターンレジ
スタ、61.62・・・は設定手段4によってにΩ定さ
れたフィルタパターンを保持づるフィルタパターンレジ
スタである。71.72・・・はマスク回路で、各マス
ク回路には、ラインバッファ3から、変化数が限られて
いる部分のにビットの画素データがそれぞれ並列に印加
され、この画素データをマスクパターンレジスタ51.
52・・・からの信号(この信号もにビットとする)に
よってマスキングする。81.82・・・は各マスク回
路71゜72・・・からの信号とフィルタパターンレジ
スタ61.62・・・からの信号(この信号もにビット
・とする)とを比較するコンパレータで、両信号が一致
した時、それぞれ1ビツトの信号を出力する。9は各コ
ンパレータ81.82・・・からの信号をエンコードす
るエンコーダ、10はメモリである。このメモリ10に
は、ラインバッファ3の31及び32の部分からのN−
にビットの画素データが与えられると共に、エンコーダ
9からのデータが勾えられる。11は各コンパレータ8
1,82・・・からの信号のオアをとる副アゲート、1
2はセレクタで、オアゲート11からの信号によって、
ラインバッファ3の31に保梢されでいる注目画素デー
タと、メモリ10からのフィルタリングされたデータと
を選択して出力する。
定されたマスクパターンを保持するマスクパターンレジ
スタ、61.62・・・は設定手段4によってにΩ定さ
れたフィルタパターンを保持づるフィルタパターンレジ
スタである。71.72・・・はマスク回路で、各マス
ク回路には、ラインバッファ3から、変化数が限られて
いる部分のにビットの画素データがそれぞれ並列に印加
され、この画素データをマスクパターンレジスタ51.
52・・・からの信号(この信号もにビットとする)に
よってマスキングする。81.82・・・は各マスク回
路71゜72・・・からの信号とフィルタパターンレジ
スタ61.62・・・からの信号(この信号もにビット
・とする)とを比較するコンパレータで、両信号が一致
した時、それぞれ1ビツトの信号を出力する。9は各コ
ンパレータ81.82・・・からの信号をエンコードす
るエンコーダ、10はメモリである。このメモリ10に
は、ラインバッファ3の31及び32の部分からのN−
にビットの画素データが与えられると共に、エンコーダ
9からのデータが勾えられる。11は各コンパレータ8
1,82・・・からの信号のオアをとる副アゲート、1
2はセレクタで、オアゲート11からの信号によって、
ラインバッファ3の31に保梢されでいる注目画素デー
タと、メモリ10からのフィルタリングされたデータと
を選択して出力する。
このように構成した回路において、フィルタ1が、5X
5=25ビツトからなり、フィルタパターンが第2図及
び第3図のように2通りに変化する場合を例にとってそ
の動作を以下に説明する。
5=25ビツトからなり、フィルタパターンが第2図及
び第3図のように2通りに変化する場合を例にとってそ
の動作を以下に説明する。
第2図及び第3図において、(−)はフィルタリング処
理に関して考慮しない(Dof t care)ビット
であり、11 Q 11 、 1“1′がマツチングし
た時、×1〜×9やY1〜Y9のパターンにより、出力
の“1°′又はO″を決定し、これ以外の場合は、中心
の値を出力するものとする。
理に関して考慮しない(Dof t care)ビット
であり、11 Q 11 、 1“1′がマツチングし
た時、×1〜×9やY1〜Y9のパターンにより、出力
の“1°′又はO″を決定し、これ以外の場合は、中心
の値を出力するものとする。
又、5×5のフィルタ1において、各ますの位置に第4
図に示すように81〜825の名前を付す。ここでは、
825の点の画素データをフィルタリングするために、
その周辺位置81〜824の画素データが取り込まれる
。
図に示すように81〜825の名前を付す。ここでは、
825の点の画素データをフィルタリングするために、
その周辺位置81〜824の画素データが取り込まれる
。
第5図は、第1図の要部を、第2図、第3図のフィルタ
パターンに合せて簡略化した図で、マスク回路及びコン
パレータからなる回路を2系統設け、エンコーダ9を省
略したものを示してあり、ここでは、第4図の81〜8
16の合計16ビツトがパターンの変化の数が限られて
いる(この例では変化数は簡Xvにするために2としで
ある)画素データ群であり、SL7〜825の合計9ビ
ツトがパターンがランダムに変化する画素データ群であ
る。
パターンに合せて簡略化した図で、マスク回路及びコン
パレータからなる回路を2系統設け、エンコーダ9を省
略したものを示してあり、ここでは、第4図の81〜8
16の合計16ビツトがパターンの変化の数が限られて
いる(この例では変化数は簡Xvにするために2としで
ある)画素データ群であり、SL7〜825の合計9ビ
ツトがパターンがランダムに変化する画素データ群であ
る。
マスクパターンレジスタ51,52、フィルタパターン
レジスタ61.62には、第2図及び第3図のフィルタ
パターンに対応して次表のようなデータが設定される。
レジスタ61.62には、第2図及び第3図のフィルタ
パターンに対応して次表のようなデータが設定される。
マスク回路71.72は、ラインバッファ3の33に保
持されている画素位置S1〜steの合計16ビツトの
データと、マスクパターンレジスタ51.52からの表
に示すような合計16ビツトのデータとを入力し、マス
クパターンレジスタ51.52からの信号が°゛O″の
ビットについては、考慮せず(D On= t Car
e)として動作する。
持されている画素位置S1〜steの合計16ビツトの
データと、マスクパターンレジスタ51.52からの表
に示すような合計16ビツトのデータとを入力し、マス
クパターンレジスタ51.52からの信号が°゛O″の
ビットについては、考慮せず(D On= t Car
e)として動作する。
即ち、S+ + Ss 、Ss * St sに対応す
るビットはマスクされて“0″になり、又フィルタパタ
ーンレジスタ61.62において、Ss + Ss 。
るビットはマスクされて“0″になり、又フィルタパタ
ーンレジスタ61.62において、Ss + Ss 。
Ss 、S+ 3に対応するビットには、0″が設定さ
れていて、これらの各ビットは、コンパレータ81,8
2でのマツチングに影響を与えないようになっている。
れていて、これらの各ビットは、コンパレータ81,8
2でのマツチングに影響を与えないようになっている。
コンパレータ81,82では、マスク回路71゜72か
らの16とットデータと、フィルタパターンレジスタ6
1.62からの16ビツトデータとを比較し、ラインバ
ッファ3の33部分に保持されたデータのパターンが、
第2図のパターンか第3図のパターンかを選定する。即
ち、ラインバッファ3の33部分に保持されたデータの
S2〜S4、Se〜Sa+Sxo〜S1z+Sx+〜S
+6が全てO°′の時、コンパレータ81の出力がII
11+、コンパレータ82の出力が“O″となり、S
2ゝS 41 S 6 P′S s + S 1oゝS
t 2 ! S14〜S16が全て1″の時、コンパレ
ータ82の出力が“l i II、コンパレータ81の
出力が“O″となる。
らの16とットデータと、フィルタパターンレジスタ6
1.62からの16ビツトデータとを比較し、ラインバ
ッファ3の33部分に保持されたデータのパターンが、
第2図のパターンか第3図のパターンかを選定する。即
ち、ラインバッファ3の33部分に保持されたデータの
S2〜S4、Se〜Sa+Sxo〜S1z+Sx+〜S
+6が全てO°′の時、コンパレータ81の出力がII
11+、コンパレータ82の出力が“O″となり、S
2ゝS 41 S 6 P′S s + S 1oゝS
t 2 ! S14〜S16が全て1″の時、コンパレ
ータ82の出力が“l i II、コンパレータ81の
出力が“O″となる。
メモリ10は、ラインバッファ3の31及び32からの
合819ビットの画素データAo=Aaと、コンパレー
タ81からの信号へ〇を入力している。
合819ビットの画素データAo=Aaと、コンパレー
タ81からの信号へ〇を入力している。
ここでは1024X1ビツトのメモリが用いられており
、コンパレータ81の出力へ〇が“1゛′のメモリエリ
ア(上方512ビツト)には、第2図の×1〜×9のパ
ターンに従ったフィルタリングデータが格納され、又、
出力A9がO″のメモリエリア(下方512ビツト)に
は、第3図のYl〜Y9のパターンに従ったフィルタリ
ングデータが格納されている。
、コンパレータ81の出力へ〇が“1゛′のメモリエリ
ア(上方512ビツト)には、第2図の×1〜×9のパ
ターンに従ったフィルタリングデータが格納され、又、
出力A9がO″のメモリエリア(下方512ビツト)に
は、第3図のYl〜Y9のパターンに従ったフィルタリ
ングデータが格納されている。
セレクタ12は、オアゲート11からの信号に応じて、
メモリ10からのフィルタリングされた信号△と、ライ
ンバッファ3の31に保持されている注目画素の信号B
とを選択して出力する。
メモリ10からのフィルタリングされた信号△と、ライ
ンバッファ3の31に保持されている注目画素の信号B
とを選択して出力する。
以上のような動作によって、フィルタのサイズが5×5
の2値画像フィルタリング回路を、1024×1ビツト
のメモリを利用して実現することができる。
の2値画像フィルタリング回路を、1024×1ビツト
のメモリを利用して実現することができる。
尚、上記の実施例において、マスク回路61゜62・・
・は、フィルタますの中で考慮する必要のないピッ劃−
が存在する場合に設【ノるもので、そのようなビットが
無い時は、各マスク回路は省略される。
・は、フィルタますの中で考慮する必要のないピッ劃−
が存在する場合に設【ノるもので、そのようなビットが
無い時は、各マスク回路は省略される。
(発明の効果)
以上説明したように、本発明は、フィルタパターンに存
在する決まった変化しない部分を、コンパレータ群によ
って、予め設定しである複数のパターンのどれに該当す
るのか選定し、ビット数を減少させてメモリに与えるよ
うにしたものである。
在する決まった変化しない部分を、コンパレータ群によ
って、予め設定しである複数のパターンのどれに該当す
るのか選定し、ビット数を減少させてメモリに与えるよ
うにしたものである。
従って、本発明によれば、大きなサイズの2値画像フィ
ルタリング回路を比較的小容聞のメモリを利用して実現
できる。
ルタリング回路を比較的小容聞のメモリを利用して実現
できる。
第1図は本発明の一実施例の構成ブロック図、第2図及
び第3図はフィルタパターンの説明図、第4図はフィル
タの各位置に付した名前の説明図、第5図は第1図の要
部を第2図、第3図のフィルタパターンに合せて簡略化
したブロック図、第6図は従来のフィルタリング回路の
構成概略図である。 1・・・フィルタ 2・・・並び変え回路3・
・・ラインバッファ 4・・・マスク及びパターン設定手段 51.52・・・マスクパターンレジスタ61.62・
・・フィルタパターンレジスタ71.72・・・マスク
回路 81.82・・・コンパレータ
び第3図はフィルタパターンの説明図、第4図はフィル
タの各位置に付した名前の説明図、第5図は第1図の要
部を第2図、第3図のフィルタパターンに合せて簡略化
したブロック図、第6図は従来のフィルタリング回路の
構成概略図である。 1・・・フィルタ 2・・・並び変え回路3・
・・ラインバッファ 4・・・マスク及びパターン設定手段 51.52・・・マスクパターンレジスタ61.62・
・・フィルタパターンレジスタ71.72・・・マスク
回路 81.82・・・コンパレータ
Claims (1)
- 注目画素とその周辺画素からなるNビットの2値画像デ
ータ群を入力し、このデータ群からなるフィルタパター
ンをランダムに変化する部分と、ある決まつた変化しか
しない部分とに分けて並び変える回路と、この並び変え
回路で並べ変えられたデータを保持するラインバッファ
と、このラインバッファのある決まった変化しかしない
部分に保持されているKビット(但しK<N)のデータ
と、予め設定したある決まつた変化パターンのKビット
のデータ又はKビットから考慮する必要のないビットを
マスクしたデータとを比較し、どの変化パターンかを選
定するコンパレータ群と、このコンパレータ群によって
選定された変化パターンを代表するデータと前記ライン
バッファのランダムに変化する部分に保持されているN
−Kビットのデータとを入力し、これらのデータに応じ
たフィルタリングデータを出力するメモリと、このメモ
リからのフィルタリングデータと前記ラインバッファか
らの注目画素データとを選択するセレクタとを備えた2
値画像フィルタリング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60217246A JPS6277688A (ja) | 1985-09-30 | 1985-09-30 | 2値画像フィルタリング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60217246A JPS6277688A (ja) | 1985-09-30 | 1985-09-30 | 2値画像フィルタリング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6277688A true JPS6277688A (ja) | 1987-04-09 |
JPH0471230B2 JPH0471230B2 (ja) | 1992-11-13 |
Family
ID=16701139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60217246A Granted JPS6277688A (ja) | 1985-09-30 | 1985-09-30 | 2値画像フィルタリング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6277688A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8794431B2 (en) | 2010-09-02 | 2014-08-05 | Honda Motor Co., Ltd. | Conveyor system |
US9120185B2 (en) | 2012-01-10 | 2015-09-01 | Honda Motor Co., Ltd. | Workpiece support apparatus |
US9421638B2 (en) | 2006-12-22 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Laser processing apparatus and laser processing method using the same technical field |
-
1985
- 1985-09-30 JP JP60217246A patent/JPS6277688A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9421638B2 (en) | 2006-12-22 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Laser processing apparatus and laser processing method using the same technical field |
US8794431B2 (en) | 2010-09-02 | 2014-08-05 | Honda Motor Co., Ltd. | Conveyor system |
US9120185B2 (en) | 2012-01-10 | 2015-09-01 | Honda Motor Co., Ltd. | Workpiece support apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0471230B2 (ja) | 1992-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001522204A (ja) | ビデオおよびスティール動作用の二重モード・ディジタル・カメラ | |
JPH01265370A (ja) | イメージデータ強化方法 | |
EP0809395A2 (en) | An X-Y addressable CMOS APS with compact pixel pitch | |
JP2002508909A (ja) | 画像圧縮のためのメモリ・ベースvlsiアーキテクチャ | |
JPH08317227A (ja) | 復号化装置 | |
JPS6277688A (ja) | 2値画像フィルタリング回路 | |
US5761348A (en) | Data processing apparatus with data bit width conversion | |
US20040017493A1 (en) | Resolution conversion method and pixel data processing circuit for single-plate-type color-image sensor | |
US7920174B2 (en) | Method and device for outputting pixel data with appended data | |
DE10203585C2 (de) | Gray-Code-Zähler, Kamerasystem und zugeordneter Festkörper-Bildsensor mit einem solchen Zähler | |
US6741263B1 (en) | Video sampling structure conversion in BMME | |
US7616809B2 (en) | Image processing device | |
JP2003319150A (ja) | 画像処理装置 | |
DE10159905A1 (de) | Zweirichtungs-Gray-Code-Zähler und mit solchem Zähler versehener Festkörper-Bildsensor | |
JPS6224369A (ja) | 画像情報処理装置 | |
JPS61248164A (ja) | 画像処理装置 | |
JPH0270177A (ja) | ディジタルγ補正回路 | |
JP2857421B2 (ja) | 画像処理装置 | |
JP2725286B2 (ja) | ファクシミリ信号処理回路 | |
JPS63217476A (ja) | 画像信号二値化装置 | |
JPS63198169A (ja) | 画像処理装置 | |
JPS61290867A (ja) | 画像入力装置 | |
JPS61248171A (ja) | 画像処理装置 | |
JPS6157178A (ja) | リミツタ回路付きic回路 | |
JPH0242873A (ja) | 画像信号処理方法および画像信号処理装置 |