DE10203585C2

DE10203585C2 - Gray-Code-Zähler, Kamerasystem und zugeordneter Festkörper-Bildsensor mit einem solchen Zähler

Info

Publication number: DE10203585C2
Application number: DE10203585A
Authority: DE
Inventors: Mutsumi Hamaguchi
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-01-30
Filing date: 2002-01-30
Publication date: 2003-11-06
Anticipated expiration: 2022-01-31
Also published as: DE10203585A1; KR20020063808A; JP3714875B2; US20020101526A1; US6950138B2; JP2002232289A; TW521495B; KR100438319B1

Description

Die Erfindung betrifft einen Gray-Code-Zähler, einen Fest körper-Bildsensor mit einem solchen sowie ein Kamerasystem mit einem solchen Sensor.

Einige Festkörper-Bildsensoren verwenden eine Scanschaltung vom Decodierertyp. Eine solche ist mit einem Zähler verse hen, und sie scannt die Adressen in Übereinstimmung mit dem vom Zähler ausgegebenen Wert durch. Dadurch, dass dafür ge sorgt wird, dass dieser Zähler den gewünschten Zählvorgang ausführt, ist es möglich, einen Bilderfassungsvorgang zu realisieren.

Herkömmlicherweise verwendet eine derartige Scanschaltung vom Decodierertyp einen Binärzähler. Jedoch führt bei einem Binärzähler eine Inkrementierung oder Dekrementierung seines Dezimalzählwerts um Eins manchmal zu einer gleichzeiti gen Änderung mehrerer Bits. Wenn sich z. B. bei einem 5-Bit-Binärzähler der dezi male Ausgangswert von 0 auf 1 ändert, wie es in Fig. 2 dargestellt ist, ändert sich der Binärcode von 00000 auf 00001, was eine Änderung nur eines Bits bewirkt. Wenn sich dagegen der dezimale Zählwert von 15 auf 16 ändert, wie es in der Fig. 2 dargestellt ist, ändert sich der Binärcode von 01111 auf 10000, so dass eine gleichzeitige Änderung von fünf Bits hervorgerufen wird. Je größer die Anzahl der Bits ist, für die gleichzeitig eine Änderung auftritt, desto mehr Strom fließt durch das System, in dem der Zähler vorhanden ist, was zu elektrischen Störsignalen führt. Dies kann zu Wechselwirkungen zwischen Signalen innerhalb des Systems und damit einer Fehlfunktion desselben führen.

Um derartige elektrische Störsignale zu verringern, ist es üblich, einen Gray-Code- Zähler zu verwenden. Hier sei auf EP 0 456 193 B1 verwiesen, die bezogen auf die dortigen Fig. 4 und 5 ein Bildaufnahmegerät beschreibt, welches in Video-Kamera systemen verwendet werden kann. Es verfügt über einen Festkörperbildsensor und eine Abrastereinrichtung zum sequentiellen Lesen der Signale der fotoelektrischen Wandlerelemente. Darin wird ein Gray-Code-Zähler verwendet, um Impulse eines Referenztaktsignals zu zählen und Gray-Code-Ausgangssignale zu erzeugen, die bei diesem Festkörperbildsensor, bei dem in einem einzigen Chip der Taktgenerator und der Synchronisiersignalgenerator untergebracht sind, besonders wenige Stör komponenten im Ausgangsvideosignal erzeugt (vgl. in dieser Druckschrift Spalte 8, Zeile 20 bis Spalte 9, Zeile 32 und Fig. 7). Die Fig. 22 zeigt einen typischen Schal tungsaufbau eines 5-Bit-Gray-Code-Zählers.

Der Ausgangsanschluss Q eines Flipflops FF6 ist über einen Pufferbus 1 mit dem Eingangsanschluss D eines Flipflops FF1 verbunden. Der XQ-Ausgangsanschluss des Flipflops FF6 ist mit dem ersten Eingangsanschluss einer jeweiligen von NAND-Schaltungen NA1 bis NA4 verbunden.

Der zweite Eingangsanschluss der NAND-Schaltung NA1 ist mit dem Ausgangsan schluss Q des Flipflops FF1 verbunden. Ihr Ausgangsanschluss ist über eine Inver terschaltung INV1 mit dem Eingangsanschluss C eines Flipflops FF2 verbunden.

Der zweite Eingangsanschluss der NAND-Schaltung NA2 ist mit dem Ausgangsanschluss XQ des Flipflops FF1 verbunden, und ihr dritter Eingangsanschluss ist mit dem Ausgangsanschluss Q des Flipflops FF2 verbunden. Ihr Ausgangsanschluss ist über eine Inverterschaltung INV2 mit dem Eingangsanschluss C eines Flipflops FF3 verbunden.

Der zweite Eingangsanschluss der NAND-Schaltung NA3 ist mit dem Ausgangsanschluss XQ des Flipflops FF1 verbunden, ihr dritter Eingangsanschluss ist mit dem Ausgangsanschluss XQ des Flipflops FF2 verbunden, und ihr vierter Eingangsan schluss ist mit dem Q-Ausgangsanschluss des Flipflops FF3 verbunden. Ihr Ausgangsanschluss ist über eine Inverter schaltung INV3 mit dem C-Eingangsanschluss eines Flipflops FF4 verbunden.

Der zweite Eingangsanschluss der NAND-Schaltung NA4 ist mit dem Ausgangsanschluss XQ des Flipflops FF1 verbunden, ihr dritter Eingangsanschluss ist mit dem Ausgangsanschluss XQ des Flipflops FF2 verbunden, ihr vierter Eingangsanschluss ist mit dem Ausgangsanschluss XQ des Flipflops FF3 verbun den, und ihr fünfter Eingangsanschluss ist mit dem Ausgangs anschluss Q des Flipflops FF4 verbunden. Ihr Ausgangsan schluss ist über eine Inverterschaltung INV4 mit dem Ein gangsanschluss C eines Flipflops FF5 verbunden.

Darüber hinaus sind bei jedem der Flipflops FF1 bis FF6 der Ausgangsanschluss XQ und der Eingangsanschluss D miteinander verbunden. So wird in jedem der Flipflops FF1 bis FF6 jedes mal dann, wenn ein an ihren Eingangsanschluss C geliefertes Taktsignal ansteigt, das an ihrem Ausgangsanschluss Q ausge gebene Ausgangssignal invertiert.

Der Puffer BUF1, die NAND-Schaltungen NA1 bis NA4 und die Inverterschaltungen INV1 bis INV4 bilden zusammen eine Taktsignal-Erzeugungsschaltung 21, die als Schaltung arbeitet, die Taktsignale erzeugt, die das Timing bestimmen, gemäß dem die einzelnen Ausgangssignale des Gray-Code-Zählers 2 inver tiert werden.

Als Nächstes wird der Betrieb dieses Gray-Code-Zählers 2 unter Bezugnahme auf die Fig. 22 und 23 beschrieben. Hierbei wird angenommen, dass die Setzsignale SETQ0 bis SETQ4 und SETNCK, die jeweils den Anschlüssen XS der Flipflops FF1 bis FF6 zugeführt werden, dauernd auf 1 gehalten werden und die Rücksetzsignale RESETQ0 bis RESETQ4 sowie RESETNCK, die je weils den Anschlüssen XR der Flipflops FF1 bis FF6 zugeführt werden, zunächst auf 0 gehalten werden und dann auf 1 ge schaltet werden.

Das Flipflop FF6 empfängt ein Bezugstaktsignal CK, erzeugt durch Teilen desselben mit dem Faktor 2 ein 1/2-Taktsignal NCK und führt dieses und die zugehörige invertierte Version NCKX der Taktsignal-Erzeugungsschaltung in der folgenden Stufe zu.

Die Taktsignal-Erzeugungsschaltung 21 erzeugt ein Taktsignal Q0CKN, das mit dem 1/2-Taktsignal NCK identisch ist. Das Flipflop FF1 empfängt das Taktsignal Q0CKN von der Taktsig nal-Erzeugungsschaltung 21, und es gibt daher ein Ausgangs signal Q0p, das jedesmal dann invertiert wird, wenn das 1/2- Taktsignal NCK ansteigt, und die invertierte Version Q0X dieses Ausgangssignals Q0p aus.

Die Taktsignal-Erzeugungsschaltung 21 erzeugt auch ein Takt signal Q1CKN, das ansteigt, wenn das 1/2-Taktsignal NCK fällt, während sich das Ausgangssignal Q0p auf 1 befindet. Das Flipflop FF2 empfängt das Taktsignal Q1CKN von der Takt signal-Erzeugungsschaltung 21, und es gibt daher ein Aus gangssignal Q1p, das jedesmal dann invertiert wird, wenn das Taktsignal Q1CKN ansteigt, und die invertierte Version Q1X dieses Ausgangssignals Q1p aus.

Die Taktsignal-Erzeugungsschaltung 21 erzeugt auch ein Takt signal Q2CKN, das dann ansteigt, wenn das 1/2-Taktsignal NCK fällt, während sich das Ausgangssignal Q0p auf 0 befindet und sich das Ausgangssignal Q1p auf 1 befindet. Das Flipflop FF3 empfängt das Taktsignal Q2CKN von der Taktsignal-Erzeu gungsschaltung 21, und es gibt daher ein Ausgangssignal Q2p, das jedesmal dann invertiert wird, wenn das Taktsignal Q2CKN ansteigt, und die invertierte Version Q2X dieses Ausgangs signals Q2p aus.

Die Taktsignal-Erzeugungsschaltung 21 erzeugt auch ein Takt signal Q3CKN, das ansteigt, wenn das 1/2-Taktsignal NCK fällt, während sich das Ausgangssignal Q0p auf 0 befindet, sich das Ausgangssignal Q1p auf 0 befindet und sich das Aus gangssignal Q2p auf 1 befindet. Das Flipflop FF4 empfängt das Taktsignal Q3CKN von der Taktsignal-Erzeugungsschaltung 21, und es gibt daher ein Ausgangssignal Q3p, das jedesmal dann invertiert wird, wenn das Taktsignal Q3CKN ansteigt, und die invertierte Version Q3X dieses Ausgangssignals Q3p aus.

Die Taktsignal-Erzeugungsschaltung 21 erzeugt auch ein Takt signal Q4CKN, das ansteigt, wenn das 1/2-Taktsignal NCK fällt, während sich das Ausgangssignal Q0p auf 0 befindet, sich das Ausgangssignal Q1p auf 0 befindet, sich das Aus gangssignal Q2p auf 0 befindet und sich das Ausgangssignal Q3p auf 1 befindet. Das Flipflop FF5 empfängt das Taktsignal Q4CKN von der Taktsignal-Erzeugungsschaltung 21, und es gibt daher ein Ausgangssignal Q4p, das jedesmal dann invertiert wird, wenn das Taktsignal Q4CKN ansteigt, und die invertier te Version Q4X dieses Ausgangssignals Q4p aus.

Wenn angenommen wird, dass das Ausgangssignal Q0p dasjenige für das Bit 0, d. h. das niedrigste Bit, das Ausgangssignal Q1p dasjenige für das erste Bit ist, das Ausgangssignal Q2p dasjenige für das zweite Bit ist, das Ausgangssignal Q3p dasjenige für das dritte Bit ist und das Ausgangssignal Q4p dasjenige für das vierte Bit ist, d. h. das höchste Bit ist, gibt der Gray-Code-Zähler 2 den in der Fig. 2 dargestellten Graycode entsprechend dem Dezimalzählwert des Taktsignals CK aus.

Bei einem Graycode sind zwei aufeinanderfolgende Dezimal zählwerte durch Codewörter repräsentiert, die sich nur um ein Bit unterscheiden und in den anderen Bits identisch sind. D. h., dass zwischen allen zwei aufeinanderfolgenden Dezimalzählwerten nur für ein Bit eine Änderung auftritt. Demgemäß geht bei einem Gray-Code-Zähler eine Bitänderung mit weniger Strom und damit weniger Störsignalen als bei einem Binärcodezähler einher.

Andererseits ist es bei einem Festkörper-Bildsensor manchmal erforderlich, dafür zu sorgen, dass ein Zähler einen Zeilen sprung-Zählvorgang ausführt, d. h., dass dafür gesorgt wird, dass eine Scanschaltung vom Decodierertyp ein Zeilensprung- Durchscannen ausführt.

Wenn z. B. zwischen Zeilensprung-Durchscannen und normalem (ohne Zeilensprung) Durchscannen umgeschaltet wird, ist es möglich, einen Festkörper-Bildsensor mit elektronischer Zoomfunktion zu versehen. Genauer gesagt, wird bei normaler Bilderfassung (ohne elektronisches Zoomen) Zeilensprung- Durchscannen ausgeführt, während für Bilderfassung unter Verwendung von elektronischem Zoomen normales Durchscannen ausgeführt wird. Nun wird erläutert, wie dies erzielt wird, wobei als Beispiel ein Fall mit einem Festkörper-Bildsensor verwendet wird, bei dem der Bilderfassungsbereich über 200 Adressen (Pixel) horizontal und 200 Adressen (Pixel) verti kal ist und eine Anzeigeeinheit verwendet wird, deren Anzei gebereich über 100 Pixel horizontal und 100 Pixel vertikal verfügt.

Bei normaler Bilderfassung (ohne elektronisches Zoomen) scannt der Festkörper-Bildsensor jede zweite Adresse, wie 0, 2, 4, . . ., 196 und 198, sowohl horizontal als auch verti kal ab, so dass Bilddaten für 10.000 (100 × 100) Pixel er fasst werden und ein darauf beruhendes Bild auf der Anzeige einheit angezeigt wird. Wenn elektronisches Zoomen ausge führt wird, scannt der Festkörper-Bildsensor jede Adresse, wie 0, 1, 2, . . ., 98 und 99, sowohl horizontal als auch ver tikal ab, so dass Bilddaten für 10.000 (100 × 100) Pixel er fasst werden und ein darauf beruhendes Bild auf der Anzeige einheit angezeigt wird. Wenn elektronisches Zoomen verwendet wird, ist das dargestellte Bild die vierfach vergrößerte (eingezoomte) Version des oberen linken Viertels des bei normaler Bilderfassung erhaltenen Bilds.

Darüber hinaus ist es bei einem Festkörper-Bildsensor manch mal erforderlich, sowohl Stehbilder als auch bewegte Bilder aufzunehmen. Bei einem bewegten Bild ist es wegen Einschrän kungen in Zusammenhang mit der Verarbeitungsfrequenz häufig schwierig, alle Adressen durchzuscannen. Dagegen existieren bei einem Stehbild keine derartigen Einschränkungen in Zu sammenhang mit der Verarbeitungsfrequenz, und daher ist es wünschenswert, alle Adressen durchzuscannen, um die höchst mögliche Auflösung zu erzielen. D. h., es ist bei einem Stehbild ratsam, alle Adressen durchzuscannen, dagegen bei einem bewegten Bild Adressen auf Zeilensprungweise durchzu scannen.

Jedoch ist der Betrieb (insbesondere bei Additionsvorgängen) bei einem Graycode schwieriger als bei einem Binärcode, und auch der Code selbst ist kompliziert. Dies erschwert es, die Logik eines Gray-Code-Zählers so zu konzipieren, dass er bei Zeilensprung-Zählvorgängen verwendet werden kann. Aus diesem Grund ist es üblich, einen Binärzähler zu verwenden, wenn, wie oben beschrieben, Zeilensprung-Zählvorgänge benötigt werden. Obwohl mit einem Gray-Code-Zähler Zeilensprung-Zähl vorgänge möglich sind, ist zu beachten, dass die Anzahl sich gleichzeitig ändernder Bits abhängig von der Anzahl über sprungener Zählwerte, wenn ein Zeilensprung-Zählvorgang aus geführt wird, stark zunimmt. Wenn z. B. bei einem Zeilen sprung-Zählvorgang jeweils neun Zählwerte übersprungen wer den, ändert sich, wenn sich der Zählwert von 0 auf 10 än dert, der Graycode von 00000 auf 01111, wobei sich vier Bits gleichzeitig ändern. Dies verdirbt den Vorteil eines Gray codes hinsichtlich einer Verringerung der Anzahl sich gleichzeitig ändernder Bits.

Ferner ist es bei einem Festkörper-Bildsensor erforderlich, um einen Teil des Schirms auszuschneiden, eine Scanschaltung vom Decodiertyp zu verwenden, die von einer ersten zu einer zweiten spezifizierten Adresse scannen kann, d. h., mit der wahlfreier Zugriff möglich ist. Z. B. ist es bei einem Fest körper-Bildsensor mit 200 Adressen in horizontaler Richtung durch Scannen nur der Adressen 100 bis 149 möglich, ein Bild auszuschneiden, das den Adressen 100 bis 149 entspricht, oh ne dass das Bild abgescannt wird, das den Adressen 1 bis 99 und 150 bis 200 entspricht. Um dies zu bewerkstelligen, ist es erforderlich, einen Zähler zu verwenden, bei dem die Zählwerte frei spezifiziert werden können, bei denen der Zählvorgang zu starten und zu stoppen ist.

Der Erfindung liegt die Aufgabe zugrunde, einen Gray-Code- Zähler, der einen Zeilensprung-Zählvorgang ermöglicht, ohne dass sich mehr als zwei Bits gleichzeitig ändern, einen Festkörper-Bildsensor, der Adressendurchscannen im Zeilensprungverfahren erlaubt und mit verringerten elektrischen Störsignalen arbeitet, sowie ein Kamerasystem unter Verwen dung eines solchen Festkörper-Bildsensors zu schaffen.

Diese Aufgabe ist hinsichtlich des Gray-Code-Zählers durch die Lehre des beigefügten Anspruchs 1, hinsichtlich des Festkörper-Bildsensors durch die Lehre des beigefügten An spruchs 6 und hinsichtlich des Kamerasystems durch die Lehre des beigefügten Anspruchs 7 gelöst.

Die obigen und andere Aufgaben und Merkmale der Erfindung werden aus der folgenden Beschreibung in Zusammenhang mit den bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen deutlich.

Fig. 1 ist ein Konfigurationsdiagramm eines Gray-Code-Zäh lers gemäß einer ersten Ausführungsform der Erfindung;

Fig. 2 ist ein Diagramm, das Dezimalzählwerte und die ent sprechenden 5-Bit-Binärcodes und 5-Bit-Graycodes zeigt;

Fig. 3 ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass ein Zählvor gang mit jeweils einem übersprungenen Zählwert ausgeführt wird;

Fig. 4 ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass ein Zählvor gang mit jeweils drei übersprungenen Zählwerten ausgeführt wird;

Fig. 5 ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass ein Zählvor gang mit jeweils fünf übersprungenen Zählwerten ausgeführt wird;

Fig. 6 ist ein Diagramm, das ein Beispiel der Konfiguration eines Ausgangswertwandlers zeigt, wie er im in der Fig. 1 dargestellten Gray-Code-Zähler vorhanden ist;

Fig. 7 ist ein Diagramm, das die Beziehung zwischen Steuer signalen und Ausgangsbits des in der Fig. 6 dargestellten Ausgangswertwandlers zeigt;

Fig. 8 ist ein Konfigurationsdiagramm eines Gray-Code-Zäh lers gemäß einer zweiten Ausführungsform der Erfindung;

Fig. 9 ist ein Diagramm, das ein Beispiel der Konfiguration eines Eingangswertwandlers im in der Fig. 8 dargestellten Gray-Code-Zähler zeigt;

Fig. 10 ist ein Konfigurationsdiagramm einer Zählstartdaten- Einstellschaltung im in der Fig. 8 dargestellten Gray-Code- Zähler;

Fig. 11 ist ein Diagramm, das ein Beispiel der Konfiguration einer Gerade/Ungerade-Prüfschaltung zeigt, wie sie in der in der Fig. 10 dargestellten Zählstartdaten-Einstellschaltung vorhanden ist;

Fig. 12 ist ein Diagramm, das ein Beispiel der Konfiguration der einen von Setz/Rücksetz-Terminalsteuerschaltungen zeigt, wie sie in der in der Fig. 10 dargestellten Zählstartdaten- Einstellschaltung vorhanden sind;

Fig. 13 ist ein Diagramm, das ein Beispiel der Konfiguration der anderen Setz/Rücksetz-Terminalsteuerschaltungen zeigt, wie sie in der in der Fig. 10 dargestellten Zählstartdaten- Einstellschaltung vorhanden sind;

Fig. 14 ist ein Konfigurationsdiagramm einer im in der Fig. 8 dargestellten Gray-Code-Zähler vorhandenen Zählstoppdaten- Einstellschaltung;

Fig. 15 ist ein Diagramm, das ein Beispiel der Konfiguration eines Ausgangswertswandlers zeigt, wie er im in der Fig. 8 dargestellten Gray-Code-Zähler vorhanden ist;

Fig. 16 ist ein Diagramm, das ein Beispiel der Konfiguration einer Anfangseinstellschaltung zeigt, wie sie im in der Fig. 8 dargestellten Gray-Code-Zähler vorhanden ist;

Fig. 17A ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass ein Zählvor gang beginnend mit 0 ausgeführt wird und jeweils ein Zähl wert übersprungen wird;

Fig. 17B ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass ein Zählvor gang beginnend mit 1 ausgeführt wird und jeweils ein Zähl wert übersprungen wird;

Fig. 18A ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass ein Zählvor gang beginnend mit 0 ausgeführt wird und jeweils drei Zähl werte übersprungen werden;

Fig. 18B ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass ein Zählvor gang beginnend mit 1 ausgeführt wird und jeweils drei Zähl werte übersprungen werden;

Fig. 18C ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass ein Zählvor gang beginnend mit 2 ausgeführt wird und jeweils drei Zählwerte übersprungen werden;

Fig. 18D ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass ein Zählvor gang beginnend mit 3 ausgeführt wird und jeweils drei Zähl werte übersprungen werden;

Fig. 19 ist ein Diagramm, das die Beziehung zwischen Steuer signalen und den Ausgangsbits des in der Fig. 15 dargestell ten Ausgangswertwandlers zeigt;

Fig. 20 ist ein Diagramm, das die Beziehung zwischen Steuer signalen und den Ausgangsbits des in der Fig. 9 dargestell ten Eingangswertwandlers zeigt;

Fig. 21 ist ein Diagramm, das die Konfiguration einer Aus führungsform eines erfindungsgemäßen Kamerasystems zeigt;

Fig. 22 ist ein Logikschaltbild eines fortlaufend zählenden Gray-Code-Zählers und

Fig. 23 ist ein zeitbezogenes Diagramm, das den Betrieb des in der Fig. 22 dargestellten Gray-Code-Zählers veranschau licht.

Nachfolgend werden Ausführungsformen der Erfindung unter Be zugnahme auf die Zeichnungen beschrieben. Die Fig. 1 zeigt die Konfiguration des Gray-Code-Zählers gemäß einer ersten Ausführungsform der Erfindung. Dieser Gray-Code-Zähler ist vom 5-Bit-Typ, und er beinhaltet einen fortlaufend zählenden Gray-Code-Zähler 2, der mit Inkrementen oder Dekrementen von Eins zählt und dieselbe Schaltungskonfiguration wie der in der Fig. 22 dargestellte Gray-Code-Zähler aufweist. Dieser Gray-Code-Zähler 1 der ersten Ausführungsform ist mit einem Ausgangswertswandler 3 versehen, der zusätzlich zum fortlaufend zählenden Gray-Code-Zähler 2 vorhanden ist.

Der Gray-Code-Zähler 2 gibt Gray-Code-Daten Q0p bis Q4p aus. Der Ausgangswertswandler 3 gibt, wenn ihm zugeführte Steuer signale mode0 und mode1 fortlaufendes Zählen (d. h. Zählen mit Inkrementen oder Dekrementen von Eins) anfordern, die vom Gray-Code-Zähler 2 ausgegebenen Gray-Code-Daten Q0p bis Q4p unverändert als Ausgangsdaten Q0 bis Q4 aus. Wenn jedoch die dem Ausgangswertswandler 3 zugeführten Steuersignale mode0 und mode1 einen Zählvorgang anfordern, bei dem jeweils 2^M - 1 Zählwerte übersprungen werden, setzt er die vom Gray- Code-Zähler 2 zugeführten Gray-Code-Daten Q0p bis Q4p in ei nen Graycode um, der einem Dezimalzählwert entspricht, der dadurch erhalten wird, dass ein Zählvorgang mit jeweiligem Überspringen von 2^M - 1 Zählwerten ausgeführt wird, und er gibt dann die sich ergebenden Daten als Ausgangsdaten Q0 bis Q4 aus.

Nun wird die Beziehung zwischen den durch fortlaufendes Zäh len erhaltenen Gray-Code-Ausgangsdaten und denjenigen erläu tert, die dadurch erhalten werden, dass ein Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden. Wie es aus der Fig. 2 deutlich ist, zeigen die durch fortlaufendes Zählen erhaltenen Gray-Code-Ausgangsdaten ein Bitänderungsmuster, bei dem das Bit K für die ersten 2^K Zählwerte auf 0 gehalten und dann invertiert wird, woraufhin eine Wiederholung abläuft, bei der das Bit für 2^K+1 Zählwer te konstant gehalten wird und dann invertiert wird.

Wenn der Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, und wenn dabei M = 1 gilt, d. h., wenn der Zählvorgang so ausgeführt wird, dass jeweils ein Zählwert übersprungen wird, zählt der Gray-Code-Zähler 1 gemäß der ersten Ausführungsform wie folgt: 0, 2, 4, 6, . . . Die Fig. 3 ist ein Diagramm, das Dezimalzählwerte und einen entsprechenden Graycode für den Fall zeigt, dass ein Zähl vorgang so ausgeführt wird, dass jeweils ein Zählwert über sprungen wird. Wie es aus der Fig. 3 deutlich ist, wird beim Graycode, der dadurch erhalten wird, dass jeweils ein Zähl wert übersprungen wird, das Bit 0 (das niedrigste Bit) je desmal dann invertiert, wenn sich der Zählwert ändert, und die Art, gemäß der sich ein zu den höchsten vier Bits (den Bits 4 bis 1) gehörendes Bit (α + 1) jedesmal dann ändert, wenn sich der Zählwert ändert, ist dieselbe Art, gemäß der sich das zu den niedrigsten vier Bits (den Bits 3 bis 0) ge hörende Bit α ändert, wenn der Gray-Code-Zähler 2 von 0 bis 15 zählt (siehe die Fig. 2). Hierbei ist α eine ganze Zahl im Bereich von 0 bis 3, wenn M = 1 gilt.

Wenn ein Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, und wenn dabei M = 2 gilt, d. h., wenn der Zählvorgang so ausgeführt wird, dass jeweils drei Zählwerte übersprungen werden, zählt der Gray-Code-Zäh ler 1 gemäß der ersten Ausführungsform auf die folgende Wei se: 0, 4, 8, . . . Die Fig. 4 ist ein Diagramm, das Dezimal zählwerte und den entsprechenden Graycode für den Fall zeigt, dass ein Zählvorgang mit jeweils drei übersprungenen Zählwerten ausgeführt wird. Wie es aus der Fig. 4 deutlich ist, wird beim Graycode, der dadurch erhalten wird, dass je weils drei Zählwerte übersprungen werden, das Bit 0 (das niedrigste Bit) dauernd auf 0 gehalten. Das erste Bit befin det sich zunächst auf 0, und es wird jedesmal dann inver tiert, wenn sich der Zählwert ändert. Die Art, gemäß der sich ein zu den höchsten drei Bits (den Bits 4 bis 2) gehö rendes Bit α + 2 jedesmal dann ändert, wenn sich der Zähl wert ändert, ist dieselbe Art, gemäß der sich das zu den niedrigsten drei Bits (den Bits 2 bis 0) gehörende Bit α än dert, wenn der Gray-Code-Zähler 2 von 0 bis 7 zählt (siehe die Fig. 2). Hierbei ist α eine ganze Zahl im Bereich von 0 bis 2, wenn M = 2 gilt.

Wenn ein Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, und wenn dabei M = 3 gilt, d. h., wenn der Zählvorgang so ausgeführt wird, dass jeweils sieben Zählwerte übersprungen werden, zählt der Gray-Code- Zähler 1 gemäß der ersten Ausführungsform auf die folgende Weise: 0, 8, 16, 24, . . . Die Fig. 5 ist ein Diagramm, das Dezimalzählwerte und den entsprechenden Graycode für den Fall zeigt, dass ein Zählvorgang so ausgeführt wird, dass jeweils sieben Zählwerte übersprungen werden. Wie es aus der Fig. 5 deutlich ist, werden bei einem Graycode, der dadurch erhalten wird, dass jeweils sieben Zählwerte übersprungen werden, das Bit 0 (das niedrigste Bit) und das erste Bit dauernd auf 0 gehalten. Das zweite Bit befindet sich zu nächst auf 0, und es wird jedesmal dann invertiert, wenn sich der Zählwert ändert. Die Art, gemäß der sich das zu den höchsten zwei Bits (den Bits 4 und 3) gehörendes Bit α + 3 jedesmal dann ändert, wenn sich der Zählwert ändert, ist dieselbe wie die Art, gemäß der sich das zu den niedrigsten zwei Bits (den Bits 1 und 0) gehörende Bit α ändert, wenn der Gray-Code-Zähler 2 von 0 bis 3 zählt (siehe die Fig. 2). Hierbei ist α eine ganze Zahl im Bereich von 0 bis 1, wenn M = 3 gilt.

Selbstverständlich gilt diese Beziehung auch dann, wenn der verwendete Graycode aus einer größeren Anzahl von Bits be steht. Genauer gesagt, hat bei einem N-Bit-Gray-Code-Zähler bei den Gray-Code-Ausgabedaten, die dadurch erhalten werden, dass ein Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, das zu den höchsten (N - M) Bits gehörende Bit α + M dasselbe Vorzeichen wie das Bit α, das zu den niedrigsten (N - M) Bits der durch fortlaufendes Zählen erhaltenen Gray-Code-Ausgangsdaten gehört; das Bit M - 1 befindet sich zunächst auf 0 und wird jedesmal dann geändert, wenn sich der Zählwert ändert; außerdem werden das Bit N - 2 und niedrigere Bits dauernd auf 0 gehalten.

So muss, wenn ein Zählvorgang so ausgeführt wird, dass je weils 2^M - 1 Zählwerte übersprungen werden, der Ausgangswert wandler 3 auf solche Weise arbeiten, dass er die höchsten (N - M) Bits dadurch ausgibt, dass er als Wert des Bits α + M den Wert des Bits α ausgibt, das zu den niedrigsten (N - M) Bits des Gray-Code-Ausgangssignals gehört, und er die restlichen niedrigsten M Bits dadurch ausgibt, dass er die Daten des Bits M - 1 jedesmal dann invertiert, wenn sich der Zählwert ändert, wobei er die Daten des Bits N - 2 und niedrigerer Bits, falls solche vorhanden sind, dauernd auf 0 hält. Dadurch kann die Logikschaltung des Ausgangswertwand lers 3 leicht realisiert werden. Wenn N = 5 gilt, wird der Ausgangswertwandler 3 z. B. mit der in der Fig. 6 darge stellten Schaltungskonfiguration realisiert.

Nun wird der in der Fig. 6 dargestellte Ausgangswertwandler 3 beschrieben. Der erste Eingangsanschluss eines Selektors S1, der zweite Eingangsanschluss eines Selektors S2, der dritte Eingangsanschluss eines Selektors S3 und der vierte Eingangsanschluss eines Selektors S4 sind miteinander ver bunden, und diesen Eingangsanschlüssen wird der Datenwert Q0p des nullten Bits des Gray-Code-Zählers 2 zugeführt. Der erste Eingangsanschluss des Selektors S2, der zweite Ein gangsanschluss des Selektors S3, der dritte Eingangsan schluss des Selektors S4 und der vierte Eingangsanschluss eines Selektors S5 sind miteinander verbunden, und diesen Eingangsanschlüssen wird der Datenwert Q1p des ersten Bits des Gray-Code-Zählers 2 zugeführt. Der erste Eingangsan schluss des Selektors S3, der zweite Eingangsanschluss des Selektors S4 und der dritte Eingangsanschluss des Selektors S5 sind miteinander verbunden, und diesen Eingangsanschlüs sen wird der Datenwert Q2p des zweiten Bits des Gray-Code- Zählers 2 zugeführt. Der erste Eingangsanschluss des Selektors S4 und der zweite Eingangsanschluss des Selektors S5 sind miteinander verbunden, und diesen Eingangsanschlüssen wird der Datenwert Q3p des dritten Bits des Gray-Code-Zäh lers 2 zugeführt. Dem ersten Eingangsanschluss des Selektors S3 wird der Datenwert Q4p des vierten Bits des Gray-Code- Zählers 2 zugeführt.

Der zweite Eingangsanschluss des Selektors S1, der dritte Eingangsanschluss des Selektors S2 und der vierte Eingangs anschluss des Selektors S3 sind miteinander verbunden, und diese Eingangsanschlüsse sind mit dem Ausgangsanschluss Q eines Flipflops FF7 verbunden. Der dritte und der vierte Eingangsanschluss des Selektors S1 sowie der vierte Ein gangsanschluss des Selektors S2 sind geerdet.

Das erste Steuersignal mode0 wird dem ersten Steueranschluss jedes der Selektoren S1 bis S4 zugeführt, und das zweite Steuersignal mode1 wird dem zweiten Steueranschluss jedes der Selektoren S1 bis S4 zugeführt. Diese Selektoren S1 bis S4 arbeiten auf die folgende Weise: wenn sie am ersten und zweiten Steueranschluss ein jeweiliges Signal auf niedrigem Pegel empfangen, geben sie dasjenige Signal aus, das sie an ihrem ersten Eingangsanschluss empfangen; wenn sie am ersten Steueranschluss ein Signal auf hohem Pegel und am zweiten Steueranschluss ein solches auf niedrigem Pegel empfangen, geben sie dasjenige Signal aus, das sie an ihrem zweiten Eingangsanschluss empfangen; wenn sie an ihrem ersten Steu eranschluss ein Signal auf niedrigem Pegel und an ihrem zweiten Steueranschluss ein Signal auf hohem Pegel empfan gen, geben sie dasjenige Signal aus, das sie an ihrem drit ten Eingangsanschluss empfangen; und wenn sie sowohl am ers ten als auch am zweiten Steueranschluss ein Signal auf hohem Pegel empfangen, geben sie dasjenige Signal aus, das sie an ihrem vierten Eingangsanschluss empfangen.

So gibt der Ausgangswertwandler 3 Bitdaten aus, wie sie in der Fig. 7 dargestellt sind. Wenn das erste und das zweite Steuersignal mode0 und mode1 beide auf 0 stehen, zählt der Gray-Code-Zähler 1 der ersten Ausführungsform auf fortlau fende Weise; wenn das erste Steuersignal mode0 den Wert 1 hat und das zweite Steuersignal mode1 den Wert 0 hat, zählt der Gray-Code-Zähler 1 der ersten Ausführungsform so, dass er jeweils einen Zählwert überspringt; wenn das erste Steu ersignal mode0 den Wert 0 hat und das zweite Steuersignal mode1 den Wert 1 hat, zählt der Gray-Code-Zähler 1 der ers ten Ausführungsform so, dass er jeweils drei Zählwerte über springt; und wenn das erste und das zweite Steuersignal mode0 und mode1 beide den Wert 1 haben, zählt der Gray-Code- Zähler 1 der ersten Ausführungsform so, dass er jeweils sie ben Zählwerte überspringt.

Dies ermöglicht es, so zu zählen, dass jeweils 2^M - 1 (M = 1 bis 3) Zählwerte übersprungen werden, während die Anzahl sich gleichzeitig ändernder Bits dauernd auf 2 gehalten wird. Dies ermöglicht es, einen Zeilensprung-Zählvorgang auszuführen, während elektrische Störsignale verringert sind. Darüber hinaus ist es möglich, zwischen einem Zeilen sprung-Zählvorgang und einem solchen umzuschalten, bei dem jeweils 2^M - 1 (M = 1 bis 3) Zählwerte übersprungen werden. Dadurch wird der Gray-Code-Zähler dieser Ausführungsform bei mehr Anwendungen einsetzbar als ein solcher, der ausschließ lich für einen Zeilensprung-Zählvorgang konzipiert ist.

Als Nächstes wird ein Gray-Code-Zähler gemäß einer zweiten Ausführungsform der Erfindung beschrieben. Der oben be schriebene Gray-Code-Zähler der ersten Ausführungsform kann nur ausgehend von 0 zu zählen beginnen. Jedoch ist es bei einem Festkörper-Bildsensor erforderlich, um es zu ermögli chen, einen Teil des Schirms auszuschneiden, eine Scanschal tung vom Decodierertyp zu verwenden, die von einer ersten zu einer zweiten spezifizierten Adresse durchscannen kann, d. h., die wahlfreien Zugriff erlaubt. D. h., es ist erfor derlich, einen Zähler zu verwenden, der Zählwerte erlaubt, für die der Beginn und das Ende des Zählvorgangs spezifi ziert werden können.

Demgemäß ist der Gray-Code-Zähler der zweiten Ausführungs form so konfiguriert, wie es in der Fig. 8 dargestellt ist, damit Zählwerte für den Beginn und das Ende eines Zählvor gangs frei spezifiziert werden können. Der Gray-Code-Zähler der zweiten Ausführungsform ist wie der der ersten Ausfüh rungsform vom 5-Bit-Typ. In der Fig. 8 sind solche Schal tungsblöcke, die sich auch in der Fig. 1 finden, mit densel ben Bezugszahlen gekennzeichnet, und ihre Erläuterung wird nicht wiederholt.

Gray-Code-Daten START0 bis START4, die dem Wert entsprechen, mit dem der Zählvorgang zu starten ist, werden einem Ein gangswertwandler 4 und einer Anfangswert-Einstellschaltung 7 zugeführt. Der Eingangswertwandler 4 setzt die Gray-Code- Daten START0 bis START4 für den Wert, ab dem zu zählen ist, entsprechend den Steuersignalen mode0 und mode1 um, und er gibt den umgesetzten Datenwert an eine Zählstartdaten-Ein stellschaltung 5. Diese steuert den Anfangszustand des Gray- Code-Zählers 2 auf Grundlage des vom Eingangswertwandler 4 zugeführten Bitdatenwerts.

Andererseits steuert die Anfangswert-Einstellschaltung 7 den Anfangszustand des Ausgangswertwandlers 3' entsprechend den Gray-Code-Daten START0 bis START4 und entsprechend den Steu ersignalen mode0 und mode1 auf den Wert, mit dem zu zählen zu beginnen ist. Der Ausgangswertwandler 3' setzt die Aus gangsdaten Q0p bis Q04 des Gray-Code-Zählers 2 um, und er gibt Gray-Code-Daten Q0 bis Q4 aus.

Darüber hinaus steuert eine Zählstoppdaten-Einstellschaltung 6, entsprechend den Gray-Code-Daten STOP0 bis STOP4 für den Wert, mit dem der Zählvorgang zu beenden ist, und entspre chend den Ausgangsdaten Q0 bis Q4 des Ausgangswertwandlers 3', das dem Gray-Code-Zähler 2 zuzuführende Taktsignal.

Als Nächstes werden Beispiele für die Konfiguration der ein zelnen Schaltungsblöcke der in der Fig. 8 dargestellten zweiten Ausführungsform eines Gray-Code-Zählers beschrieben. Als Erstes werden der Ausgangswertwandler 3' und die An fangswert-Einstellschaltung 7 beschrieben.

Nun wird die Beziehung, wie sie sich dann zeigt, wenn ein Zählvorgang mit einem spezifizierten Wert gestartet wird, zwischen durch fortlaufendes Zählen erhaltenen Gray-Code- Ausgangsdaten und solchen betrachtet, wie sie erhalten wer den, wenn jeweils 2^M - 1 Zählwerte übersprungen werden.

Wenn ein Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, und wenn dabei M = 1 gilt, d. h., wenn so gezählt wird, dass jeweils ein Zählvorgang übersprungen wird, kann ein solches Zählen entweder mit 0 oder mit 1 beginnen, was verschiedene Fälle sind. Die Fig. 17A ist ein Diagramm, das Dezimalzählwerte und den entspre chenden Graycode für den Fall zeigt, dass ein Zählvorgang mit 0 begonnen wird, und die Fig. 17B ist ein Diagramm, das das Entsprechende für den Fall zeigt, dass der Zählvorgang mit 1 begonnen wird.

Wie es aus der Fig. 17A deutlich ist, wird dann, wenn der Dezimalzählwert, mit dem der Zählvorgang zu starten ist, ei ne gerade Zahl ist, der Zählvorgang auf dieselbe Weise wie dann ausgeführt, wenn mit 0 zu zählen begonnen wird, außer dass der Anfangswert, mit dem der Zählvorgang startet, ver schieden ist. Darüber hinaus wird, wie es aus der Fig. 17B deutlich ist, wenn der Dezimalzählwert, mit dem zu zählen begonnen wird, eine ungerade Zahl ist, der Zählvorgang auf dieselbe Weise wie dann ausgeführt, wenn der Zählvorgang mit 1 beginnt, außer dass der Anfangswert, mit dem der Zählvor gang startet, verschieden ist.

Ferner zeigen die Fig. 17A und 17B, dass unabhängig davon, ob der Wert, mit dem zu zählen begonnen wird, eine gerade oder eine ungerade Zahl ist, zwischen den durch fortlaufen des Zählen erhaltenen Gray-Code-Ausgangsdaten und denjeni gen, die durch Zählen mit jeweils einem übersprungenen Zähl wert erhalten werden, eine feste Beziehung existiert. Genau er gesagt, entspricht beim Graycode, der dadurch erhalten wird, dass jeweils ein Zählwert übersprungen wird, das Bit 0 (das niedrigste Bit) zunächst dem Bit 0 des Werts, mit dem der Zählvorgang beginnt, und es wird dann jedesmal inver tiert, wenn sich der Zählwert ändert. Darüber hinaus ist bei einem Graycode, der dadurch erhalten wird, dass unter jewei ligem Überspringen eines Zählwerts gezählt wird, die Art, gemäß der sich das zu den höchsten vier Bits (den Bits 4 bis 1) des Graycodes gehörende Bit α + 1 ändert, wenn sich der Zählwert ändert, dieselbe wie die Art, gemäß der sich das zu den niedrigsten vier Bits (den Bits 3 bis 0) gehörende Bit α des durch fortlaufendes Zählen erhaltenen Graycodes ändert (siehe die Fig. 2). Hierbei ist α eine ganze Zahl im Bereich von 0 bis 3, wenn M = 1 gilt.

Wenn der Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, und wenn dabei M = 2 gilt, d. h., wenn der Zählvorgang unter jeweiligen Überspringens dreier Zählwerte ausgeführt wird, kann ein derartiges Zählen beginnend mit 0, 1, 2 oder 3 ausgeführt werden, wobei diese Zählvorgänge als verschiedene Fälle zu behandeln sind. Die Fig. 18A ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass der Zählvorgang mit 0 begonnen wird, die Fig. 18B ist ein Diagramm, das Dezimalzählwerte und den entsprechenden Graycode für den Fall zeigt, dass der Zählvorgang mit 1 begonnen wird, die Fig. 18C ist ein Diagramm, das Dezimalzählwerte und den ent sprechenden Graycode für den Fall zeigt, dass der Zählvor gang mit 2 begonnen wird, und die Fig. 18D ist ein Diagramm, das Dezimalzählwerte und den entsprechenden Graycode für den Fall zeigt, dass der Zählvorgang mit 3 begonnen wird.

Wie es aus der Fig. 18A deutlich ist, wird, wenn der Dezi malzählwert, mit dem zu zählen begonnen wird, ein Mehrfaches von 4 ist, der Zählvorgang auf dieselbe Weise wie dann aus geführt, wenn der Zählvorgang mit 0 begonnen wird, jedoch mit dem Unterschied, dass der Anfangswert, mit dem zu zählen begonnen wird, verschieden ist. Darüber hinaus wird, wie es aus der Fig. 18B deutlich ist, wenn der Dezimalzählwert, mit dem der Zählvorgang gestartet wird, ein Mehrfaches von 4 zu züglich 1 ist, der. Zählvorgang auf dieselbe Weise wie dann ausgeführt, wenn der Zählvorgang mit 1 gestartet wird, je doch mit dem Unterschied, dass der Anfangswert, mit dem der Zählvorgang startet, verschieden ist. Darüber hinaus wird, wie es aus der Fig. 18C deutlich ist, wenn der Dezimalzähl wert, mit dem der Zählvorgang gestartet wird, ein Mehrfaches von 4 zuzüglich 2 ist, der Zählvorgang auf dieselbe Weise wie dann ausgeführt, wenn der Zählvorgang mit 2 gestartet wird, jedoch mit dem Unterschied, dass der Anfangswert, mit dem der Zählvorgang startet, verschieden ist. Darüber hinaus wird, wie es aus der Fig. 18D deutlich ist, wenn der Dezi malzählwert, mit dem der Zählvorgang gestartet wird, ein Mehrfaches von 4 zuzüglich 3 ist, der Zählvorgang auf die selbe Weise wie dann ausgeführt, wenn der Zählvorgang mit 3 gestartet wird, jedoch mit dem Unterschied, dass der An fangswert, mit dem der Zählvorgang startet, verschieden ist.

Ferner zeigen die Fig. 18A bis 18D, dass, unabhängig vom Wert, mit dem zu zählen begonnen wird, zwischen den durch fortlaufendes Zählen erhaltenen Gray-Code-Ausgangsdaten und den durch Zählen mit jeweiligem Überspringen dreier Zählwer te erhaltenen Gray-Code-Ausgangsdaten eine feste Beziehung existiert. Genauer gesagt, wird beim Graycode, der dadurch erhalten wird, dass jeweils drei Zählwerte übersprungen wer den, das Bit 0 (das niedrigste Bit) dauernd auf dem Wert des Bits 0 desjenigen Werts gehalten, mit dem zu zählen begonnen wird. Darüber hinaus entspricht beim Graycode, der dadurch erhalten wird, dass beim Zählen jeweils drei Zählwerte über sprungen werden, das erste Bit zunächst dem ersten Bit des Werts, mit dem der Zählvorgang gestartet wird, und es wird dann jedesmal invertiert, wenn sich der Zählwert ändert. Darüber hinaus ist beim Graycode, der dadurch erhalten wird, dass beim Zählen jeweils drei Zählwerte übersprungen werden, die Art, gemäß der sich das zu den höchsten drei Bits (Bits 4 bis 2) des Graycodes gehörende Bit α + 2 ändert, wenn sich der Zählwert ändert, dieselbe wie die Art, gemäß der sich das zu den niedrigsten drei Bits (auf den Bits 2 bis 0) ge hörende Bit α des Graycodes ändert, wie er durch fortlaufen des Zählen erhalten wird, wenn sich der Zählwert ändert (siehe die Fig. 2). Hierbei ist α eine ganze Zahl im Bereich von 0 bis 2, wenn M = 2 gilt.

Wenn der Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden und wenn dabei M = 3 gilt, d. h., wenn der Zählvorgang so ausgeführt wird, dass jeweils sieben Zählwerte übersprungen werden, ist ein derartiges Zählen für acht verschiedene Fälle möglich, die auf ähnliche Arten behandelt werden können, wie sie oben für die Fälle M = 1 oder 2 als möglich beschrieben sind. Daher wird die Beschreibung der einzelnen Fälle, wie sie bei M = 3 möglich sind, weggelassen.

Diese Beziehung gilt auch dann, wenn der verwendete Graycode aus einer größeren Anzahl von Bits besteht. Genauer gesagt, ist bei einem N-Bit-Graycode der durch Zählen unter jeweili gem Überspringen von 2^M - 1 Bits erhaltene Graycode die Art, gemäß der sich die zu den höchsten (N - M) Bits des Grayco des gehörende Bit α + M ändert, wenn sich der Zählwert än dert, dieselbe wie die Art, gemäß der sich das zu den nied rigsten (N - M) Bits gehörende Bit α des durch fortlaufendes Zählen erhaltenen Graycodes bei Änderung des Zählwerts än dert. Darüber hinaus entspricht bei einem Graycode, der durch Zählen mit jeweiligem Überspringen von 2^M - 1 Bits er halten wird, das Bit M - 1 des Graycodes zunächst dem Bit M - 1 des Werts, mit dem zu zählen begonnen wurde, und es wird bei jeder Änderung des Zählwerts invertiert. Darüber hinaus wird beim Graycode, der beim Zählen mit jeweiligem Überspringen von 2^M - 1 Bits erhalten wird, das Bit β des Graycodes, wenn es das Bit M - 2 oder ein niedriges ist, dauernd in Übereinstimmung mit dem Bit β des Werts gehalten, mit dem der Zählvorgang gestartet wird.

So muss der Ausgangswertwandler 3' auf solche Weise arbei ten, dass er die höchsten (N - M) Bits dadurch ausgibt, dass er als Datenwert des Bits α + M denjenigen des Bits α aus gibt, das zu den niedrigsten (N - M) Bits der vom Gray-Code- Zähler 2 ausgegebenen Gray-Code-Daten gehört, und er die restlichen niedrigsten M Bits so ausgibt, dass er zunächst den Wert des Bits M - 1 auf den Wert des Bits M - 1 des Zählstartwerts setzt und danach den Bitdatenwert jedesmal dann ändert, wenn sich der Zählwert ändert, wobei er, wenn ein Bit M - 2 oder ein niedrigeres Bit existiert, als Daten wert des Bits β denjenigen des Bits β verwendet, das zum Bit M - 2 oder eines niedrigeren Bits des Gray-Code-Datenwerts gehört, wie er beim Start des Zählvorgangs vom Gray-Code- Zähler 2 ausgegeben wird. Wenn N = 5 gilt, wird der Aus gangswertwandler 3', der auf die oben beschriebene Weise ar beitet, z. B. mit einem Schaltungsaufbau realisiert, wie er in der Fig. 15 dargestellt ist.

In Fig. 15 sind solche Schaltelemente, wie sie sich auch in der Fig. 6 finden, mit denselben Bezugszahlen gekennzeich net, und nachfolgend werden nur Unterschiede gegenüber den in der Fig. 6 dargestellten Verbindungen beschrieben. Der dritte und der vierte Eingangsanschluss des Selektors S1 sind miteinander verbunden, und diesen Eingangsanschlüssen wird der Datenwert START0 des Bits 0 innerhalb des Werts, mit dem zu zählen begonnen wird, zugeführt. Dem vierten Ein gangsanschluss des Selektors S2 wird der Datenwert START1 des ersten Bits des Werts, mit dem zu zählen begonnen wird, zugeführt.

Das Flipflop FF7 gibt ein invertierendes Signal tog aus, dessen Anfangswert abhängig vom Typ des auszuführenden Zähl werts und dem Wert, mit dem zu zählen zu beginnen ist, vari iert. Die Fig. 19 zeigt den vom Ausgangswertwandler 3' aus gegebenen Bitdatenwert. Wenn fortlaufendes Zählen ausgeführt wird, werden die Ausgangsbitdaten Q0p bis Q4p als solche ausgegeben. Daher kann der Anfangswert des invertierenden Signals tog ein beliebiger Wert sein.

Wenn der Zählvorgang so ausgeführt wird, dass jeweils ein Zählwert übersprungen wird, wird der Anfangswert des inver tierenden Signals tog auf den Wert START0 des Bits 0 des Werts, mit dem zu zählen zu beginnen ist, gesetzt. Wenn der Zählvorgang so ausgeführt wird, dass jeweils drei Zählwerte übersprungen werden, wird der Anfangswert des invertierenden Signals tog auf den Wert START1 des ersten Bits des Werts, mit dem zu zählen zu beginnen ist, gesetzt. Wenn der Zähl vorgang so ausgeführt wird, dass jeweils sieben Zählwerte übersprungen werden, wird der Anfangswert des invertierenden Signals tog auf den Wert START2 des zweiten Bits des Werts, mit dem zu zählen zu beginnen ist, gesetzt.

Die Anfangswert-Einstellschaltung 7, die ein Setzsignal SETtog und ein Rücksetzsignal RESETtog an das Flipflop FF7 ausgibt, um den Anfangswert des invertierenden Signals tog so einzustellen, wie es oben beschrieben ist, ist beispiels weise durch die in der Fig. 16 dargestellte Schaltungskonfi guration realisiert.

Der Ausgangsanschluss eines Selektors S11 ist mit dem ersten Eingangsanschluss einer NAND-Schaltung NA17 und einer Inver terschaltung INV11 verbunden, und das Ausgangssignal der letzteren wird dem ersten Eingangsanschluss einer NAND- Schaltung NA18 zugeführt. Darüber hinaus wird dem zweiten Eingangsanschluss jeder der NAND-Schaltungen NA17 und NA18 ein Startsignal START zugeführt. Die NAND-Schaltung NA17 gibt das Setzsignal SETtog aus, und die NAND-Schaltung NA18 gibt das Rücksetzsignal RESETtog aus.

Wenn die Anfangswert-Einstellschaltung 7 so konfiguriert ist, wie es in der Fig. 16 dargestellt ist, kann das Flip flop FF7 dadurch normal betrieben werden, dass das Startsig nal START auf 0 geschaltet wird und das Setz- und das Rück setzsignal SETtog und RESETtog jeweils auf 1 gesetzt werden.

Um den Zählvorgang zu starten, wird das Startsignal START auf 1 geschaltet. Hierbei wird, wenn das Ausgangssignal des Selektors S11 auf 1 steht, das Setzsignal SETtog auf 0 ge schaltet, und das Rücksetzsignal RESETtog wird auf 1 ge schaltet; wenn das Ausgangssignal des Selektors S11 auf 0 steht, wird das Setzsignal SETtog auf 1 geschaltet, und das Rücksetzsignal RESETtog wird auf 0 geschaltet. Auf diese Weise wird dafür gesorgt, dass das Signal des am Anschluss Q des Flipflops FF7 ausgegebenen Signals tog demjenigen des Ausgangssignals des Selektors S11 entspricht.

Das erste Steuersignal mode0 wird dem ersten Steueranschluss des Selektors S11 zugeführt, und das zweite Steuersignal mode1 wird seinem zweiten Steueranschluss zugeführt. Der Se lektor S11 arbeitet auf die folgende Weise: wenn er an sei nem ersten und seinem zweiten Steueranschluss ein Signal niedrigen Pegels empfängt, gibt er das Signal aus, das er an seinem ersten Eingangsanschluss empfängt; wenn er an seinem ersten Steueranschluss ein Signal auf hohem Pegel und an seinem zweiten Steueranschluss ein Signal auf niedrigem Pe gel empfängt, gibt er dasjenige Signal aus, das er an seinem zweiten Eingangsanschluss empfängt; wenn er an seinem ersten Steueranschluss ein Signal auf niedrigem Pegel und an seinem zweiten Steueranschluss ein Signal auf hohem Pegel empfängt, gibt er dasjenige Signal aus, das er an seinem dritten Ein gangsanschluss empfängt; und wenn er sowohl an seinem ersten als auch seinem zweiten Steueranschluss ein Signal auf hohem Pegel empfängt, gibt er dasjenige Signal aus, das er an sei nem vierten Eingangsanschluss empfängt. Der erste Eingangs anschluss des Selektors S11 ist geerdet, an seinem zweiten Eingangsanschluss empfängt er den Datenwert START0 des Bits 0 des Werts, mit dem zu zählen zu beginnen ist, an seinem dritten Eingangsanschluss empfängt er den Datenwert START1 des ersten Bits des Werts, mit dem zu zählen zu beginnen ist, und an seinem vierten Eingangsanschluss empfängt er den Datenwert des zweiten Bits START2 des Werts, mit dem zu zäh len zu beginnen ist.

Wenn die Anfangswert-Einstellschaltung 7 so konfiguriert ist, wie es oben beschrieben ist, und wenn der Zählvorgang so ausgeführt wird, dass jeweils ein Zählwert übersprungen wird, ist es möglich, dafür zu sorgen, dass das Vorzeichen des Anfangswerts des invertierenden Signals tog demjenigen des Datenwerts START0 des Bits 0 des Werts, mit dem zu zäh len zu beginnen ist, entspricht; wenn der Zählvorgang so ausgeführt wird, dass jeweils drei Zählwerte übersprungen werden, ist es möglich, dafür zu sorgen, dass der Anfangs wert des invertierenden Signals tog dem Datenwert START1 des ersten Bits des Werts, mit dem zu zählen zu beginnen ist, entspricht; wenn der Zählvorgang so ausgeführt wird, dass jeweils sieben Zählwerte übersprungen werden, ist es mög lich, dafür zu sorgen, dass das Vorzeichen des Anfangswerts des invertierenden Signals tog demjenigen des Datenwerts START2 des zweiten Bits des Werts, mit dem zu zählen zu be ginnen ist, entspricht.

Als Nächstes wird der Eingangswertwandler 4 beschrieben. Wie oben beschrieben, setzt der Ausgangswertwandler 3', wenn der Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, diejenigen Gray-Code-Ausgangsdaten, die als Ergebnis des fortlaufenden Zählvorgangs durch den Gray- Code-Zähler 2 erhalten wurden, in Gray-Code-Ausgangsdaten um, die dadurch erhalten werden, dass so gezählt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden. Demgemäß muss der Eingangswertwandler 4, wenn ein Zählvorgang so ausge führt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, den Gray-Code-Zähler 2 mit den Bitdaten (START4 bis START0) des Werts versorgen, mit dem zu zählen zu beginnen ist, nachdem eine Umwandlung in die durch fortlaufendes Zählen erhaltenen Gray-Code-Ausgangsdaten erfolgte.

So muss der Eingangswertwandler 4 auf solche Weise arbeiten, dass er als Datenwert des Bits α, das zu den niedrigsten (M - N) Bits der Ausgangsdaten gehört, den Datenwert des Bits α + M verwendet, das zu den höchsten (N - M) Bits des Werts gehört, mit dem zu zählen zu beginnen ist, und dass er die höchsten M Bits dauernd auf 0 hält. Wenn N = 5 gilt, wird der Eingangswertwandler 4, der auf die oben beschriebe ne Weise arbeitet, z. B. mit der in der Fig. 9 dargestellten Schaltungskonfiguration realisiert.

Nun wird der in der Fig. 9 dargestellte Eingangswertwandler 4 beschrieben. Dem ersten Eingangsanschluss eines Selektors S6 wird der Datenwert START0 des Bits 0 des Werts, mit dem zu zählen zu beginnen ist, zugeführt. Der zweite Eingangsan schluss des Selektors S6 und der erste Eingangsanschluss ei nes Selektors S7 sind miteinander verbunden, und diesen Ein gangsanschlüssen wird der Datenwert START1 des ersten Bits des Werts, mit dem zu zählen zu beginnen ist, zugeführt. Der dritte Eingangsanschluss des Selektors S6, der zweite Ein gangsanschluss des Selektors S7 und der erste Eingangsan schluss eines Selektors S8 sind miteinander verbunden, und diesen Eingangsanschlüssen wird der Datenwert START2 des zweiten Bits des Werts, mit dem zu zählen zu beginnen ist, zugeführt. Der vierte Eingangsanschluss des Selektors S6, der dritte Eingangsanschluss des Selektors S7, der zweite Eingangsanschluss des Selektors S8 und der erste Eingangsan schluss eines Selektors S9 sind miteinander verbunden, und diesen Eingangsanschlüssen wird der Datenwert START3 des dritten Bits des Werts, mit dem zu zählen zu beginnen ist, zugeführt. Der vierte Eingangsanschluss des Selektors S7, der dritte Eingangsanschluss des Selektors S8, der zweite Eingangsanschluss des Selektors S9 und der erste Eingangsan schluss eines Selektors S10 sind miteinander verbunden, und diesen Eingangsanschlüssen wird der Datenwert START4 des vierten Bits des Werts, mit dem zu zählen zu beginnen ist, zugeführt. Der vierte Eingangsanschluss des Selektors S8, der dritte und der vierte Eingangsanschluss des Selektors S9 und der zweite und der vierte Eingangsanschluss des Selek tors S10 sind miteinander verbunden und geerdet.

Darüber hinaus wird das erste Steuersignal mode0 dem ersten Steueranschluss jedes der Selektoren S6 bis S10 zugeführt, und das zweite Steuersignal mode1 wird dem zweiten Steueran schluss jedes dieser Selektoren S6 bis S10 zugeführt. Diese Selektoren S6 bis S10 arbeiten auf die folgende Weise: wenn sie am ersten und zweiten Steueranschluss jeweils ein Signal auf niedrigem Pegel empfangen, geben sie dasjenige Signal aus, das sie an ihrem ersten Eingangsanschluss empfangen; wenn sie an ihrem ersten Steueranschluss ein Signal auf ho hem Pegel und an ihrem zweiten Steueranschluss ein Signal auf niedrigem Pegel empfangen, geben sie dasjenige Signal aus, das sie an ihrem zweiten Eingangsanschluss empfangen; wenn sie an ihrem ersten Steueranschluss ein Signal auf niedrigem Pegel und an ihrem zweiten Steueranschluss ein Signal auf hohem Pegel empfangen, geben sie dasjenige Signal aus, das sie an ihrem dritten Eingangsanschluss empfangen; und wenn sie sowohl an ihrem ersten als auch an ihrem zwei ten Steueranschluss jeweils ein Signal auf hohem Pegel emp fangen, geben sie dasjenige Signal aus, das sie an ihrem vierten Eingangsanschluss empfangen. So gibt der Eingangs wertwandler 4 die in der Fig. 20 dargestellten Bitdaten aus.

Als Nächstes wird die Zählstartdaten-Einstellschaltung 5 be schrieben. Die Fig. 10 zeigt ein Schaltungsblockdiagramm ei nes Beispiels der Konfiguration dieser Zählstartdaten-Ein stellschaltung 5. Eine Gerade/Ungerade-Prüfschaltung 51 gibt 0 aus, wenn der Dezimalzählwert eine gerade Zahl ist, und sie gibt 1 aus, wenn er eine ungerade Zahl ist. Wenn der De zimalzählwert eine gerade Zahl ist, beinhaltet der Graycode eine gerade Anzahl der Werte 1, und wenn er eine ungerade Zahl ist, beinhaltet der Graycode eine ungerade Anzahl der Werte 1. Daher ist die Gerade/Ungerade-Prüfschaltung 51 z. B. als Logikschaltung realisiert, wie sie in der Fig. 11 dargestellt ist.

Einer Exklusiv-ODER-Schaltung E1 werden Bitdaten AFT_START0 bis AFT_START2 zugeführt, und einer Exklusiv-ODER-Schaltung E2 werden Bitdaten AFT_START3 und AFT_START4 zugeführt. Die Ausgangssignale der Exklusiv-ODER-Schaltungen E1 und E2 wer den einer Exklusiv-ODER-Schaltung E3 zugeführt, die ein Gerade/Ungerade-Signal odd_even ausgibt.

Auf Grundlage des von der Gerade/Ungerade-Prüfschaltung 51 ausgegebenen Gerade/Ungerade-Signals odd_even erzeugt eine Setz/Rücksetz-Terminalsteuerschaltung 52 Steuersignale, die den Anschlüssen XS und XR des Flipflops FF6 zuzuführen sind.

Damit das Flipflop FF6 an seinem Anschluss Q den Wert 0 aus gibt, schaltet die Setz/Rücksetz-Terminalsteuerschaltung 52 das Setzsignal SETNCK, das sie dem Anschluss XS des Flip flops FF6 zuführt, auf 1, und sie schaltet das Rücksetzsig nal RESETNCK, das sie dem Anschluss XR des Flipflops FF6 zu führt, auf 0. Damit das Flipflop FF6 an seinem Anschluss Q den Wert 1 ausgibt, schaltet die Setz/Rücksetz-Terminal steuerschaltung 52 das Setzsignal SETNCK, das sie dem An schluss XS des Flipflops FF6 zuführt, auf 0, und sie schal tet das Rücksetzsignal RESETNCK, das sie dem Anschluss XR des Flipflops FF6 zuführt, auf 1. Damit das Flipflop FF6 normal arbeitet, schaltet die Setz/Rücksetz-Terminalsteuer schaltung 52 das Setzsignal SETNCK, das sie dem Anschluss XS des Flipflops FF6 zuführt, auf 1, und sie schaltet das Rück setzsignal RESETNCK, das sie dem Anschluss XR des Flipflops FF6 zuführt, auf 1.

In der Fig. 12 ist ein Beispiel für die Konfiguration der Setz/Rücksetz-Terminalsteuerschaltung 52 dargestellt, die auf die oben beschriebene Weise arbeitet. Das Gerade/Ungera de-Signal odd_even wird dem ersten Eingangsanschluss einer NAND-Schaltung NA5 und einer Inverterschaltung INV5 zuge führt, und das Ausgangssignal der Inverschaltung INV5 wird dem ersten Eingangsanschluss einer NAND-Schaltung NA6 zuge führt. Darüber hinaus wird das Startsignal START dem zweiten Eingangsanschluss jeder der NAND-Schaltungen NA5 und NA6 zu geführt. Die NAND-Schaltung NA5 gibt das Setzsignal SETNCK aus, und die NAND-Schaltung NA6 gibt das Rücksetzsignal RESETNCK aus.

Wenn die Setz/Rücksetz-Terminalsteuerschaltung 52 so konfi guriert ist, wie es in der Fig. 12 dargestellt ist, kann das Flipflop FF6 dadurch normal betrieben werden, dass das Startsignal START auf 0 geschaltet wird und das Setz- und das Rücksetzsignal SETNCK und RESETNCK auf 1 gesetzt werden.

Um einen Zählvorgang zu starten, wird das Startsignal START auf 1 geschaltet. Hierbei schaltet das Setzsignal SETNCK auf 0, und das Rücksetzsignal RESETNCK schaltet auf 1, wenn das Gerade/Ungerade-Signal odd_even auf 1 steht (d. h., wenn der Dezimalzählwert, der den Bitdaten AFT_START0 bis AFT_START4 entspricht, eine ungerade Zahl ist). Wenn das Gerade/Ungera de-Signal odd_even auf 0 steht (d. h., wenn der den Bitdaten AFT_START0 bis AFT_START4 entsprechende Dezimalzählwert eine gerade Zahl ist), schaltet das Setzsignal SETNCK auf 1, und das Rücksetzsignal RESETNCK schaltet auf 0. Auf diese Weise ist es möglich, wenn der den Bitdaten AFT_START0 bis AFT_START4 entsprechende Dezimalzählwert eine ungerade Zahl ist, das 1/2-Taktsignal NCK, das das Flipflop FF6 an seinem Ausgangsanschluss Q ausgibt, auf 1 zu schalten, und es dann auf 0 zu schalten, wenn der den Bitdaten AFT_START0 bis AFT_START4 entsprechende Dezimalzählwert eine gerade Zahl ist.

Auf Grundlage der Bitdaten AFT_START0 bis AFT_START4 erzeugt eine andere Setz/Rücksetz-Terminalsteuerschaltung 53 Steuer signale, die den Anschlüssen XS und XR der Flipflops FF1 bis FF5 zuzuführen sind.

In der Fig. 13 ist ein Beispiel für die Konfiguration der Setz/Rücksetz-Terminalsteuerschaltung 53 dargestellt. Diese ist mit fünf Schaltkreisen versehen, die jeweils dieselbe Konfiguration wie die Setz/Rücksetz-Terminalsteuerschaltung 52 haben. Diese fünf Schaltkreise empfangen anstelle des Gerade/Ungerade-Signals odd_even die Bitdaten AFT_START0, AFT_START1, AFT_START2, AFT_START3 bzw. AFT_START4.

So gibt der Gray-Code-Zähler 2, wenn das Startsignal START auf 1 geschaltet wird, die Bitdaten AFT_START0, AFT_START1, AFT_START3 und AFT_START4 aus; wenn das Startsignal START auf 0 geschaltet wird, arbeiten die Flipflops FF1 bis FF5 normal, und daher führt der Gray-Code-Zähler 2 einen Zähl vorgang aus. Auf diese Weise, nämlich durch Konfigurieren eines Gray-Code-Zählers auf solche Weise, dass der Zählwert, mit dem ein Zählvorgang zu starten ist, frei spezifiziert werden kann, ist es möglich, ihn bei mehr Anwendungen ver wendbar zu machen.

Als Nächstes wird die Zählstoppdaten-Einstellschaltung 6 an hand der Fig. 14 beschrieben, die ein Beispiel für die Kon figuration derselben in Form eines Blockschaltbilds zeigt. Ein Komparator 61 vergleicht die Gray-Code-Daten STOP0 bis STOP4 des Werts, mit dem der Zählvorgang zu beenden ist, mit den Ausgangssignalen Q0, Q1, Q2, Q3 und Q4 des Gray-Code- Zählers 1', und wenn diese zwei Datensätze im niedrigsten, ersten, zweiten, dritten und höchsten Bit übereinstimmen, führt er einer Taktsignal-Steuerschaltung 62 ein Steuersig nal zu, um diese anzuweisen, die Ausgabe des Taktsignals CK zu beenden. Im Ergebnis wird das Taktsignal CK nicht mehr dem Gray-Code-Zähler 2 zugeführt, und so hört der Gray-Code- Zähler 1' zu zählen auf. Wenn der Gray-Code-Zähler 1' so zählt, dass er jeweils 2^M - 1 Zählwerte überspringt, müssen die Gray-Code-Daten STOP0 bis STOP4 des Werts, mit dem der Zählvorgang zu beenden ist, einem Wert entsprechen, der zu demjenigen Wert passt, mit dem der Zählvorgang gestartet wird, und sie müssen zur Anzahl der jeweils übersprungenen Zählwerte passen. Wenn z. B. der Zählvorgang ausgehend vom Dezimalzählwert 0 ausgeführt wird und jeweils ein Zählvorgang übersprungen wird, muss der Wert, mit dem der Zählvor gang beendet werden muss, eine gerade Zahl sein.

Als Nächstes wird unter Bezugnahme auf die Fig. 21 ein Bei spiel für ein Kamerasystem gemäß einer Ausführungsform der Erfindung beschrieben. Ein optisches Linsensystem 11 nimmt ein optisches reelles Bild (nicht dargestellt) als Ziel der Bilderfassung auf und bildet es auf ein in einem Festkörper- Bildsensor 2 vorhandenes Festkörper-Bilderfassungselement 15 ab.

Dieses Festkörper-Bilderfassungselement 15 verfügt über 1024 fotoelektrische Wandlerelemente 15a, die in einer Matrix (32 × 32) angeordnet sind. Die fotoelektrischen Wandlerele mente 15a sind jeweils mit einer von Auswählleitungen 15b betreffend die vertikale Richtung und einer von Auswähllei tungen 15c betreffend die horizontale Richtung verbunden. Eine der Auswählleitungen 15b betreffend die vertikale Rich tung wird durch einen Decodierer 15d betreffend die vertika le Richtung ausgewählt, und eine der Auswählleitungen 15c betreffend die horizontale Richtung wird durch einen Deco dierer 15e betreffend die horizontale Richtung ausgewählt.

Der Decodierer 15d betreffend die vertikale Richtung wählt die durch einen Gray-Code-Zähler 15f betreffend die vertika le Richtung spezifizierte Adresse aus, und der Decodierer 15e betreffend die horizontale Richtung wählt die durch ei nen Gray-Code-Zähler 15g betreffend die horizontale Richtung spezifizierte Adresse aus. Das Signal des fotoelektrischen Wandlerelements 15a an der durch die ausgewählten Leitungen 15b und 15c betreffend die vertikale bzw. horizontale Rich tung spezifizierten Adresse wird an eine Ausgangsschaltung 15a ausgegeben.

Wenn der vom Gray-Code-Zähler 15f betreffend die vertikale Richtung ausgegebene Zählwert fixiert ist und damit die Adresse betreffend die vertikale Richtung fixiert ist, wird dafür gesorgt, dass der Gray-Code-Zähler 15g betreffend die horizontale Richtung einen Abrastervorgang in horizontaler Richtung entlang einer horizontalen Leitung ausführt. Bei Abschluss des Durchscannens entlang dieser horizontalen Li nie wird dafür gesorgt, dass der Gray-Code-Zähler 15f be treffend die vertikale Richtung zählt, damit dann ein Durch scannen entlang der nächsten horizontalen Linie ausgeführt wird. Dies wird wiederholt, um eine Bilderfassung auszufüh ren. Hierbei haben die Gray-Code-Zähler 15f und 15g betref fend die vertikale bzw. horizontale Richtung dieselbe Konfi guration wie der oben beschriebene 5-Bit-Gray-Code-Zähler 1' der zweiten Ausführungsform.

Eine Steuerschaltung 16a betreffend die vertikale Richtung steuert den Gray-Code-Zähler 15f betreffend die vertikale Richtung dadurch, dass sie ihn mit den Gray-Code-Daten START0 bis START4 des Werts, mit dem der Zählvorgang zu starten ist, den Gray-Code-Daten STOP0 bis STOP4 des Werts, mit dem der Zählvorgang zu beenden ist, und den Steuersigna len mode0 und mode1 versorgt. Eine Steuerschaltung 16b be treffend die horizontale Richtung steuert den Gray-Code-Zäh ler 15g betreffend die horizontale Richtung dadurch, dass sie ihn mit den Gray-Code-Daten START0' bis START4' des Werts, mit dem der Zählvorgang zu starten ist, den Gray-Co de-Daten STOP0' bis STOP4' des Werts, mit dem der Zählvor gang zu beenden ist, und den Steuersignalen mode0' und mode1' versorgt.

Die Ausgangsschaltung 15h gibt eine Signalspannung an eine Signalverarbeitungsschaltung 13 in der folgenden Stufe aus. Diese Signalverarbeitungsschaltung 13 erzeugt auf Grundlage der von der Ausgangsschaltung 15h ausgegebenen Signalspan nung ein Ansteuerungssignal, das sie einer Anzeigeeinheit 14 zuführt. Diese Anzeigeeinheit 14 verfügt über 256 Pixel, die in einer Matrix (16 × 16) angeordnet sind.

Diese Konfiguration erlaubt es, das Kamerasystem 10 mit elektronischer Zoomfunktion zu versehen. Genauer gesagt, wird der Gray-Code-Zähler 15f betreffend die vertikale Rich tung für normale Bilderfassung (ohne elektronisches Zoomen) so gesteuert, dass er mit 0 zu zählen beginnt, einen Zähl vorgang unter Überspringung jeweils eines Zählwerts ausführt und bei 30 zu zählen aufhört, wobei der Gray-Code-Zähler 15g betreffend die horizontale Richtung so gesteuert wird, dass er bei 0 zu zählen beginnt, einen Zählvorgang unter Über springung jeweils eines Zählwerts ausführt und bei 30 zu zählen aufhört. Im Ergebnis gibt der Festkörper-Bildsensor 12 Bilddaten für 256 Pixel (16 × 16) für den gesamten Bild erfassungsbereich an die Signalverarbeitungsschaltung 13 aus. So wird auf der Anzeigeeinheit 14 ein Bild angezeigt, das der gesamten Bilderfassungsfläche des Festkörper-Bild sensors 12 entspricht. Dagegen wird der Gray-Code-Zähler 15f betreffend die vertikale Richtung für eine Bilderfassung un ter Verwendung eines elektronischen Zoomvorgangs so gesteu ert, dass er mit 0 zu zählen beginnt, den Zählvorgang fort laufend ausführt und mit 15 zu zählen aufhört, wobei der Gray-Code-Zähler 15g betreffend die horizontale Richtung so gesteuert wird, dass er mit 0 zu zählen beginnt, den Zähl vorgang fortlaufend ausführt und mit 15 zu zählen aufhört. Im Ergebnis gibt der Festkörper-Bildsensor 12 Bilddaten für 256 Pixel (16 × 16) aus dem oberen linken Viertel des Bild erfassungsbereichs an die Signalverarbeitungsschaltung 13 aus. So wird auf der Anzeigeeinheit 14 ein Bild angezeigt, das dem oberen linken Viertel des Bilderfassungsbereichs des Festkörper-Bildsensors 12 entspricht. Auf diese Weise, näm lich durch Ausführen eines elektronischen Zoomvorgangs im Kamerasystem 10, ist es möglich, eine vierfach eingezoomte Version des oberen linken Viertels des bei der normalen Bilderfassung erhaltenen Bilds zu erzielen.

Darüber hinaus erlaubt es die in der Fig. 21 dargestellte Konfiguration, das Kamerasystem 10 mit Bildschneidefunktion zu versehen. Genauer gesagt, wird bei einer normalen Aufnah me (d. h. ohne elektronisches Zoomen), wie oben beschrieben, wenn das untere linke Viertel des erfassten Bilds ausge schnitten werden muss, der Gray-Code-Zähler 15f betreffend die vertikale Richtung so gesteuert, dass er mit 16 zu zäh len beginnt, den Zählvorgang unter Überspringung jeweils des Zählvorgangs ausführt und mit 30 zu zählen aufhört, wobei der Gray-Code-Zähler 15g betreffend die horizontale Richtung so gesteuert wird, dass er mit 0 zu zählen beginnt, den Zählvorgang unter Überspringung jeweils eines Zählwerts aus führt und mit 14 zu zählen aufhört. Im Ergebnis gibt der Festkörper-Bildsensor 12 Bilddaten für 64 Pixel (8 × 8) aus dem unteren linken Viertel des Bilderfassungsbereichs an die Signalverarbeitungsschaltung 13 aus. So wird auf der Anzei geeinheit 14 ein Bild angezeigt, das dem unteren linken Viertel des Bilderfassungsbereichs des Festkörper-Bildsen sors 12 entspricht.

Es ist auch möglich, anstelle einer Anzeigeeinheit 14 mit 256 Pixeln (16 × 16) eine solche mit 1024 Pixeln (32 × 32) zu verwenden und sowohl Stehbilder als auch bewegte Bilder aufzunehmen. Wenn bei dieser Konfiguration ein Stehbild auf genommen wird, werden alle Adressen durchgescannt, während dann, wenn ein bewegtes Bild aufgenommen wird, die Adressen auf Zeilensprungweise durchgescannt werden. Dies ermöglicht es, wenn ein bewegtes Bild aufgenommen wird, ein Durchscan nen unterhalb der Grenzfrequenz auszuführen, während dann, wenn ein Stehbild aufgenommen wird, im auf der Anzeigeein heit 14 dargestellten Bild zufriedenstellende Auflösung er zielt werden kann.

Dadurch, dass das erfindungsgemäße Kamerasystem mit elektro nischer Zoomfunktion versehen ist, kann es insgesamt selbst mit einem optischen Linsensystem mit engerem Zoombereich für einen ausreichend großen Zoombereich sorgen. Dies trägt dazu bei, das Kamerasystem zu miniaturisieren.

Claims

1. Gray-Code-Zähler, der einen Zeilensprung-Zählvorgang ausführen kann, gekennzeichnet durch:
einen fortlaufend zählenden Gray-Code-Zähler (2) der mit Inkrementen oder Dekrementen von 1 zählt; und
eine Ausgangswert-Wandlereinrichtung (3, 3'), die vom fortlaufend zählenden Gray-Code-Zähler ausgegebene Gray-Co de-Daten in einen Graycode umsetzt, der einem Dezimalzähl wert entspricht, wie er bei einem Zählvorgang erhalten wird, bei dem jeweils (spezielle Potenz von 2, abzüglich 1) Zähl werte übersprungen werden.

2. Gray-Code-Zähler nach Anspruch 1, dadurch gekennzeich net, dass
der fortlaufend zählende Gray-Code-Zähler (2) ein N-Bit- Zähler ist und
wenn ein Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, die Ausgangswert-Wandlerein richtung (3, 3') auf solche Weise arbeitet, dass sie
die höchsten (N - M) Bits dadurch ausgibt, dass sie als Datenwert eines Bits α + M den Datenwert eines Bits α ver wendet, der zu den niedrigsten (N - M) Bits des vom fortlau fend zählenden Gray-Code-Zähler ausgegebenen Gray-Code-Da tenwerts gehört; und
die restlichen niedrigsten M Bits dadurch ausgibt, dass sie den Datenwert des Bits M - 1 jedesmal dann invertiert, wenn sich der Zählwert ändert, und sie den Datenwert des Bits M - 2 und niedriger Bits, falls solche vorhanden sind, dauernd auf 0 hält.

3. Gray-Code-Zähler nach Anspruch 1, gekennzeichnet durch
eine Eingangswert-Wandlereinrichtung (4) und eine Zähl startdaten-Einstellschaltung (5);
wobei dann, wenn ein Zählvorgang so ausgeführt wird, dass jeweils eine vorbestimmte Anzahl von Zählwerten übersprungen wird, die Eingangswert-Wandlerschaltung (4) einen Gray-Code- Datenwert, der dem Dezimalzählwert entspricht, mit dem der Zählvorgang zu starten ist, entsprechend der Anzahl zu über springender Zählwerte, in einen Graycode umsetzt, der einem Dezimalzählwert entspricht, wie er erhalten wird, wenn fort laufend gezählt wird; und
wobei die Zählstartdaten-Einstellschaltung (5) den An fangszustand des fortlaufend zählenden Gray-Code-Zählers (2) entsprechend dem Gray-Code-Datenwert steuert, wie er von der Eingangswert-Wandlereinrichtung (4) ausgegeben wird.

4. Gray-Code-Zähler nach Anspruch 3, dadurch gekennzeich net, dass
der fortlaufend zählende Gray-Code-Zähler (2) ein N-Bit- Zähler ist und
wenn ein Zählvorgang so ausgeführt wird, dass jeweils 2^M - 1 Zählwerte übersprungen werden, die Ausgangswert-Wandlerein richtung (3, 3') auf solche Weise arbeitet, dass sie
die höchsten (N - M) Bits dadurch ausgibt, dass sie als Datenwert eines Bits α + M den Datenwert eines Bits α ver wendet, der zu den niedrigsten (N - M) Bits des vom fortlau fend zählenden Gray-Code-Zähler ausgegebenen Gray-Code-Da tenwerts gehört; und
die restlichen niedrigsten M Bits dadurch ausgibt, dass sie den Datenwert des Bits M - 1 jedesmal dann invertiert, wenn sich der Zählwert ändert, und, wenn ein Bit M - 2 oder ein niedrigeres Bit existiert, als Datenwert eines Bits β den Datenwert des Bits β ausgibt, das das Bit M - 2 oder ein niedrigeres Bits desjenigen Gray-Code-Datenwerts ist, wie er zu Beginn des Zählvorgangs vom fortlaufenden zählenden Gray- Code-Zähler (2) ausgegeben wird.

5. Gray-Code-Zähler nach einem der Ansprüche 1-4, da durch gekennzeichnet, dass
die Ausgangswert-Wandlerschaltung (3, 3') eine Selektor schaltung (S1, S2, S3, S4, S5) aufweist, die abhängig von einem externen Signal (mode0, mode1) auswählt,
entweder den vom fortlaufend zählenden Gray-Code-Zähler (2) ausgegebenen Gray-Code-Datenwert als solchen auszugeben;
oder den vom fortlaufend zählenden Gray-Code-Zähler (2) ausgegebenen Gray-Code-Datenwert in einen Graycode umzuset zen, der einem Dezimalzählwert entspricht, wie er erhalten wird, wenn beim Zählen jeweils (spezielle Potenz von 2, ab züglich 1) Zählwerte übersprungen werden.

6. Festkörper-Bildsensor mit einer Vielzahl fotoelektri scher Wandlerelemente (15a) und einer Abrastereinrichtung (15) mit einem Gray-Code-Zähler (15f, 15g) zum sequenziellen Lesen von Signalen aus den fotoelektrischen Wandlerelemen ten, dadurch gekennzeichnet, dass der Gray-Code-Zähler ein solcher gemäß einem der Ansprüche 1 bis 5 ist.

7. Kamerasystem mit einem Festkörper-Bildsensor (15), ei nem optischen Linsensystem (11) zum Aufnehmen eines opti schen reellen Bilds als Ziel eines Bilderfassungsvorgangs und zum Abbilden desselben auf den Festkörper-Bildsensor, einer Signalverarbeitungseinrichtung (13) zum Erzeugen eines Ansteuerungssignals auf Grundlage eines vom Festkörper-Bild sensor ausgegebenen Signals sowie einer Anzeigeeinheit (14) zum Anzeigen eines Bilds unter Ansteuerung durch das An steuerungssignal, dadurch gekennzeichnet, dass der Festkör per-Bildsensor ein solcher gemäß dem Anspruch 6 ist.