JPS6276962A - Original recognition device - Google Patents
Original recognition deviceInfo
- Publication number
- JPS6276962A JPS6276962A JP60217231A JP21723185A JPS6276962A JP S6276962 A JPS6276962 A JP S6276962A JP 60217231 A JP60217231 A JP 60217231A JP 21723185 A JP21723185 A JP 21723185A JP S6276962 A JPS6276962 A JP S6276962A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- main scanning
- document
- image
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Or Original Feeding In Electrophotography (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
Description
【発明の詳細な説明】
発明の属する分野の説明
本発明は、原稿の位置、サイズ内容等を認識する装置に
関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an apparatus for recognizing the position, size, etc. of a document.
従来の技術の説明
近年、原稿像をＣＯＤ等のイメージ拳センサを用い読み
取り、これをデジタル画像信号に変換し画像処理を行っ
た後にＬＢＰ（レーザー・ビーム・プリンタ）等のプリ
ンタで記録する。いわゆるデジタル式の複写装置が実用
化されている。こうした複写装置は、従来のアナログ式
の複写装置に対し差別化するために様々に機能を追加し
多機能化を行っており、こうした機能の中に、原稿台上
の任意の位置に置かれた原稿の位置、サイズを検知し自
動的に原稿像のみを抜き取り、変倍、移動、最適サイズ
のプリント用紙選択等を行いプリント・アウトをする編
集機能がある。DESCRIPTION OF PRIOR ART In recent years, an original image is read using an image sensor such as a COD, converted into a digital image signal, subjected to image processing, and then recorded using a printer such as an LBP (laser beam printer). So-called digital copying devices have been put into practical use. These copying devices have been made multifunctional by adding various functions to differentiate them from conventional analog copying devices. It has an editing function that detects the position and size of the original, automatically extracts only the original image, changes the size, moves it, selects the optimal size print paper, and prints it out.
この際、原稿台上の任意の位置に置かれた原稿の位置、
サイズを検知するためには、原稿の地色を白色とした場
合に原稿押さえ板の原稿台側の面を黒色もしくは鏡面等
にして原稿像以外の背景像が黒色となるようにし、この
画像信号の濃度変化を検出し、主走査、副走査方向の最
小値、最大値を検出する事により行っていた。At this time, the position of the document placed at any position on the document table,
In order to detect the size, when the background color of the document is white, the surface of the document holding plate on the document table side is made black or mirror-finished so that the background image other than the document image is black, and this image signal is This was done by detecting changes in density and detecting the minimum and maximum values in the main scanning and sub-scanning directions.
第１図は、原稿台に置かれた原稿を読み取り面から見た
際の像を示している。原稿の地色は白色とし、背景は黒
色である。原稿台の像は第１図の左−Ｆから主走査方向
に向かって■ラインの１面像読み取りか行われ、逐次、
副走査方向に読み取りラインを移動しシリアル画像信号
に変換される。第１図番こおけるＶＥ区間とは主走査方
向の有効な画像領域を示し、ＶＳＹＮＣ区間とは複数の
主走査方向の有効画像ラインで構成される副走査方向の
画像領域を示している。FIG. 1 shows an image of a document placed on a document table when viewed from the reading surface. The background color of the manuscript is white and the background is black. The image on the document table is read as a one-sided image of the ■ line from left -F in Figure 1 in the main scanning direction, and then
The reading line is moved in the sub-scanning direction and converted into a serial image signal. The VE section in Figure 1 indicates an effective image area in the main scanning direction, and the VSYNC section indicates an image area in the sub-scanning direction that is composed of a plurality of effective image lines in the main scanning direction.
第２−ａ図は、従来の原稿認識回路の方式を説明するだ
めの図である。FIG. 2-a is a diagram for explaining the method of a conventional document recognition circuit.
第２−ａ図において、点Ｐ１〜Ｐ４は長方形の原稿の白
地を検知した際の、点ＰＬは主走査アドレスの最小値、
弗Ｐ２は主走査アドレスの最大値、＝４７． Ｐ ３は
副走査アドレスの最小値、点Ｐ４は副走査アドレスの最
大値のあった画素位置を示している。下走査アドレスと
は主走査方向の１ライン画像の先頭画素からの画素の番
号を、副走査アドレスとは副走査方向の先頭画像ライン
からの主走査画像ラインの番号をいう。In Figure 2-a, points P1 to P4 are the minimum value of the main scanning address when the white background of a rectangular document is detected, and point PL is the minimum value of the main scanning address.
弗P2 is the maximum value of the main scanning address, =47. P3 indicates the minimum value of the sub-scanning address, and point P4 indicates the pixel position where the maximum value of the sub-scanning address exists. The lower scanning address refers to the number of pixels from the first pixel of one line image in the main scanning direction, and the sub-scanning address refers to the number of the main scanning image line from the first image line in the sub-scanning direction.
第２−ａ図のように主走査方向に対し斜めに原稿を置い
た場合には１点Ｐ１〜Ｐ４はそれぞれ原稿の端の位置と
なり、原稿の位置、サイズを特定する４１９が可能であ
る。When a document is placed obliquely to the main scanning direction as shown in FIG. 2-a, each of the points P1 to P4 is at the edge of the document, making it possible to specify the position and size of the document (419).
一方、第２−ｂ図は、原稿を主走査方向に対しモ行に置
いた場合を示しており、同様のアルゴリズムの場合には
第２−ａ図の点Ｐ１〜Ｐ４に相当する点Ｐ １’〜Ｐ
４’は条件に合致する画素が多数となるために第２−ｂ
図のようにサンプリング位置が一定しないために原稿の
位置、サイズを特定する事が出来ないという欠点がある
。On the other hand, Fig. 2-b shows the case where the document is placed in the horizontal direction with respect to the main scanning direction, and in the case of a similar algorithm, the point P1 corresponding to the points P1 to P4 in Fig. 2-a is used. '〜P
4' is 2-b because there are many pixels that meet the condition.
As shown in the figure, there is a drawback that the position and size of the document cannot be specified because the sampling position is not constant.
このように、従来の原稿認識回路では、最も頻繁に使用
される第２−ｂ図のような原稿認識が不完全であり改善
が望まれている。As described above, in the conventional document recognition circuit, the most frequently used document recognition as shown in FIG. 2-b is incomplete, and improvements are desired.
この為には、ページ・メモリに画像データを一旦記憶し
、記憶したデータをコンピュータ等を使用して演算処理
を行うという方法がある。しかし、この方法だと非常に
正確な原稿認識処理が可能であるがハードウェアのコス
ト高、処理時間がかかり過ぎる事から、複写装置等の低
価格、高速処理の望まれる用途には適していない。For this purpose, there is a method of temporarily storing the image data in a page memory and performing arithmetic processing on the stored data using a computer or the like. However, although this method allows for very accurate document recognition processing, it is not suitable for applications that require low cost and high speed processing, such as copying machines, because the hardware cost is high and the processing time is too long. .
発明の目的
本発明は、上記欠点を改良し比較的ローコストに」−記
のような長方形の原稿のみならず、円形、ひし形等の原
稿の１置かれた位１ｄ、形状、大きざ。OBJECTS OF THE INVENTION The present invention improves the above-mentioned drawbacks and achieves a relatively low cost.''--Not only rectangular originals as shown above, but also circular, diamond-shaped, etc.
傾きをも認識可能な原稿認識装置を提供する事を目的と
する。又、原稿内の図形等顕著な画像の認識をも可能と
する。It is an object of the present invention to provide a document recognition device that can also recognize tilt. Furthermore, it is also possible to recognize prominent images such as figures in a document.
９：明の構成および作用の説明 以下、実施例を用いて本発明の詳細な説明を行う。9: Explanation of the composition and function of Ming Hereinafter, the present invention will be explained in detail using Examples.
第３図は、本発明を適用した像読み取り装置のブロック
図の例である。FIG. 3 is an example of a block diagram of an image reading device to which the present invention is applied.
原稿ｌは読み取らせる面を原稿台ガラス２の面に向けて
おき、そのまま、もしくはＬ述のように原稿１の上を黒
色や鏡面の原稿押さえ板で押さえる等し、背）；１像が
黒くなるようにする。本実施例においては、原稿の地色
を白色、背景を黒色としているが、第１図に示すように
認識すべき原稿とその外の部分か明確に分離されればよ
く、例えば原稿の地色が黒色、′１Ｉ１１−最が白色と
なってもよい。Place the original 1 with the side to be read facing the original platen glass 2, or press the top of the original 1 with a black or mirrored original holding plate as described in L, etc., so that the image of 1 is black. I will make it happen. In this embodiment, the background color of the original is white and the background is black, but as shown in FIG. may be black, and '1I11-most may be white.
本実施例は、このりＸに関し何らの制限を加えるもので
はない。This embodiment does not impose any restrictions on X.
原稿台ガラス２は、原稿を照明するための光源４と光学
像を電気信号に変換するための密Ｍ型ライン・イメージ
・センサ５で構成される像読み取りユニット３により副
走査方向に走査され、原稿台ガラス２の必要な画像領域
全面の読み取りが行われる。The document table glass 2 is scanned in the sub-scanning direction by an image reading unit 3 composed of a light source 4 for illuminating the document and a dense M-type line image sensor 5 for converting an optical image into an electrical signal. The entire required image area of the document platen glass 2 is read.
密着型ライン会イメージ・センサ５で読み取られたｌラ
イフ分のシリアル画像データは１画像処理回路６でシェ
ーディング補正等の画像処理をされ、二値化されたデジ
タル画像信号として本発明による原稿認識回路７、およ
び、不要な画像領域を除去し必要な画像のみを外の画像
処理機器に転送するためのトリミング回路８に人力され
る。Serial image data corresponding to 1 life read by the close-contact line image sensor 5 is subjected to image processing such as shading correction in an image processing circuit 6, and then processed as a binary digital image signal by the document recognition circuit according to the present invention. 7, and a trimming circuit 8 for removing unnecessary image areas and transmitting only necessary images to external image processing equipment.
画像処理回路６からは、第４図に示すような画像信号が
出力されるものとする。It is assumed that the image processing circuit 6 outputs an image signal as shown in FIG.
ｖＥ信号は主走査の画像信号ＶＤの有効区間を示す信号
であり、ＶＳＹＮＣ信号は画像信号ＶＤの発生している
副走査方向の有効区間を示す信号である。ＶＥ倍信号Ｖ
ＳＹＮＣ信号１画像信号ＶＤは図示のように、クロック
信号であるＶＣＬＫ信号に同期して出力される。The vE signal is a signal indicating a valid section of the main scanning image signal VD, and the VSYNC signal is a signal indicating a valid section in the sub-scanning direction in which the image signal VD is generated. VE times signal V
SYNC signal 1 Image signal VD is output in synchronization with the VCLK signal, which is a clock signal, as shown.
第５図は、本発明による原稿認識回路７の実施例である
。FIG. 5 shows an embodiment of the document recognition circuit 7 according to the present invention.
白検知回路１０はＶＥ倍信号有効区間、即ち、主走査の
有効画像区間の中で画像信号ＶＤ中の原稿の地色である
白画素の最小の主走査アドレスを検出するための検知回
路である。白検知回路ｔｉはＶＥ倍信号有効区間の中で
画像信号ＶＤ中の原稿の地色である白画素の最大の主走
査アドレスを検出するだめの検知回路である。白検知回
路１０、白検知回路１１からは検知信号ＷＤＴＩ。The white detection circuit 10 is a detection circuit for detecting the minimum main scanning address of a white pixel, which is the ground color of the document, in the image signal VD within the VE multiplied signal effective period, that is, the main scanning effective image period. . The white detection circuit ti is a detection circuit that detects the maximum main scanning address of a white pixel, which is the ground color of the document, in the image signal VD within the VE multiplied signal effective period. A detection signal WDTI is output from the white detection circuit 10 and the white detection circuit 11.
ＷＤＴ２がそれぞれ出力され、トライφステートのＤタ
イプ・フリップ・フロップ回路１３．１４にそれぞれ入
力される。Ｄタイプ・クリップ・７０ツブ回路１３．１
４では、検知信号ＷＤＴＩ。WDT2 are respectively output and input to tri-φ state D-type flip-flop circuits 13 and 14, respectively. D type clip 70 tube circuit 13.1
4, the detection signal WDTI.
ＷＤＴ２を受けて主走査アドレス・カウンタ１２の発生
する主走査アドレスを保持する。主走査アドレス・カウ
ンタ１２はＶＥ倍信号有効区間で例えば値ＯからＶＣＬ
Ｋ信号のアップ・カウントを行い、これを主走査アドレ
ス信号として使用する。It holds the main scanning address generated by the main scanning address counter 12 in response to WDT2. The main scanning address counter 12 is in the valid period of the VE multiplied signal, for example from the value O to VCL.
The K signal is counted up and used as a main scanning address signal.
メモリどき込み制御回路１５は ランタム・アクセス命
メモリ（以下ＲＡＭと呼ぶ）１７にＤタイプやフリップ
・フロップ回路１３．１４に保持された主走査アドレス
・データを記憶する際の制御信号を発生する回路である
。ＶＥ倍信号無効区間でメモリ書き込みの為のクロック
信号ＭＣＬＫを使用してＤタイプ・フリップ・フロップ
回路１３．１４の出力可能信号ＯＥを制御するためのＯ
ＥＬ、ＯＥ２信号、および、ＲＡＭＬ７へのデータ書き
込み信号ＷＥ、メモリ・アドレス・カウンタ１６へのカ
ウント許可信号ＣＮＴを出力する。メモリ拳アドレス・
カウンタ１６は例えばＶＳＹＮＣ信号の無効区間で値Ｏ
でＣＮＴ信号を受けて逐次カラン）−アップを行い、Ｒ
ＡＭ１７にデータを書き込む際のアドレス信号を発生す
る為の回路である。The memory loading control circuit 15 is a circuit that generates a control signal when storing the main scanning address data held in the D type or flip-flop circuits 13 and 14 in the random access memory (hereinafter referred to as RAM) 17. It is. O for controlling the output enable signal OE of the D type flip-flop circuit 13 and 14 using the clock signal MCLK for memory writing in the VE multiplication signal invalid section.
It outputs the EL and OE2 signals, a data write signal WE to the RAML7, and a count permission signal CNT to the memory address counter 16. memory fist address
For example, the counter 16 has a value of O in the invalid section of the VSYNC signal.
After receiving the CNT signal, the R
This is a circuit for generating an address signal when writing data to AM17.
第６図は、第５図の原稿認識回路の具体的なタイミング
を示すタイミング・チャートである。第５図の原稿認識
回路は、ＶＳＹＮＣ信号の有効区間中動作し、ＲＡＭ１
７へＶＥ信号有効区間開缶検知した主走査アドレス・デ
ータを連続して書き込んで行く。FIG. 6 is a timing chart showing specific timing of the document recognition circuit shown in FIG. The document recognition circuit shown in FIG. 5 operates during the valid period of the VSYNC signal, and
7, the main scanning address and data detected as being open during the VE signal valid period are continuously written.
第６図ｉ：おいてＣＯ、ＣＩ 、Ｃ２、Ｃ３は主走査ア
ドレス中カウンタ１２の発生する主走査アドレスの値を
示している。値ＣＯは主走査区間が始まる時の主走査ア
ドレスであり、値Ｃ３は主走査区間が終了する際の主走
査アドレスである。主走査アドレス拳カウンタ１２がア
ップｅカウントの場合には、必ず値ＣＯは値Ｃ３より小
さな値となり、値Ｃ１，値Ｃ２はこの中間の値となる。In FIG. 6i, CO, CI, C2, and C3 indicate the values of the main scanning address generated by the counter 12 during the main scanning address. The value CO is the main scanning address when the main scanning section starts, and the value C3 is the main scanning address when the main scanning section ends. When the main scanning address fist counter 12 is counting up e, the value CO is always smaller than the value C3, and the values C1 and C2 are intermediate values.
本実施例においては、値Ｃｏは構成回路が簡略化される
ので値Ｏとする。値ＣＩは白検知回路１０で検知した原
稿の地色である白画素の最小の主走査アドレスであり、
値Ｃ２は白検知回路１１で検知した原稿の地色である白
画素の最大の主走査アドレスである。In this embodiment, the value Co is set to O because the configuration circuit is simplified. The value CI is the minimum main scanning address of a white pixel, which is the ground color of the original, detected by the white detection circuit 10,
The value C2 is the maximum main scanning address of a white pixel, which is the ground color of the document, detected by the white detection circuit 11.
白検知回路ｌＯは、ＶＥ信号有効区間で白画素の検知を
開始し、岐初に白画素を検知した時に検知信号ＷＤＴＩ
を第６図に図示のように出力しＶＥ信号無効区間で検知
動作はリセットされる。The white detection circuit IO starts detecting a white pixel in the VE signal valid section, and when a white pixel is detected at the beginning of the transition, the detection signal WDTI is output.
is output as shown in FIG. 6, and the detection operation is reset in the VE signal invalid period.
同様に、白検知回路１１は、ＶＥ信号有効区間で白画素
の検知を開始し、白画素を検知した詩に検知信号ＷＤＴ
２を第６図に図示のように常に出力しＶＥ信号無効区間
で検知動作はリセットされる。従って、Ｄタイプ番フリ
ップ・フロップ回路１３．１４が例えばＴＩ社のスタン
ダードＴＴＬ７４ＬＳ３７４のように立ち丘がりエツジ
でデータをホールドするＩＣではＤタイプ・フリップ・
フロップ回路１３には（ｆｉ Ｃｔ、Ｄタイプ拳フリッ
プ・フロップ回路１４には値Ｃ２がそれぞれＶＥ信号有
効区間の終了時点で保持されている。Similarly, the white detection circuit 11 starts detecting white pixels in the VE signal valid section, and outputs a detection signal WDT when a white pixel is detected.
2 is always output as shown in FIG. 6, and the detection operation is reset in the VE signal invalid period. Therefore, in an IC where the D type flip-flop circuits 13 and 14 hold data at a rising edge, such as TI's standard TTL74LS374, the D type flip-flop circuits 13 and 14 are
The flop circuit 13 holds the value (fi Ct), and the D-type flip-flop circuit 14 holds the value C2 at the end of the VE signal valid period.
ＶＥ倍信号無効区間になったら、値Ｃ１，値Ｃ２をＲＡ
Ｍ１７に書き込み１、りき込み動作が終了したら、Ｄタ
イプ・フリップ・フロップ［り１路１３．１４をＣＬＲ
信号によりクリアしイ１＾０とする。Ｄタイプφフリッ
プ争フロップ回路１３．１４をクリアしイ１＾０とする
のは検知信号ＷＤＴＩ、ＷＤＴ２が発生しない場合、即
ち、白画素か画像信号ＶＤ中にない場合に前ラインの値
がＲＡＭ１７に書き込まれるのを防１にするためである
。本実施例においては、白画素が画像信号ＶＤ中にない
場合には値Ｃ１，値Ｃ２はそれぞれ値Ｏとなる。When the VE multiplication signal becomes invalid, set the value C1 and value C2 to RA.
Write 1 to M17, and when the write operation is completed, write the D type flip-flop [ri1 path 13.14 to CLR.
It is cleared by a signal and becomes 1^0. The D type φ flip contest flop circuits 13 and 14 are cleared to 1^0 when the detection signals WDTI and WDT2 are not generated, that is, when there is no white pixel or image signal VD, the value of the previous line is stored in the RAM 17. This is to prevent it from being written to. In this embodiment, when there is no white pixel in the image signal VD, the value C1 and the value C2 each become the value O.
第７図は、ＲＡＭ１７に書き込まれた値Ｃ１゜（ｌｔｉ
Ｃ２のようすを示す図である。FIG. 7 shows the value C1° (lti
It is a figure which shows the state of C2.
ＲＡＭ１７には、アトレフ０番地から値Ｃ１゜値Ｃ２か
１ライ／毎に順次書き込まれる。ＲＡＭ１７のデータが
８ビツト構成で、値Ｃ１，値Ｃ２が１６ヒツトとした場
合には図のように１ラインに付き４バイトのデータが書
き込まれることになる。従って、ｎライン目のＣ１，Ｃ
２はＲＡＭ１７ （７） ４ ｎ〜４ｎ＋３のアドレス
にデータが書き込まれることになる。The values C1 and C2 are sequentially written into the RAM 17 from address 0 at a rate of 1 ry/by. If the data in the RAM 17 has an 8-bit configuration and the values C1 and C2 are 16 hits, 4 bytes of data will be written per line as shown in the figure. Therefore, C1, C of the nth line
2, data will be written to the addresses of RAM 17 (7) 4 n to 4n+3.
第８図は、ＲＡＭ１７に書かれたデータと実際の原稿の
置かれた位置を月応させた説明図である。この例では、
１ライン目から６ライン目まで原稿がないために値Ｃ１
，値Ｃ２は共に値Ｏになる。７ライン目からは原稿があ
るので値Ｃ１，値Ｃ２はそれぞれ値Ｃ１−７〜値Ｃ１−
１１−−−−。FIG. 8 is an explanatory diagram showing the correspondence between the data written in the RAM 17 and the position where the actual manuscript is placed. In this example,
Since there is no document from the 1st line to the 6th line, the value is C1.
, value C2 both become value O. Since there is a document from the 7th line, value C1 and value C2 are respectively from value C1-7 to value C1-.
11---.
値Ｃ２−７〜値Ｃ２−１１−−−−のような値となって
ＲＡＭ１７に記憶される。このようにＲＡＭ１７に書き
込まれたデータから、原稿の先端の位置が７ライン目で
あるとか、値Ｃ１−７〜値Ｃ１−１１−−−−，値Ｃ２
−７〜値Ｃ２−１１−−−−をチェックすることにより
原稿の形状が不定形サイズであるとかという情報を得る
事ができる。Values such as value C2-7 to value C2-11 are stored in the RAM 17. From the data written in the RAM 17 in this way, it can be determined that the position of the leading edge of the document is on the 7th line, the value C1-7 to the value C1-11----, the value C2
By checking the values from -7 to C2-11---, it is possible to obtain information such as whether the shape of the document is an irregular size.
ＲＡＭ１７に記憶されたデータは、そのままトリミング
・データとして使用してもよいし、ＣＰＵ等を使用して
データをアクセスできるようにし画像編集処理等に応用
するようにしてもよい。The data stored in the RAM 17 may be used as is as trimming data, or may be made accessible using a CPU or the like and applied to image editing processing or the like.
他の実施例
本実施例においては、主走査ライン毎に原稿位置の認識
を行っているが、それほど原稿認識の精度を必要としな
い場合には、数ラインに一回というように間を間引いて
原稿位置の認識動作を行うようにしてもよい。こうする
ことによりＲＡＭ１７のメモリ容量を減らすことが出来
るので認識回路を安価に実現したいような場合には有利
である。Other Embodiments In this embodiment, the document position is recognized for each main scanning line, but if the precision of document recognition is not required, the recognition may be performed at intervals such as once every few lines. An operation for recognizing the document position may also be performed. By doing so, the memory capacity of the RAM 17 can be reduced, which is advantageous when it is desired to realize a recognition circuit at low cost.
また、原稿台上に小さなゴミ等が落ちていたり、画像信
号にノイズが混入する等して原稿認識動作に悪影響を与
えないようにするために、連続する複数画素が全て白画
素でないと自と判定しないような回路を追加してもよい
。In addition, in order to prevent small dust etc. from falling on the document table or noise from entering the image signal, which may adversely affect the document recognition operation, it is necessary to make sure that all consecutive pixels are not white pixels. A circuit that does not perform judgment may be added.
効果の説明
以上、本発明によれば、主走査ライン毎に原稿位置検出
を繰り返すといった単純なアルゴリズムを使用し、検出
した位置データをメモリに記憶することによりローコス
トに原稿認識装置を構成することが可能になり、メモリ
に記憶されたデータにより長方形以外の図形の認識も正
確に行うことかできる。Description of Effects As described above, according to the present invention, a document recognition device can be configured at low cost by using a simple algorithm that repeats document position detection for each main scanning line and storing detected position data in memory. This makes it possible to accurately recognize shapes other than rectangles using the data stored in memory.
動作説明図、
第３図は、像読み取り装置の構成例を示すブロック図、
第４図は、画像信号のタイミングやチャート図、
第５図は、本発明による原稿認識回路図、第６図は、原
稿認識の動作を説明するためのタイミング番チャート図
、
第７図は、ＲＡＭ１７に書き込まれた値Ｃ１゜値Ｃ２の
ようすを示す図、
第８図は、ＲＡＭ１７に書かれたデータと実際の原稿の
置かれた位置を対応させた説明図である。
図中、１：原稿、５ニラインセンサ、７；認識回路、Ｒ
ＡＭ１７：画像メモリである。3 is a block diagram showing a configuration example of an image reading device, FIG. 4 is a timing diagram and chart of image signals, FIG. 5 is a document recognition circuit diagram according to the present invention, and FIG. , a timing number chart for explaining the operation of document recognition, FIG. 7 is a diagram showing the state of the value C1 and value C2 written in the RAM 17, and FIG. 8 is a diagram showing the data written in the RAM 17 and the actual value. FIG. 2 is an explanatory diagram showing correspondence between the positions where originals are placed. In the figure, 1: original, 5 second line sensor, 7: recognition circuit, R
AM17: Image memory.
Claims (1)
像と背景像との境界を検出する境界検出回路、画像信号
に同期して主走査アドレスをカウントする主走査アドレ
ス・カウンタ、上記境界検出回路による検知結果により
主走査アドレスを保持するアドレス・ラッチ回路、上記
アドレス・ラッチ回路にラッチされたアドレス・データ
を記憶するメモリとを有し、上記メモリにより原稿認識
する原稿認識装置。A boundary detection circuit that detects the boundary between a document image and a background image for each main scanning line or for each multiple main scanning lines, a main scanning address counter that counts main scanning addresses in synchronization with the image signal, and the above boundary detection circuit an address latch circuit for holding a main scanning address based on a detection result obtained by the above; and a memory for storing address data latched by the address latch circuit; and a document recognition device for recognizing a document using the memory.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217231A JPS6276962A (en) | 1985-09-30 | 1985-09-30 | Original recognition device |
| US06/911,416 US4870500A (en) | 1985-09-30 | 1986-09-25 | Image signal processing apparatus |
| EP86307488A EP0218447B1 (en) | 1985-09-30 | 1986-09-30 | Image signal processing apparatus |
| DE8686307488T DE3677449D1 (en) | 1985-09-30 | 1986-09-30 | IMAGE SIGNAL PROCESSING DEVICE. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217231A JPS6276962A (en) | 1985-09-30 | 1985-09-30 | Original recognition device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276962A true JPS6276962A (en) | 1987-04-09 |
Family
ID=16700900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60217231A Pending JPS6276962A (en) | 1985-09-30 | 1985-09-30 | Original recognition device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276962A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267081A (en) * | 1988-09-01 | 1990-03-07 | Matsushita Electric Ind Co Ltd | Original detector and image processing device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225669A (en) * | 1983-06-07 | 1984-12-18 | Canon Inc | Picture processing device |
-
1985
- 1985-09-30 JP JP60217231A patent/JPS6276962A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225669A (en) * | 1983-06-07 | 1984-12-18 | Canon Inc | Picture processing device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267081A (en) * | 1988-09-01 | 1990-03-07 | Matsushita Electric Ind Co Ltd | Original detector and image processing device |
| JPH07118763B2 (en) * | 1988-09-01 | 1995-12-18 | 松下電器産業株式会社 | Image processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870500A (en) | Image signal processing apparatus | |
| JPS5814270A (en) | Picture scanning and recording method | |
| JP2828645B2 (en) | Mark area judgment device | |
| US4903141A (en) | Apparatus for electronically duplicating film images while maintaining a high degree of image quality | |
| GB2194117A (en) | Image processing apparatus | |
| US4623935A (en) | Picture extracting apparatus | |
| CA1316605C (en) | Method of searching binary images to find search regions in which straight lines may be found | |
| JPH0123820B2 (en) | ||
| JPS6276962A (en) | Original recognition device | |
| US5299030A (en) | Image data processing method and apparatus with mixture of simple binarization and psuedo intermediate tone | |
| JPS62144462A (en) | Image signal processor | |
| JPS645509B2 (en) | ||
| JPS6146671A (en) | Area designation system | |
| JP3021073B2 (en) | Image processing device | |
| JPS62144464A (en) | Image signal processor | |
| JP2541937B2 (en) | Image processing device | |
| JP2608264B2 (en) | Image reading device | |
| JP2547748B2 (en) | Image processing device | |
| JP3034553B2 (en) | Image processing device | |
| JPS62144463A (en) | Image signal processor | |
| JP2985303B2 (en) | Recording device area recognition method | |
| JPH07254983A (en) | Facsimile equipment | |
| JPH01177278A (en) | Picture reader | |
| JPH11308438A (en) | Image processor | |
| JPS644387B2 (en) |