JPS627510B2 - - Google Patents
Info
- Publication number
- JPS627510B2 JPS627510B2 JP53141150A JP14115078A JPS627510B2 JP S627510 B2 JPS627510 B2 JP S627510B2 JP 53141150 A JP53141150 A JP 53141150A JP 14115078 A JP14115078 A JP 14115078A JP S627510 B2 JPS627510 B2 JP S627510B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- load
- voltage
- output terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は出力増幅器の負荷に供給される電力を
指示する電力メータ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power meter circuit for indicating power delivered to a power amplifier load.
第１図に従来のオーデイオ用出力増幅器に使用
される出力電力メータ回路を示す。第１図におい
て、１はオーデイオ用出力増幅器、２はNPNト
ランジスタ、３はPNPトランジスタ、４，５は抵
抗、６は出力端子、７は負荷、８，９は抵抗、１
０はNPNトランジスタ、１１は電流計、１２は
電源である。 FIG. 1 shows an output power meter circuit used in a conventional audio output amplifier. In Figure 1, 1 is an audio output amplifier, 2 is an NPN transistor, 3 is a PNP transistor, 4 and 5 are resistors, 6 is an output terminal, 7 is a load, 8 and 9 are resistors, 1
0 is an NPN transistor, 11 is an ammeter, and 12 is a power supply.
NPNトランジスタ２、PNPトランジスタ３と
抵抗４，５は出力増幅器の出力段を構成してい
る。抵抗４，５は出力段トランジスタ２，３を熱
暴走による破壊から保護するためのものである。
出力増幅器１の出力端子６には負荷７が接続され
ている。この負荷７はNPNトランジスタ２、
PNPトランジスタ３から電力を供給される。 NPN transistor 2, PNP transistor 3, and resistors 4 and 5 constitute an output stage of an output amplifier. The resistors 4 and 5 are for protecting the output stage transistors 2 and 3 from destruction due to thermal runaway.
A load 7 is connected to the output terminal 6 of the output amplifier 1 . This load 7 is an NPN transistor 2,
Power is supplied from PNP transistor 3.
抵抗８，９及びNPNトランジスタ１０、電流
計１１、電源１２が負荷７に供給される電力を指
示する電力メータ回路である。次にこの電力メー
タ回路の動作を説明する。負荷７すなわち出力端
子６には負荷に供給された電力に比例する電圧が
たち、この電圧は抵抗８，９で減衰され、NPN
トランジスタ１０のベースに印加される。この電
圧はNPNトランジスタ１０で電流増幅され、コ
レクタと電源１２の間に接続されている電流計１
１の針を振らせる。この時電流計の針は出力端子
６の電圧に比例して振れるのは明白である。 Resistors 8 and 9, an NPN transistor 10, an ammeter 11, and a power source 12 constitute a power meter circuit that indicates the power supplied to the load 7. Next, the operation of this power meter circuit will be explained. A voltage proportional to the power supplied to the load is applied to the load 7, that is, the output terminal 6, and this voltage is attenuated by the resistors 8 and 9, resulting in an NPN
Applied to the base of transistor 10. This voltage is current amplified by an NPN transistor 10, and an ammeter 1 connected between the collector and the power supply 12
Make the 1st needle swing. It is clear that the needle of the ammeter swings in proportion to the voltage at the output terminal 6 at this time.
負荷７に供給される電力ＷRLは負荷の抵抗値を
ＲL、出力端子電圧をＶRLとすれば
ＷRL＝ＶＲＬ ２／ＲＬ ……………(1)
と表わされる。したがつて電流計の振れは負荷電
圧ＶRLに比例して振れるため、(1)式を用いて電流
計の指示を目盛れば電力計とすることができる。 The electric power W RL supplied to the load 7 is expressed as W RL =V RL 2 /R L (1) where R L is the resistance value of the load and V RL is the output terminal voltage. Therefore, since the ammeter swings out in proportion to the load voltage VRL , if the ammeter reading is calibrated using equation (1), it can be used as a wattmeter.
しかし、負荷７に立つ電圧は同じ電力が供給さ
れている場合には負荷抵抗値により異なる。した
がつて第１図の電力計ではある固有の負荷抵抗値
をもつ負荷に対して(1)式を用いて電流計の目盛り
を描いた場合、他の負荷抵抗値をもつ負荷に対し
てはこの目盛は正しい電力を指示しない。オーデ
イオ用出力増幅器の負荷はスピーカであり、この
スピーカの等価抵抗値は周波数により異なること
が知られている。したがつて前述したごとく、第
１図のメータ回路は正しくスピーカに供給される
電力を指示しないのではなはだ不都合である。 However, the voltage applied to the load 7 differs depending on the load resistance value when the same power is supplied. Therefore, in the wattmeter shown in Figure 1, if the scale of the ammeter is drawn using equation (1) for a load with a certain specific load resistance value, then for loads with other load resistance values, This scale does not indicate the correct power. The load of an audio output amplifier is a speaker, and it is known that the equivalent resistance value of this speaker varies depending on the frequency. Therefore, as mentioned above, the meter circuit of FIG. 1 is extremely disadvantageous in that it does not correctly indicate the power being supplied to the speaker.
本発明の目的は、上記した従来技術の欠点をな
くし、オーデイオ用出力増幅器に接続される負荷
抵抗（スピーカの等価抵抗）の値のいかんにかか
わらず正確に負荷に供給される電力を指示する電
力メータ回路を提供するにある。 An object of the present invention is to eliminate the drawbacks of the prior art described above, and to provide a power supply that accurately indicates the power supplied to the load regardless of the value of the load resistance (equivalent resistance of the speaker) connected to the audio output amplifier. There is a meter circuit to provide.
このため本発明はオーデイオ用出力増幅器が負
荷（スピーカ）に供給する電流及び電圧を各々独
立に検出し、それらを掛け算することにより、電
力を指示せしめるようにしたことにある。 Therefore, the present invention is configured such that the audio output amplifier independently detects the current and voltage supplied to the load (speaker), and multiplies them to indicate the power.
本発明の一実施例を第２図に示す。第２図にお
いて第１図と同一符号は同一物を示し、１３，１
４，１５，１６はNPNトランジスタ、１７，１
８，１９は抵抗である。NPNトランジスタ１
３，１４は差動増幅器を構成し、各々のベースは
出力増幅器１の抵抗４の両端に接続され、コレク
タ間には電流計１１が接続されているとともに、
各々のコレクタは抵抗１７，１８を介して電源１
２に接続されている。またNPNトランジスタ１
３，１４のエミツタ同士は接続され、この接続点
はNPNトランジスタ１６のコレクタに接続され
ている。NPNトランジスタ１６のエミツタは接
地され、ベースはNPNトランジスタ１５のベー
ス及びコレクタに接続されるとともに、抵抗１９
を介して出力端子６に接続されている。また
NPNトランジスタ１５のエミツタは接地されて
いる。以上NPNトランジスタ１３，１４，１
５，１６と抵抗１７，１８，１９が本発明の電力
メータ回路を構成する。 An embodiment of the present invention is shown in FIG. In Fig. 2, the same symbols as in Fig. 1 indicate the same parts, 13, 1
4, 15, 16 are NPN transistors, 17, 1
8 and 19 are resistances. NPN transistor 1
3 and 14 constitute a differential amplifier, each base is connected to both ends of the resistor 4 of the output amplifier 1, and an ammeter 11 is connected between the collectors.
Each collector is connected to the power supply 1 via resistors 17 and 18.
Connected to 2. Also, NPN transistor 1
The emitters 3 and 14 are connected to each other, and this connection point is connected to the collector of the NPN transistor 16. The emitter of the NPN transistor 16 is grounded, the base is connected to the base and collector of the NPN transistor 15, and the resistor 19
It is connected to the output terminal 6 via. Also
The emitter of NPN transistor 15 is grounded. Above NPN transistors 13, 14, 1
5, 16 and resistors 17, 18, 19 constitute the power meter circuit of the present invention.
次にこの電力メータ回路の動作を説明する。負
荷７に供給される電力ＷRLは負荷に流れる電流値
ＩRLと負荷端電圧ＶRLの積で表わされる。 Next, the operation of this power meter circuit will be explained. The electric power W RL supplied to the load 7 is expressed as the product of the current value I RL flowing through the load and the load end voltage V RL .
ＷRL＝ＩRL×ＶRL ……………(2)
いま出力増幅器１の出力段はＢ級動作を行い、
出力端子電圧が正の場合を考える。この場合、負
荷電流ＩRLはNPNトランジスタ２、抵抗４を通
して流れ、抵抗４の両端には負荷電流ＩRに比例
した電圧ＶRがたつ。この電圧ＶRはNPNトラン
ジスタ１３，１４のベース間に加えられ、コレク
タ間にはNPNトランジスタ１３，１４の差動利
得倍の電圧が立つ。すなわち、
ＶR∝ＩRL ……………(3)
であり、NPNトランジスタ１３，１４の相互コ
ンダクタンスをgm、抵抗１７，１８をＲ、コレ
クタ間の電圧をＶCとすると、
ＶC＝gm×Ｒ×ＶR ……………(4)
である。(3)、(4)式から
ＶC∝gm×ＩRL …………(5)
である。一方、差動増幅器を構成するNPNトラ
ンジスタ１３，１４の電流はそれぞれNPNトラ
ンジスタ１６に流れる電流の半分である。また
NPNトランジスタ１６とNPNトランジスタ１５
はカレントミラー回路を構成しているため、
NPNトランジスタ１３，１４に流れる電流は
NPNトランジスタ１５に流れる電流の半分であ
る。NPNトランジスタ１５に流れる電流はほぼ
抵抗１９の値で出力端子６の電圧すなわち負荷端
電圧ＶRを割つた値である。またトランジスタの
相互コンダクタンスはその電流値に比例する。し
たがつて以上よりNPNトランジスタ１３，１
４，１５，１６の電流値をＩQ13、ＩQ14、ＩQ15、
ＩQ16とすると、
ＩQ13＝ＩQ14 ……………(6)
ＩQ15＝ＩQ16 ……………(7)
ＩQ13＝１／２ＩQ16 ……………(8)
であり、NPNトランジスタ１３，１４の相互コ
ンダクタンスgmは
gm∝ＩQ15 ……………(9)
である。また抵抗１９の値をR19とすると、
ＩQ15＝ＶＲＬ／Ｒ１９ ……………(10)
であり、(9)、(10)より
gm∝ＶRL ……………(11)
以上より、結局(6)、(11)式より
ＶC∝ＶRL×ＩRL＝ＷRL ……………(12)
となり、NPNトランジスタ１３，１４のコレク
タ間には負荷７に供給される電力に比例した電圧
が発生する。したがつてNPNトランジスタ１
３，１４のコレクタ間に接続された電流計１１に
は負荷７に供給される電力に比例した電流が流
れ、電力計として用いることができる。また出力
端子電圧が負の場合には、抵抗１９にはNPNト
ランジスタ１５が逆バイアスされ電流が流れな
い。したがつてNPNトランジスタ１６にも電流
は流れなく、NPNトランジスタ１３，１４にも
電流は流れずコレクタ間には電圧は立たない。つ
まりこのメータ回路は整流作用をも有している。
また負荷が接続されていない時には抵抗４に電圧
は立たないため、NPNトランジスタ１３，１４
のコレクタ間には電圧が立たず電流計は振れな
い。 W RL = I RL × V RL ……………(2) Now, the output stage of output amplifier 1 performs class B operation,
Consider the case where the output terminal voltage is positive. In this case, the load current I RL flows through the NPN transistor 2 and the resistor 4, and a voltage V R proportional to the load current I R appears across the resistor 4. This voltage V R is applied between the bases of the NPN transistors 13 and 14, and a voltage equal to the differential gain of the NPN transistors 13 and 14 stands between the collectors. That is, V R ∝I RL ……………(3), where gm is the mutual conductance of NPN transistors 13 and 14, R is resistor 17 and 18, and V C is the voltage between the collectors, V C = gm ×R×V R ……………(4). From equations (3) and (4), V C ∝gm×I RL …………(5). On the other hand, the currents flowing through the NPN transistors 13 and 14 constituting the differential amplifier are each half of the current flowing through the NPN transistor 16. Also
NPN transistor 16 and NPN transistor 15
constitutes a current mirror circuit, so
The current flowing through NPN transistors 13 and 14 is
This is half of the current flowing through the NPN transistor 15. The current flowing through the NPN transistor 15 is approximately equal to the voltage at the output terminal 6, that is, the load terminal voltage V R divided by the value of the resistor 19. Further, the mutual conductance of a transistor is proportional to its current value. Therefore, from the above, NPN transistor 13,1
The current values of 4, 15, and 16 are I Q13 , I Q14 , I Q15 ,
If I Q16 , I Q13 = I Q14 ……………(6) I Q15 = I Q16 ……………(7) I Q13 = 1/2I Q16 ……………(8), and NPN The mutual conductance gm of the transistors 13 and 14 is gm∝I Q15 (9). Also, if the value of the resistor 19 is R 19 , then I Q15 = V RL /R 19 ……………(10), and from (9) and (10), gm∝V RL ……………(11) From the above, from equations (6) and (11), V C ∝V RL ×I RL = W RL ......(12), and the voltage is supplied to the load 7 between the collectors of the NPN transistors 13 and 14. A voltage proportional to the electric power is generated. Therefore, NPN transistor 1
A current proportional to the power supplied to the load 7 flows through the ammeter 11 connected between the collectors 3 and 14, and can be used as a wattmeter. Further, when the output terminal voltage is negative, the NPN transistor 15 is reverse biased in the resistor 19, and no current flows. Therefore, no current flows through the NPN transistor 16, no current flows through the NPN transistors 13 and 14, and no voltage is generated between the collectors. In other words, this meter circuit also has a rectifying function.
Also, when no load is connected, no voltage is applied to resistor 4, so NPN transistors 13 and 14
There is no voltage between the collectors and the ammeter does not swing.
第３図は本発明の他の一実施例である。第３図
において第２図と同一符号は同一物を示す。２
０，２１，２２，２３はPNPトランジスタであ
る。第３図における電力メータ回路としての動作
は第２図と同様である。負荷７に供給される電流
は抵抗５の両端で検出され、差動増幅器を構成す
るPNPトランジスタ２０，２１のベース間に加え
られる。このメータ回路は負荷端６の電圧が負の
場合に働く。 FIG. 3 shows another embodiment of the present invention. In FIG. 3, the same reference numerals as in FIG. 2 indicate the same parts. 2
0, 21, 22, and 23 are PNP transistors. The operation of the power meter circuit in FIG. 3 is similar to that in FIG. 2. The current supplied to the load 7 is detected across the resistor 5 and applied between the bases of PNP transistors 20 and 21 forming a differential amplifier. This meter circuit works when the voltage at the load terminal 6 is negative.
第４図は本発明のさらに他の一実施例である。
第４図において第２図と同一符号は同一物を示
す。第４図において２４，２５はPNPトランジス
タ、２６，２７，２８はダイオード、２９，３
０，３１，３２，３３，３４，３５は抵抗であ
る。第４図の電力メータ回路としての動作は第２
図と同様である。第４図において抵抗２９，３０
は抵抗４の両端に立つ電圧の減衰回路を構成し、
NPNトランジスタ１３，１４のベース間に大き
な電圧が入力され破壊されるのを防いでいる。ダ
イオード２６は第２図におけるNPNトランジス
タ１５の変りの役目をはたしている。抵抗３１，
３２はダイオード２６とNPNトランジスタ１６
のバラツキをおさえるために挿入してある。ダイ
オード２７は出力端子電圧が大きく負になつた場
合に電流がダイオード２８、NPNトランジスタ
１６のベース・コレクタ接合、NPNトランジス
タ１３のベース・エミツタ接合を通して流れるの
を防ぐためのものである。またダイオード２８は
同じく出力端子電圧が大きく負になつた場合に
NPNトランジスタ１６のベース・エミツタ接合
が大きく逆バイアスされツエナーブレークダウン
するのを防ぐためのものである。PNPトランジス
タ２４，２５、抵抗３３，３４，３５は第２段目
の差動増幅器を構成し、第２図の回路では電流計
１１を振らせる駆動電流が不足する場合の増幅段
を構成している。 FIG. 4 shows yet another embodiment of the present invention.
In FIG. 4, the same reference numerals as in FIG. 2 indicate the same parts. In Fig. 4, 24, 25 are PNP transistors, 26, 27, 28 are diodes, 29, 3
0, 31, 32, 33, 34, and 35 are resistances. The operation as a power meter circuit in Fig. 4 is as follows.
It is similar to the figure. In Figure 4, resistors 29 and 30
constitutes a voltage attenuation circuit across the resistor 4,
This prevents the NPN transistors 13 and 14 from being destroyed by inputting a large voltage between their bases. Diode 26 serves as an alternative to NPN transistor 15 in FIG. resistance 31,
32 is a diode 26 and an NPN transistor 16
It is inserted to suppress the variation in the values. The diode 27 is provided to prevent current from flowing through the diode 28, the base-collector junction of the NPN transistor 16, and the base-emitter junction of the NPN transistor 13 when the output terminal voltage becomes significantly negative. Similarly, when the output terminal voltage becomes large and negative, the diode 28
This is to prevent the base-emitter junction of the NPN transistor 16 from being heavily reverse biased and causing Zener breakdown. PNP transistors 24, 25 and resistors 33, 34, 35 constitute a second stage differential amplifier, and in the circuit of FIG. There is.
このように本発明によれば出力増幅器に接続さ
れた負荷に供給される電力を、負荷の抵抗値にか
かわらず正しく指示する電力メータ回路を非常に
簡略でかつ経済的につくることが可能であり便利
である。 As described above, according to the present invention, it is possible to create a power meter circuit that correctly indicates the power supplied to the load connected to the output amplifier, regardless of the resistance value of the load, in a very simple and economical manner. It's convenient.
第１図は従来の電力メータ回路図、第２図は本
発明による電力メータ回路の一実施例回路図、第
３図は他の一実施例回路図、第４図はさらに他の
一実施例回路図である。
２，３，１３，１４，１５，１６……NPNト
ランジスタ、４，５，１７，１８，１９……抵
抗、７……負荷、１１……電流計、１２……電
源。
FIG. 1 is a circuit diagram of a conventional power meter circuit, FIG. 2 is a circuit diagram of one embodiment of a power meter circuit according to the present invention, FIG. 3 is a circuit diagram of another embodiment, and FIG. 4 is a circuit diagram of yet another embodiment. It is a circuit diagram. 2, 3, 13, 14, 15, 16...NPN transistor, 4, 5, 17, 18, 19...resistor, 7...load, 11...ammeter, 12...power supply.
Claims (1)
スタと、該第１、第２のトランジスタのエミツタ
電極に各々接続される第１、第２のエミツタ抵抗
と、該第１、第２のエミツタ抵抗の一方を接続し
た出力端子をもつ電力増幅器において、同一導電
型の第１、第２、第３、第４のトランジスタを含
み、第１、第２のトランジスタのコレクタ電極間
に電圧に比例しその値を表示する装置を接続する
とともに、各々のコレクタ電極を抵抗を介して第
１の基準電位点に接続し、また各々のエミツタ電
極同士を接続し、この接続点に第３のトランジス
タのコレクタ電極を接続し、第３のトランジスタ
のベース電極に第４のトランジスタのベース電極
とコレクタ電極を接続し、第３、第４のエミツタ
電極を第２の基準電位点に接続し、第１、第２の
ベース電極の一方を該出力端子に接続し、他の一
方を該第１、第２の相補型出力トランジスタの一
方のエミツタ電極に接続し、第３のトランジスタ
のベース電極を抵抗を介して該出力端子に接続し
てなることを特徴とする電力メータ回路。 ２ 特許請求の範囲第１項記載の電力メータ回路
において、第１、第２のトランジスタのベース電
極と該出力端子、該出力トランジスタのエミツタ
電極との間に減衰回路を挿入したことを特徴とす
る電力メータ回路。[Scope of Claims] 1: at least first and second complementary output transistors, first and second emitter resistors connected to emitter electrodes of the first and second transistors, respectively; A power amplifier having an output terminal connected to one of the second emitter resistors, including first, second, third, and fourth transistors of the same conductivity type, and between the collector electrodes of the first and second transistors. A device that is proportional to the voltage and displays its value is connected, each collector electrode is connected to a first reference potential point via a resistor, each emitter electrode is connected to each other, and a third reference potential point is connected to this connection point. the collector electrodes of the transistors are connected, the base electrode and collector electrode of the fourth transistor are connected to the base electrode of the third transistor, and the third and fourth emitter electrodes are connected to the second reference potential point; One of the first and second base electrodes is connected to the output terminal, the other one is connected to the emitter electrode of one of the first and second complementary output transistors, and the base electrode of the third transistor is connected to the output terminal. A power meter circuit characterized in that the power meter circuit is connected to the output terminal via a resistor. 2. The power meter circuit according to claim 1, characterized in that an attenuation circuit is inserted between the base electrodes of the first and second transistors, the output terminal, and the emitter electrode of the output transistor. Power meter circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14115078A JPS5567660A (en) | 1978-11-17 | 1978-11-17 | Power maker circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14115078A JPS5567660A (en) | 1978-11-17 | 1978-11-17 | Power maker circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5567660A JPS5567660A (en) | 1980-05-21 |
| JPS627510B2 true JPS627510B2 (en) | 1987-02-17 |
Family
ID=15285298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14115078A Granted JPS5567660A (en) | 1978-11-17 | 1978-11-17 | Power maker circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5567660A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992003742A1 (en) * | 1990-08-27 | 1992-03-05 | Yoshimitsu Matsumoto | Analog multiplying-averaging circuit and wattmeter circuit using the circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6013474U (en) * | 1983-07-06 | 1985-01-29 | ヤマハ株式会社 | Load power detection circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340738B2 (en) * | 1975-08-18 | 1978-10-28 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340738U (en) * | 1976-09-10 | 1978-04-08 |
-
1978
- 1978-11-17 JP JP14115078A patent/JPS5567660A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340738B2 (en) * | 1975-08-18 | 1978-10-28 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992003742A1 (en) * | 1990-08-27 | 1992-03-05 | Yoshimitsu Matsumoto | Analog multiplying-averaging circuit and wattmeter circuit using the circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5567660A (en) | 1980-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| GB1453732A (en) | Current mirror amplifiers | |
| JPS5990412A (en) | Bidirectional constant current driving circuit | |
| JPH06188649A (en) | Circuit for transdusing voltage to the electric current difference | |
| US3260947A (en) | Differential current amplifier with common-mode rejection and multiple feedback paths | |
| JPS6260847B2 (en) | ||
| JPS627510B2 (en) | ||
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| US4137506A (en) | Compound transistor circuitry | |
| JP2621994B2 (en) | Voltage controlled variable gain amplifier | |
| JP2504075B2 (en) | Transistor amplifier | |
| JPH0145766B2 (en) | ||
| JPH0513051Y2 (en) | ||
| JP2596151B2 (en) | Voltage comparator | |
| JP3547895B2 (en) | Constant current generation circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH037161B2 (en) | ||
| JPS593606Y2 (en) | Complementary differential amplifier circuit | |
| SU1499428A1 (en) | Sensor of power bus current | |
| JP2614272B2 (en) | Filter circuit | |
| JP2647725B2 (en) | Voltage comparator | |
| SU985933A1 (en) | Differential amplifier | |
| JPS5819859Y2 (en) | differential amplifier circuit | |
| JPH0435776Y2 (en) | ||
| JPS6011549B2 (en) | Small DC motor speed control device |