JPS6273235A - Driving method for display device - Google Patents
Driving method for display deviceInfo
- Publication number
- JPS6273235A JPS6273235A JP21416985A JP21416985A JPS6273235A JP S6273235 A JPS6273235 A JP S6273235A JP 21416985 A JP21416985 A JP 21416985A JP 21416985 A JP21416985 A JP 21416985A JP S6273235 A JPS6273235 A JP S6273235A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frame
- signal
- display device
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は表示装置の駆動方法に係り、特に透明基板上に
形成した薄膜トランジスタ(TFT)を用いた液晶アク
ティブマトリックスデスプレイの駆動方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a method for driving a display device, and particularly to a method for driving a liquid crystal active matrix display using thin film transistors (TFTs) formed on a transparent substrate.
上述したこの種の表示装置は、第2図(a)に示される
ように、X方向およびY方向へそれぞれ複数個に配置し
た配線の各交点部にnチャネル型のTF”T素子1及び
液晶セル2を配置し、この各液晶セル2が全体表示画面
のうち一画素を構成したものとなっている。前記TFT
素子1は、第2図(b)に示すように、そのゲートがX
方向の配線(走査配線)3に、ドレインはY方向の配線
(信号配線)4にそれぞれ接続されている。ソースは前
記液晶セル2の一方の電極に接続され、また前記液晶セ
ル2の他方の電極は他の全ての液晶セル2の他方の電極
と共通に接続されている。As shown in FIG. 2(a), this type of display device described above has an n-channel TF"T element 1 and a liquid crystal at each intersection of a plurality of wirings arranged in the X direction and the Y direction. Cells 2 are arranged, and each liquid crystal cell 2 constitutes one pixel of the entire display screen.
As shown in FIG. 2(b), element 1 has its gate at
The drain is connected to a wiring (scanning wiring) 3 in the Y direction, and the drain is connected to a wiring (signal wiring) 4 in the Y direction. The source is connected to one electrode of the liquid crystal cell 2, and the other electrode of the liquid crystal cell 2 is commonly connected to the other electrodes of all other liquid crystal cells 2.
このように構成された表示装置は、たとえば最上段最左
列の液晶セルを表示する場合法のようにして駆動されて
いた。すなわち、第3図に示すように、最上行の走査配
線には第3図(a)に示すタイミングでV s c a
n信号が印加される。これは書き込み時のV工(オン
信号)とそれ以降のV4(オフ信号)が繰り返えされる
信号でありオン信号から次のオン信号までの期間は表示
装置全体における一走査が完了している期間となる(こ
の期間は1フレームに対応づけられる)。次に、最左列
の信号配線には第3図(b)に示すタイミングでvsI
g信号が印加される。これはv6を基準にそれよりも高
い電圧VL1.低い電圧v7がらなり、前記Vscan
信号の1フレームのオン信号と同期がとられてvll、
次のフレームのオン信号と同期がとれてV7.さらに次
のフレームのオン信号と同期がとられてv5というよう
に交流駆動され、これにより液晶セルの高寿命を図って
いる。A display device configured in this manner is driven, for example, in a manner such that the liquid crystal cell in the uppermost row and the leftmost column displays a display. That is, as shown in FIG. 3, the scanning wiring in the top row is supplied with V sca at the timing shown in FIG. 3(a).
n signals are applied. This is a signal in which V (on signal) during writing and V4 (off signal) after that are repeated, and one scan of the entire display device is completed during the period from one on signal to the next on signal. (This period is associated with one frame). Next, the signal wiring in the leftmost column is connected to vsI at the timing shown in FIG. 3(b).
g signal is applied. This is based on voltage VL1.V6 which is higher than V6. When the low voltage v7 is applied, the Vscan
Synchronized with the on signal of one frame of the signal, vll,
Synchronized with the on signal of the next frame, V7. Furthermore, it is synchronized with the on signal of the next frame and is driven by an alternating current (v5), thereby ensuring a long lifespan of the liquid crystal cell.
このような駆動を行った場合、TFT素子1のソースに
接続された液晶セル2の一方の電極には第3図(c)の
ような電圧波形で電圧が印加されることになる。すなわ
ち、1フレームの走査にあってはVB (>VB )
の電圧が印加されつづけ、また次のフレームの走査にあ
ってはV7 (<VB )の電圧が印加されつづけら
れる。When such driving is performed, a voltage is applied to one electrode of the liquid crystal cell 2 connected to the source of the TFT element 1 with a voltage waveform as shown in FIG. 3(c). In other words, in scanning one frame, VB (>VB)
A voltage of V7 (<VB) continues to be applied during scanning of the next frame.
また、最上段最左列の液晶セルを表示させない場合、上
述のV s In信号を第3図(f)に示すV S l
n′ 信号とする。この場合、TFT311子1の
ソースに接続されている液晶セル2の一方の電極はv6
に保持されたものとなる(テレジジョン学会全国大会予
稿集6−6 P]37参照)。In addition, when the liquid crystal cell in the top row and the leftmost column is not displayed, the above-mentioned V s In signal is converted to the V S l shown in FIG. 3(f).
n' signal. In this case, one electrode of the liquid crystal cell 2 connected to the source of the TFT 311 child 1 is v6
(Refer to Proceedings of the National Conference of the Telecommunications Society, p. 6-6, p. 37).
しかしながら、従来のこのような駆動方法においては、
その水平使用によって表示品質およびTFT素子の劣化
が生ずることを本発明者等は発見した。However, in this conventional driving method,
The inventors have discovered that the horizontal use causes deterioration of display quality and TFT elements.
それ故、本発明の目的は、永年使用によって表示品質お
よびTFT素子の劣化が生ずることのない表示装置の駆
動方法を提供するものである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method for driving a display device that does not cause deterioration of display quality and TFT elements due to long-term use.
本発明者等は、−ヒ記発見に基づいて鋭意研究の結果、
次のことが判明した。すなわち、まず、nチャネル型の
TFT素子の特性は、第4図(、)に示されるものとな
る。同図において、横軸ゲート電圧(vg )をとり、
縦軸にドレイン・ソース電流(n og T ds)を
とっている。ゲート電圧Vzが正の場合、TFT素子の
チャネル部に電子が誘起され、Vgの増大とともに電流
が急激に増加する。また、ゲート電圧V#が負の場合、
TFT素子のチャネル部にホールが誘起され、このホー
ルがソース・ドレイン部に流れ込んでしまうため、Vt
を負側へ増大させるに従い電流が増大することになる。As a result of intensive research based on the findings in -
The following was discovered. That is, first, the characteristics of an n-channel type TFT element are as shown in FIG. 4(,). In the same figure, the horizontal axis represents the gate voltage (vg),
The vertical axis represents the drain-source current (n og T ds). When the gate voltage Vz is positive, electrons are induced in the channel portion of the TFT element, and the current increases rapidly as Vg increases. Also, if the gate voltage V# is negative,
Holes are induced in the channel part of the TFT element and these holes flow into the source/drain part, so Vt
As the current increases toward the negative side, the current increases.
このゲート電圧の負側の電圧印下にともなう前記電流の
増大はTFT素子のオフ抵抗の低下をもたらすことにな
り、このため、液晶セルに印加される電圧が低下する。The increase in the current as the negative side of the gate voltage is applied causes a decrease in the off-resistance of the TFT element, and therefore the voltage applied to the liquid crystal cell decreases.
このことは、液晶セルの表示品質を劣化させる一因とな
るものである。This is a cause of deterioration in the display quality of the liquid crystal cell.
また、TFTを使用した場合、そのしきい値電圧v十り
の変動を第4図(b)に示す。同図において横軸には時
間(12ogT)を、縦軸にはしきい値電圧(V+h)
をとっている。このしきい値電圧v+hの変動は、ソー
ス・ドレイン電極に対するゲート電極の電位差、いわゆ
るストレス電圧V s t r e s sに大きく影
響する。同図から明らかなように、 Vstressの
絶対値が大きくなればなるほど、しきい値電圧v+hの
変動が大きくなる。しかも、このしきい値電圧v+hの
変動はVstressが0の状態になった際に元の状態
に復帰できるというものではなく、Vstressが印
加されるたびに蓄積されるという現象がみられる。ちな
みに、この蓄積は、同図からも明らかなように時間Tの
対数値にほぼ比例する傾向にある。Further, when a TFT is used, the fluctuation of its threshold voltage v+ is shown in FIG. 4(b). In the same figure, the horizontal axis represents time (12ogT), and the vertical axis represents threshold voltage (V+h).
is taking. This variation in the threshold voltage v+h greatly affects the potential difference between the gate electrode and the source/drain electrode, the so-called stress voltage Vstress. As is clear from the figure, the greater the absolute value of Vstress, the greater the variation in the threshold voltage v+h. Moreover, this fluctuation in the threshold voltage v+h cannot be restored to the original state when Vstress becomes 0, but there is a phenomenon in which it is accumulated each time Vstress is applied. Incidentally, this accumulation tends to be approximately proportional to the logarithm of the time T, as is clear from the figure.
このようなTFT素子の特性を基にして、従来の表示装
置の駆動方法を検討してみると次のようなことが判明す
る。表示装置において表示されている液晶セルに対応づ
けられるTFT素子のストレス電圧Vs*ressはそ
のゲート電極に印加されているVsc口とドレイン電極
に印加されているVs+gとの差、あるいは前記Vsc
anとソース電極に印加されているVLOとの差で表わ
され、その波形はそれぞれ第3図(d)、(e)のよう
に示される。When a conventional method for driving a display device is studied based on the characteristics of such a TFT element, the following findings are found. The stress voltage Vs*ress of a TFT element associated with a liquid crystal cell displayed in a display device is the difference between Vsc applied to its gate electrode and Vs+g applied to its drain electrode, or the Vsc
It is expressed by the difference between an and VLO applied to the source electrode, and its waveforms are shown in FIGS. 3(d) and 3(e), respectively.
そしてTFT素子の特性劣化はストレス電圧Vstre
ssの絶対値が大きいことに起因することを考えれば、
第3図(d)、(e)において斜線を施した部分におい
て少なくとも影響を与え、したがって、この斜線部にお
ける電圧の絶対値を小さくすればよいことになる。The deterioration of the characteristics of the TFT element is caused by the stress voltage Vstre.
Considering that this is due to the large absolute value of ss,
At least the shaded areas in FIGS. 3(d) and 3(e) are affected, and therefore the absolute value of the voltage in these shaded areas should be reduced.
なお、前記表示装置において表示されていない液晶セル
に対応づけられるTFT*子のストレス電圧は、第3図
(h)、(i)に示している。Note that stress voltages of TFT* elements associated with liquid crystal cells that are not displayed in the display device are shown in FIGS. 3(h) and (i).
このようなことから1本発明は上述したように、TFT
素子に印加されるストレス電圧Vstressを小さく
するとともに、表示品質劣化の一因となるゲート電圧の
負電圧の減少を図る駆動方法を考えだしたのである。For this reason, one aspect of the present invention is to use a TFT as described above.
They devised a driving method that reduces the stress voltage Vstress applied to the element and reduces the negative voltage of the gate voltage, which is a cause of deterioration in display quality.
第1図は本発明による表示装置の駆動方法の一実施例を
示すタイミング図である。この駆動方法において、従来
と異なる点は表査配線に印加する走査電圧Vscanに
ある。すなわち、第1図(a)に示すように、表示部全
体を複数個走査し、そのうちの1回の走査の期間に対応
づけられる部分をフレームと称すると、1回目のフレー
ムにおけるVzの電圧印加以降および2回目のフレーム
におけるvlの電圧印加時まで、3回目のフレームにお
けるvlの電圧印加以降および4回目のフレームにおけ
るv1電圧印加時までというように、奇数回目のフレー
ムにおいて電圧Vaを印加させるようにしたものである
。FIG. 1 is a timing chart showing an embodiment of a method for driving a display device according to the present invention. This driving method differs from the conventional method in the scanning voltage Vscan applied to the front scanning wiring. That is, as shown in FIG. 1(a), if the entire display section is scanned multiple times and a portion corresponding to one scanning period is called a frame, then the voltage application of Vz in the first frame is The voltage Va is applied in odd-numbered frames, such as thereafter and until the voltage vl is applied in the second frame, after the voltage vl is applied in the third frame, and until the voltage v1 is applied in the fourth frame. This is what I did.
本実施例の場合において、奇数回目のフ1ノームに電圧
Vaを印加させるようにしたのは、信号配線に信号電圧
vs1が印加され、この結果TFT素子のソース電極が
高電位となっていることに基づく。In the case of this embodiment, the reason why the voltage Va is applied to the odd-numbered norm is that the signal voltage vs1 is applied to the signal wiring, and as a result, the source electrode of the TFT element has a high potential. based on.
また、v8の値としては、従来のv4の値より大きいこ
とはいうまでもないが、表示駆動を達成させるため信号
電圧V s Igの基準電圧v8より大きくならないこ
とが必要である。ただTFT素子のしきい値電圧v+h
を考慮すれば厳密にはこのしきい値電圧v+hと前記信
号電圧V s Igの基準電圧v8の和より大きくなら
ないこととなる。It goes without saying that the value of v8 is greater than the conventional value of v4, but in order to achieve display driving, it is necessary that it not be greater than the reference voltage v8 of the signal voltage V s Ig. However, the threshold voltage of the TFT element v+h
Taking into consideration, strictly speaking, the threshold voltage v+h cannot be larger than the sum of the reference voltage v8 of the signal voltage V s Ig.
このような駆動方法によれば、T F T *子に印加
されるストレス電圧V m t r a s sは、表
示されている液晶セルに対応するものとして、第1図(
d)。According to such a driving method, the stress voltage V m t r ass applied to the T F T * element corresponds to the liquid crystal cell being displayed, as shown in FIG.
d).
(e)に、表示されていない液晶セルに対応するものと
して、第1図(h)、(i)にそれぞれ示される。この
ような波形図から明らかなように、奇数フレームにおけ
るVs電圧印加以降、次のフレームのv1電圧印加まで
のストレス電圧は、第3図(d)、(e)、(h)、(
i)と比較して(Va−V4)分だけ小さくなっている
。1(e) corresponds to a liquid crystal cell that is not displayed, and is shown in FIGS. 1(h) and 1(i), respectively. As is clear from such a waveform diagram, the stress voltages from the application of the Vs voltage in an odd frame to the application of the v1 voltage in the next frame are as shown in Fig. 3 (d), (e), (h), (
Compared to i), it is smaller by (Va-V4).
したがって、TFT素子のしきい値電圧v+hの変動を
抑制することができるようになり、素子劣化を防ぐこと
ができるようになる。Therefore, it becomes possible to suppress fluctuations in the threshold voltage v+h of the TFT element, and it becomes possible to prevent element deterioration.
第5図は、本発明による表示装置の駆動方法の他の実施
例を示すタイミング図である。第1図に示した実施例と
異なる部分は、偶数フレームにおいて印加するV s
c a nのオン電圧をVwより小さなVzにしたこと
にある。このv2の値としてはV□、の基準電圧v6厳
密にはこのv6にTFTのしきい値電圧v+hを加えた
値より大きくなければならない。FIG. 5 is a timing diagram showing another embodiment of the method for driving a display device according to the present invention. The difference from the embodiment shown in FIG. 1 is that V s applied in even frames.
The reason is that the on-voltage of c a n is set to Vz, which is smaller than Vw. Strictly speaking, the value of v2 must be larger than the value of the reference voltage v6 of V□, which is the sum of v6 and the threshold voltage v+h of the TFT.
このようにすることにより、■!印加時におけるTFT
のストレス電圧V s t r s s をも小さくで
きることは、第5図(d)、(e)、(h)、(i)か
らも明らかとなる。By doing this, ■! TFT when applying voltage
It is also clear from FIGS. 5(d), (e), (h), and (i) that the stress voltage V s tr s s can also be reduced.
ここで、第5図(、)に示す走査電圧Vscanを得る
一実施例について第6図を用いて説明する。Here, an example of obtaining the scanning voltage Vscan shown in FIG. 5(,) will be described using FIG. 6.
たとえば第6図(a)に示すように、Vn −Vδ=V
z−Vaとなる波形の走査電圧v5Canは、第6図(
b)に示すような加算回路を用いることが装置の複雑化
を避けることができる。前記加算回路の入力には第6図
(a)に示すVム。1およびV I El tを印加す
ることによりそれらが加算されて、第1図(a)に示す
走査電圧が得られる。For example, as shown in FIG. 6(a), Vn −Vδ=V
The scanning voltage v5Can with a waveform of z-Va is shown in Fig. 6 (
By using an adder circuit as shown in b), it is possible to avoid complication of the device. At the input of the adder circuit is a voltage Vm shown in FIG. 6(a). 1 and V I El t are added together to obtain the scan voltage shown in FIG. 1(a).
第5図に示した実施例は、第1図に示した実施例に偶数
フレームの書き込み時の電圧を改良したものであるが、
第1図に示した実施例をともなうことなく、単独で偶数
フレームの書き込み時の電圧を改良するようにしても効
果的であることはいうまでもない。The embodiment shown in FIG. 5 is an improved version of the embodiment shown in FIG. 1 in terms of the voltage when writing even frames.
It goes without saying that it is also effective to improve the voltage at the time of even-numbered frame writing alone, without involving the embodiment shown in FIG.
以上説明したことから明らかなように、本発明による表
示装置の駆動方法によれば、永年使用によって表示品質
およびTFT素子の劣化を生じさせることがなくなる。As is clear from the above description, according to the method for driving a display device according to the present invention, the display quality and TFT elements do not deteriorate due to long-term use.
第1図は本発明による表示装置の駆動方法の一実施例を
示すタイミング図、第2図(a)、(b)は本発明の対
象となる表示装置の回路図、第3図は従来の表示装置の
駆動方法の一例を示すタイミング図、第4図(a)、(
b)は本発明が至る原因となったTFT素子の特性図、
第5図は本発明による表示装置の駆動方法の他の実施例
を示すタイミング図、第6図は第5図に示す走査電圧波
形を得るための一実施例を示す説明図である。
1・・・TFT素子、2・・・液晶セル、3・・・走査
配線、4・・・信号配線。FIG. 1 is a timing diagram showing an embodiment of the display device driving method according to the present invention, FIGS. 2(a) and (b) are circuit diagrams of the display device to which the present invention is applied, and FIG. 3 is a conventional Timing diagrams showing an example of a method for driving a display device, FIG. 4(a), (
b) is a characteristic diagram of the TFT element that led to the present invention;
FIG. 5 is a timing diagram showing another embodiment of the method for driving a display device according to the present invention, and FIG. 6 is an explanatory diagram showing an embodiment for obtaining the scanning voltage waveform shown in FIG. DESCRIPTION OF SYMBOLS 1...TFT element, 2...Liquid crystal cell, 3...Scanning wiring, 4...Signal wiring.
Claims (1)
が印加されるTFT素子のソースに接続された液晶セル
を一画素とし、前記信号電圧を交流駆動する表示装置の
駆動方法において、前記信号電圧が基準値より高電位と
なるフレームにおける走査電圧のオフ信号の電圧を前記
基準値に近づけたことを特徴とする表示装置の駆動方法
。 2、ゲートに走査電極が印加され、ドレインに信号電圧
が印加されるTFT素子のソースに接続された液晶セル
を一画素とし、前記信号電圧を交流駆動する表示装置の
駆動方法において、前記信号電圧が基準値より低電位と
なるフレームにおける走査電圧のオン信号の電圧を前記
基準値に近づけたことを特徴とする表示装置の駆動方法
。[Claims] 1. Driving a display device in which one pixel is a liquid crystal cell connected to the source of a TFT element to which a scanning electrode is applied to the gate and a signal voltage is applied to the drain, and the signal voltage is AC driven. A method for driving a display device, characterized in that a voltage of an off signal of a scanning voltage in a frame in which the signal voltage has a higher potential than a reference value is brought close to the reference value. 2. A method for driving a display device in which one pixel is a liquid crystal cell connected to the source of a TFT element to which a scanning electrode is applied to the gate and a signal voltage is applied to the drain, and the signal voltage is AC driven. 1. A method for driving a display device, characterized in that a voltage of an on signal of a scanning voltage in a frame in which the voltage is lower than a reference value is brought close to the reference value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21416985A JPS6273235A (en) | 1985-09-27 | 1985-09-27 | Driving method for display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21416985A JPS6273235A (en) | 1985-09-27 | 1985-09-27 | Driving method for display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6273235A true JPS6273235A (en) | 1987-04-03 |
Family
ID=16651376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21416985A Pending JPS6273235A (en) | 1985-09-27 | 1985-09-27 | Driving method for display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6273235A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6395420A (en) * | 1986-10-11 | 1988-04-26 | Fujitsu Ltd | Driving method for active matrix type liquid crystal display device |
JPH02127615A (en) * | 1988-11-08 | 1990-05-16 | Sanyo Electric Co Ltd | Driving method for liquid crystal display device |
JPH02136824A (en) * | 1988-11-18 | 1990-05-25 | Seiko Epson Corp | Liquid crystal panel driving circuit |
JP2006084617A (en) * | 2004-09-15 | 2006-03-30 | Seiko Epson Corp | Drive circuit for optoelectronic device, optoelectronic device, and electronic equipment |
JP2011043804A (en) * | 2009-07-22 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | Display device, method of driving the same, and electronic device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5940696A (en) * | 1982-04-06 | 1984-03-06 | セイコーエプソン株式会社 | Active matrix panel driving system |
JPS59119328A (en) * | 1982-12-27 | 1984-07-10 | Fujitsu Ltd | Driving method of liquid crystal display panel |
JPS61128291A (en) * | 1984-11-27 | 1986-06-16 | セイコーエプソン株式会社 | Active matrix liquid crystal tv |
-
1985
- 1985-09-27 JP JP21416985A patent/JPS6273235A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5940696A (en) * | 1982-04-06 | 1984-03-06 | セイコーエプソン株式会社 | Active matrix panel driving system |
JPS59119328A (en) * | 1982-12-27 | 1984-07-10 | Fujitsu Ltd | Driving method of liquid crystal display panel |
JPS61128291A (en) * | 1984-11-27 | 1986-06-16 | セイコーエプソン株式会社 | Active matrix liquid crystal tv |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6395420A (en) * | 1986-10-11 | 1988-04-26 | Fujitsu Ltd | Driving method for active matrix type liquid crystal display device |
JPH02127615A (en) * | 1988-11-08 | 1990-05-16 | Sanyo Electric Co Ltd | Driving method for liquid crystal display device |
JPH02136824A (en) * | 1988-11-18 | 1990-05-25 | Seiko Epson Corp | Liquid crystal panel driving circuit |
JP2006084617A (en) * | 2004-09-15 | 2006-03-30 | Seiko Epson Corp | Drive circuit for optoelectronic device, optoelectronic device, and electronic equipment |
JP2011043804A (en) * | 2009-07-22 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | Display device, method of driving the same, and electronic device |
US9070338B2 (en) | 2009-07-22 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of the same and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5844534A (en) | Liquid crystal display apparatus | |
US7148885B2 (en) | Display device and method for driving the same | |
US6819311B2 (en) | Driving process for liquid crystal display | |
KR101318043B1 (en) | Liquid Crystal Display And Driving Method Thereof | |
JP3037886B2 (en) | Driving method of liquid crystal display device | |
EP0362974B1 (en) | Driving circuit for a matrix type display device | |
US7221344B2 (en) | Liquid crystal display device and driving control method thereof | |
KR100241035B1 (en) | Method and apparatus for driving liquid crystal display unit | |
JPH10206869A (en) | Liquid crystal display device | |
JP2000105575A (en) | Driving method of liquid crystal display device | |
JPH08254685A (en) | Liquid crystal display device | |
KR100631112B1 (en) | Method of Driving Liquid Crystal Panel in Inversion and Apparatus thereof | |
US20090085849A1 (en) | Fast Overdriving Method of LCD Panel | |
JPH07181927A (en) | Image display device | |
US8115716B2 (en) | Liquid crystal display device and its drive method | |
US5742270A (en) | Over line scan method | |
JPS6273235A (en) | Driving method for display device | |
JP2950949B2 (en) | Driving method of liquid crystal display device | |
KR20030084301A (en) | A liquid crystal display for compensating for kickback voltage | |
JP2005128101A (en) | Liquid crystal display device | |
JPH1184417A (en) | Active matrix type display element and its driving method | |
JP2007178952A (en) | Active matrix type liquid crystal display device and method for controlling same | |
JPH09258261A (en) | Liquid crystal panel | |
JP3243583B2 (en) | Active matrix type liquid crystal display | |
KR100412120B1 (en) | Circuit for driving for liquid crystal display device and method for driving the same |