JPS6273235A - 表示装置の駆動方法 - Google Patents
表示装置の駆動方法Info
- Publication number
- JPS6273235A JPS6273235A JP21416985A JP21416985A JPS6273235A JP S6273235 A JPS6273235 A JP S6273235A JP 21416985 A JP21416985 A JP 21416985A JP 21416985 A JP21416985 A JP 21416985A JP S6273235 A JPS6273235 A JP S6273235A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frame
- signal
- display device
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は表示装置の駆動方法に係り、特に透明基板上に
形成した薄膜トランジスタ(TFT)を用いた液晶アク
ティブマトリックスデスプレイの駆動方法に関する。
形成した薄膜トランジスタ(TFT)を用いた液晶アク
ティブマトリックスデスプレイの駆動方法に関する。
上述したこの種の表示装置は、第2図(a)に示される
ように、X方向およびY方向へそれぞれ複数個に配置し
た配線の各交点部にnチャネル型のTF”T素子1及び
液晶セル2を配置し、この各液晶セル2が全体表示画面
のうち一画素を構成したものとなっている。前記TFT
素子1は、第2図(b)に示すように、そのゲートがX
方向の配線(走査配線)3に、ドレインはY方向の配線
(信号配線)4にそれぞれ接続されている。ソースは前
記液晶セル2の一方の電極に接続され、また前記液晶セ
ル2の他方の電極は他の全ての液晶セル2の他方の電極
と共通に接続されている。
ように、X方向およびY方向へそれぞれ複数個に配置し
た配線の各交点部にnチャネル型のTF”T素子1及び
液晶セル2を配置し、この各液晶セル2が全体表示画面
のうち一画素を構成したものとなっている。前記TFT
素子1は、第2図(b)に示すように、そのゲートがX
方向の配線(走査配線)3に、ドレインはY方向の配線
(信号配線)4にそれぞれ接続されている。ソースは前
記液晶セル2の一方の電極に接続され、また前記液晶セ
ル2の他方の電極は他の全ての液晶セル2の他方の電極
と共通に接続されている。
このように構成された表示装置は、たとえば最上段最左
列の液晶セルを表示する場合法のようにして駆動されて
いた。すなわち、第3図に示すように、最上行の走査配
線には第3図(a)に示すタイミングでV s c a
n信号が印加される。これは書き込み時のV工(オン
信号)とそれ以降のV4(オフ信号)が繰り返えされる
信号でありオン信号から次のオン信号までの期間は表示
装置全体における一走査が完了している期間となる(こ
の期間は1フレームに対応づけられる)。次に、最左列
の信号配線には第3図(b)に示すタイミングでvsI
g信号が印加される。これはv6を基準にそれよりも高
い電圧VL1.低い電圧v7がらなり、前記Vscan
信号の1フレームのオン信号と同期がとられてvll、
次のフレームのオン信号と同期がとれてV7.さらに次
のフレームのオン信号と同期がとられてv5というよう
に交流駆動され、これにより液晶セルの高寿命を図って
いる。
列の液晶セルを表示する場合法のようにして駆動されて
いた。すなわち、第3図に示すように、最上行の走査配
線には第3図(a)に示すタイミングでV s c a
n信号が印加される。これは書き込み時のV工(オン
信号)とそれ以降のV4(オフ信号)が繰り返えされる
信号でありオン信号から次のオン信号までの期間は表示
装置全体における一走査が完了している期間となる(こ
の期間は1フレームに対応づけられる)。次に、最左列
の信号配線には第3図(b)に示すタイミングでvsI
g信号が印加される。これはv6を基準にそれよりも高
い電圧VL1.低い電圧v7がらなり、前記Vscan
信号の1フレームのオン信号と同期がとられてvll、
次のフレームのオン信号と同期がとれてV7.さらに次
のフレームのオン信号と同期がとられてv5というよう
に交流駆動され、これにより液晶セルの高寿命を図って
いる。
このような駆動を行った場合、TFT素子1のソースに
接続された液晶セル2の一方の電極には第3図(c)の
ような電圧波形で電圧が印加されることになる。すなわ
ち、1フレームの走査にあってはVB (>VB )
の電圧が印加されつづけ、また次のフレームの走査にあ
ってはV7 (<VB )の電圧が印加されつづけら
れる。
接続された液晶セル2の一方の電極には第3図(c)の
ような電圧波形で電圧が印加されることになる。すなわ
ち、1フレームの走査にあってはVB (>VB )
の電圧が印加されつづけ、また次のフレームの走査にあ
ってはV7 (<VB )の電圧が印加されつづけら
れる。
また、最上段最左列の液晶セルを表示させない場合、上
述のV s In信号を第3図(f)に示すV S l
n′ 信号とする。この場合、TFT311子1の
ソースに接続されている液晶セル2の一方の電極はv6
に保持されたものとなる(テレジジョン学会全国大会予
稿集6−6 P]37参照)。
述のV s In信号を第3図(f)に示すV S l
n′ 信号とする。この場合、TFT311子1の
ソースに接続されている液晶セル2の一方の電極はv6
に保持されたものとなる(テレジジョン学会全国大会予
稿集6−6 P]37参照)。
しかしながら、従来のこのような駆動方法においては、
その水平使用によって表示品質およびTFT素子の劣化
が生ずることを本発明者等は発見した。
その水平使用によって表示品質およびTFT素子の劣化
が生ずることを本発明者等は発見した。
それ故、本発明の目的は、永年使用によって表示品質お
よびTFT素子の劣化が生ずることのない表示装置の駆
動方法を提供するものである。
よびTFT素子の劣化が生ずることのない表示装置の駆
動方法を提供するものである。
本発明者等は、−ヒ記発見に基づいて鋭意研究の結果、
次のことが判明した。すなわち、まず、nチャネル型の
TFT素子の特性は、第4図(、)に示されるものとな
る。同図において、横軸ゲート電圧(vg )をとり、
縦軸にドレイン・ソース電流(n og T ds)を
とっている。ゲート電圧Vzが正の場合、TFT素子の
チャネル部に電子が誘起され、Vgの増大とともに電流
が急激に増加する。また、ゲート電圧V#が負の場合、
TFT素子のチャネル部にホールが誘起され、このホー
ルがソース・ドレイン部に流れ込んでしまうため、Vt
を負側へ増大させるに従い電流が増大することになる。
次のことが判明した。すなわち、まず、nチャネル型の
TFT素子の特性は、第4図(、)に示されるものとな
る。同図において、横軸ゲート電圧(vg )をとり、
縦軸にドレイン・ソース電流(n og T ds)を
とっている。ゲート電圧Vzが正の場合、TFT素子の
チャネル部に電子が誘起され、Vgの増大とともに電流
が急激に増加する。また、ゲート電圧V#が負の場合、
TFT素子のチャネル部にホールが誘起され、このホー
ルがソース・ドレイン部に流れ込んでしまうため、Vt
を負側へ増大させるに従い電流が増大することになる。
このゲート電圧の負側の電圧印下にともなう前記電流の
増大はTFT素子のオフ抵抗の低下をもたらすことにな
り、このため、液晶セルに印加される電圧が低下する。
増大はTFT素子のオフ抵抗の低下をもたらすことにな
り、このため、液晶セルに印加される電圧が低下する。
このことは、液晶セルの表示品質を劣化させる一因とな
るものである。
るものである。
また、TFTを使用した場合、そのしきい値電圧v十り
の変動を第4図(b)に示す。同図において横軸には時
間(12ogT)を、縦軸にはしきい値電圧(V+h)
をとっている。このしきい値電圧v+hの変動は、ソー
ス・ドレイン電極に対するゲート電極の電位差、いわゆ
るストレス電圧V s t r e s sに大きく影
響する。同図から明らかなように、 Vstressの
絶対値が大きくなればなるほど、しきい値電圧v+hの
変動が大きくなる。しかも、このしきい値電圧v+hの
変動はVstressが0の状態になった際に元の状態
に復帰できるというものではなく、Vstressが印
加されるたびに蓄積されるという現象がみられる。ちな
みに、この蓄積は、同図からも明らかなように時間Tの
対数値にほぼ比例する傾向にある。
の変動を第4図(b)に示す。同図において横軸には時
間(12ogT)を、縦軸にはしきい値電圧(V+h)
をとっている。このしきい値電圧v+hの変動は、ソー
ス・ドレイン電極に対するゲート電極の電位差、いわゆ
るストレス電圧V s t r e s sに大きく影
響する。同図から明らかなように、 Vstressの
絶対値が大きくなればなるほど、しきい値電圧v+hの
変動が大きくなる。しかも、このしきい値電圧v+hの
変動はVstressが0の状態になった際に元の状態
に復帰できるというものではなく、Vstressが印
加されるたびに蓄積されるという現象がみられる。ちな
みに、この蓄積は、同図からも明らかなように時間Tの
対数値にほぼ比例する傾向にある。
このようなTFT素子の特性を基にして、従来の表示装
置の駆動方法を検討してみると次のようなことが判明す
る。表示装置において表示されている液晶セルに対応づ
けられるTFT素子のストレス電圧Vs*ressはそ
のゲート電極に印加されているVsc口とドレイン電極
に印加されているVs+gとの差、あるいは前記Vsc
anとソース電極に印加されているVLOとの差で表わ
され、その波形はそれぞれ第3図(d)、(e)のよう
に示される。
置の駆動方法を検討してみると次のようなことが判明す
る。表示装置において表示されている液晶セルに対応づ
けられるTFT素子のストレス電圧Vs*ressはそ
のゲート電極に印加されているVsc口とドレイン電極
に印加されているVs+gとの差、あるいは前記Vsc
anとソース電極に印加されているVLOとの差で表わ
され、その波形はそれぞれ第3図(d)、(e)のよう
に示される。
そしてTFT素子の特性劣化はストレス電圧Vstre
ssの絶対値が大きいことに起因することを考えれば、
第3図(d)、(e)において斜線を施した部分におい
て少なくとも影響を与え、したがって、この斜線部にお
ける電圧の絶対値を小さくすればよいことになる。
ssの絶対値が大きいことに起因することを考えれば、
第3図(d)、(e)において斜線を施した部分におい
て少なくとも影響を与え、したがって、この斜線部にお
ける電圧の絶対値を小さくすればよいことになる。
なお、前記表示装置において表示されていない液晶セル
に対応づけられるTFT*子のストレス電圧は、第3図
(h)、(i)に示している。
に対応づけられるTFT*子のストレス電圧は、第3図
(h)、(i)に示している。
このようなことから1本発明は上述したように、TFT
素子に印加されるストレス電圧Vstressを小さく
するとともに、表示品質劣化の一因となるゲート電圧の
負電圧の減少を図る駆動方法を考えだしたのである。
素子に印加されるストレス電圧Vstressを小さく
するとともに、表示品質劣化の一因となるゲート電圧の
負電圧の減少を図る駆動方法を考えだしたのである。
第1図は本発明による表示装置の駆動方法の一実施例を
示すタイミング図である。この駆動方法において、従来
と異なる点は表査配線に印加する走査電圧Vscanに
ある。すなわち、第1図(a)に示すように、表示部全
体を複数個走査し、そのうちの1回の走査の期間に対応
づけられる部分をフレームと称すると、1回目のフレー
ムにおけるVzの電圧印加以降および2回目のフレーム
におけるvlの電圧印加時まで、3回目のフレームにお
けるvlの電圧印加以降および4回目のフレームにおけ
るv1電圧印加時までというように、奇数回目のフレー
ムにおいて電圧Vaを印加させるようにしたものである
。
示すタイミング図である。この駆動方法において、従来
と異なる点は表査配線に印加する走査電圧Vscanに
ある。すなわち、第1図(a)に示すように、表示部全
体を複数個走査し、そのうちの1回の走査の期間に対応
づけられる部分をフレームと称すると、1回目のフレー
ムにおけるVzの電圧印加以降および2回目のフレーム
におけるvlの電圧印加時まで、3回目のフレームにお
けるvlの電圧印加以降および4回目のフレームにおけ
るv1電圧印加時までというように、奇数回目のフレー
ムにおいて電圧Vaを印加させるようにしたものである
。
本実施例の場合において、奇数回目のフ1ノームに電圧
Vaを印加させるようにしたのは、信号配線に信号電圧
vs1が印加され、この結果TFT素子のソース電極が
高電位となっていることに基づく。
Vaを印加させるようにしたのは、信号配線に信号電圧
vs1が印加され、この結果TFT素子のソース電極が
高電位となっていることに基づく。
また、v8の値としては、従来のv4の値より大きいこ
とはいうまでもないが、表示駆動を達成させるため信号
電圧V s Igの基準電圧v8より大きくならないこ
とが必要である。ただTFT素子のしきい値電圧v+h
を考慮すれば厳密にはこのしきい値電圧v+hと前記信
号電圧V s Igの基準電圧v8の和より大きくなら
ないこととなる。
とはいうまでもないが、表示駆動を達成させるため信号
電圧V s Igの基準電圧v8より大きくならないこ
とが必要である。ただTFT素子のしきい値電圧v+h
を考慮すれば厳密にはこのしきい値電圧v+hと前記信
号電圧V s Igの基準電圧v8の和より大きくなら
ないこととなる。
このような駆動方法によれば、T F T *子に印加
されるストレス電圧V m t r a s sは、表
示されている液晶セルに対応するものとして、第1図(
d)。
されるストレス電圧V m t r a s sは、表
示されている液晶セルに対応するものとして、第1図(
d)。
(e)に、表示されていない液晶セルに対応するものと
して、第1図(h)、(i)にそれぞれ示される。この
ような波形図から明らかなように、奇数フレームにおけ
るVs電圧印加以降、次のフレームのv1電圧印加まで
のストレス電圧は、第3図(d)、(e)、(h)、(
i)と比較して(Va−V4)分だけ小さくなっている
。
して、第1図(h)、(i)にそれぞれ示される。この
ような波形図から明らかなように、奇数フレームにおけ
るVs電圧印加以降、次のフレームのv1電圧印加まで
のストレス電圧は、第3図(d)、(e)、(h)、(
i)と比較して(Va−V4)分だけ小さくなっている
。
したがって、TFT素子のしきい値電圧v+hの変動を
抑制することができるようになり、素子劣化を防ぐこと
ができるようになる。
抑制することができるようになり、素子劣化を防ぐこと
ができるようになる。
第5図は、本発明による表示装置の駆動方法の他の実施
例を示すタイミング図である。第1図に示した実施例と
異なる部分は、偶数フレームにおいて印加するV s
c a nのオン電圧をVwより小さなVzにしたこと
にある。このv2の値としてはV□、の基準電圧v6厳
密にはこのv6にTFTのしきい値電圧v+hを加えた
値より大きくなければならない。
例を示すタイミング図である。第1図に示した実施例と
異なる部分は、偶数フレームにおいて印加するV s
c a nのオン電圧をVwより小さなVzにしたこと
にある。このv2の値としてはV□、の基準電圧v6厳
密にはこのv6にTFTのしきい値電圧v+hを加えた
値より大きくなければならない。
このようにすることにより、■!印加時におけるTFT
のストレス電圧V s t r s s をも小さくで
きることは、第5図(d)、(e)、(h)、(i)か
らも明らかとなる。
のストレス電圧V s t r s s をも小さくで
きることは、第5図(d)、(e)、(h)、(i)か
らも明らかとなる。
ここで、第5図(、)に示す走査電圧Vscanを得る
一実施例について第6図を用いて説明する。
一実施例について第6図を用いて説明する。
たとえば第6図(a)に示すように、Vn −Vδ=V
z−Vaとなる波形の走査電圧v5Canは、第6図(
b)に示すような加算回路を用いることが装置の複雑化
を避けることができる。前記加算回路の入力には第6図
(a)に示すVム。1およびV I El tを印加す
ることによりそれらが加算されて、第1図(a)に示す
走査電圧が得られる。
z−Vaとなる波形の走査電圧v5Canは、第6図(
b)に示すような加算回路を用いることが装置の複雑化
を避けることができる。前記加算回路の入力には第6図
(a)に示すVム。1およびV I El tを印加す
ることによりそれらが加算されて、第1図(a)に示す
走査電圧が得られる。
第5図に示した実施例は、第1図に示した実施例に偶数
フレームの書き込み時の電圧を改良したものであるが、
第1図に示した実施例をともなうことなく、単独で偶数
フレームの書き込み時の電圧を改良するようにしても効
果的であることはいうまでもない。
フレームの書き込み時の電圧を改良したものであるが、
第1図に示した実施例をともなうことなく、単独で偶数
フレームの書き込み時の電圧を改良するようにしても効
果的であることはいうまでもない。
以上説明したことから明らかなように、本発明による表
示装置の駆動方法によれば、永年使用によって表示品質
およびTFT素子の劣化を生じさせることがなくなる。
示装置の駆動方法によれば、永年使用によって表示品質
およびTFT素子の劣化を生じさせることがなくなる。
第1図は本発明による表示装置の駆動方法の一実施例を
示すタイミング図、第2図(a)、(b)は本発明の対
象となる表示装置の回路図、第3図は従来の表示装置の
駆動方法の一例を示すタイミング図、第4図(a)、(
b)は本発明が至る原因となったTFT素子の特性図、
第5図は本発明による表示装置の駆動方法の他の実施例
を示すタイミング図、第6図は第5図に示す走査電圧波
形を得るための一実施例を示す説明図である。 1・・・TFT素子、2・・・液晶セル、3・・・走査
配線、4・・・信号配線。
示すタイミング図、第2図(a)、(b)は本発明の対
象となる表示装置の回路図、第3図は従来の表示装置の
駆動方法の一例を示すタイミング図、第4図(a)、(
b)は本発明が至る原因となったTFT素子の特性図、
第5図は本発明による表示装置の駆動方法の他の実施例
を示すタイミング図、第6図は第5図に示す走査電圧波
形を得るための一実施例を示す説明図である。 1・・・TFT素子、2・・・液晶セル、3・・・走査
配線、4・・・信号配線。
Claims (1)
- 【特許請求の範囲】 1、ゲートに走査電極が印加され、ドレインに信号電圧
が印加されるTFT素子のソースに接続された液晶セル
を一画素とし、前記信号電圧を交流駆動する表示装置の
駆動方法において、前記信号電圧が基準値より高電位と
なるフレームにおける走査電圧のオフ信号の電圧を前記
基準値に近づけたことを特徴とする表示装置の駆動方法
。 2、ゲートに走査電極が印加され、ドレインに信号電圧
が印加されるTFT素子のソースに接続された液晶セル
を一画素とし、前記信号電圧を交流駆動する表示装置の
駆動方法において、前記信号電圧が基準値より低電位と
なるフレームにおける走査電圧のオン信号の電圧を前記
基準値に近づけたことを特徴とする表示装置の駆動方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21416985A JPS6273235A (ja) | 1985-09-27 | 1985-09-27 | 表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21416985A JPS6273235A (ja) | 1985-09-27 | 1985-09-27 | 表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6273235A true JPS6273235A (ja) | 1987-04-03 |
Family
ID=16651376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21416985A Pending JPS6273235A (ja) | 1985-09-27 | 1985-09-27 | 表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6273235A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6395420A (ja) * | 1986-10-11 | 1988-04-26 | Fujitsu Ltd | アクテイブマトリクス型液晶表示装置の駆動方法 |
JPH02127615A (ja) * | 1988-11-08 | 1990-05-16 | Sanyo Electric Co Ltd | 液晶表示装置の駆動方法 |
JPH02136824A (ja) * | 1988-11-18 | 1990-05-25 | Seiko Epson Corp | 液晶パネルの駆動回路 |
JP2006084617A (ja) * | 2004-09-15 | 2006-03-30 | Seiko Epson Corp | 電気光学装置用駆動回路、電気光学装置及び電子機器 |
JP2011043804A (ja) * | 2009-07-22 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 表示装置、表示装置の駆動方法、及び電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5940696A (ja) * | 1982-04-06 | 1984-03-06 | セイコーエプソン株式会社 | 表示装置 |
JPS59119328A (ja) * | 1982-12-27 | 1984-07-10 | Fujitsu Ltd | 液晶表示パネルの駆動方法 |
JPS61128291A (ja) * | 1984-11-27 | 1986-06-16 | セイコーエプソン株式会社 | アクティブマトリクス型液晶表示装置の駆動方法 |
-
1985
- 1985-09-27 JP JP21416985A patent/JPS6273235A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5940696A (ja) * | 1982-04-06 | 1984-03-06 | セイコーエプソン株式会社 | 表示装置 |
JPS59119328A (ja) * | 1982-12-27 | 1984-07-10 | Fujitsu Ltd | 液晶表示パネルの駆動方法 |
JPS61128291A (ja) * | 1984-11-27 | 1986-06-16 | セイコーエプソン株式会社 | アクティブマトリクス型液晶表示装置の駆動方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6395420A (ja) * | 1986-10-11 | 1988-04-26 | Fujitsu Ltd | アクテイブマトリクス型液晶表示装置の駆動方法 |
JPH02127615A (ja) * | 1988-11-08 | 1990-05-16 | Sanyo Electric Co Ltd | 液晶表示装置の駆動方法 |
JPH02136824A (ja) * | 1988-11-18 | 1990-05-25 | Seiko Epson Corp | 液晶パネルの駆動回路 |
JP2006084617A (ja) * | 2004-09-15 | 2006-03-30 | Seiko Epson Corp | 電気光学装置用駆動回路、電気光学装置及び電子機器 |
JP2011043804A (ja) * | 2009-07-22 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 表示装置、表示装置の駆動方法、及び電子機器 |
US9070338B2 (en) | 2009-07-22 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of the same and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5844534A (en) | Liquid crystal display apparatus | |
US7148885B2 (en) | Display device and method for driving the same | |
US6819311B2 (en) | Driving process for liquid crystal display | |
KR101318043B1 (ko) | 액정표시장치 및 그 구동방법 | |
JP3037886B2 (ja) | 液晶表示装置の駆動方法 | |
EP0362974B1 (en) | Driving circuit for a matrix type display device | |
US7221344B2 (en) | Liquid crystal display device and driving control method thereof | |
KR100241035B1 (ko) | 액정표시장치 및 그 구동방법 | |
JPH10206869A (ja) | 液晶表示装置 | |
JP2000105575A (ja) | 液晶表示装置の駆動方法 | |
JPH08254685A (ja) | 液晶表示装置 | |
KR100631112B1 (ko) | 인버젼 방식의 액정패널 구동방법 및 장치 | |
US20090085849A1 (en) | Fast Overdriving Method of LCD Panel | |
JPH07181927A (ja) | 画像表示装置 | |
US8115716B2 (en) | Liquid crystal display device and its drive method | |
US5742270A (en) | Over line scan method | |
JPS6273235A (ja) | 表示装置の駆動方法 | |
JP2950949B2 (ja) | 液晶表示装置の駆動方法 | |
KR20030084301A (ko) | 킥백 전압을 보상하기 위한 액정 표시 장치 | |
JP2005128101A (ja) | 液晶表示装置 | |
JPH1184417A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
JP2007178952A (ja) | アクティブマトリクス型液晶表示装置およびその制御方法 | |
JPH09258261A (ja) | 液晶パネル | |
JP3243583B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR100412120B1 (ko) | 액정표시장치의 구동회로 및 그 구동방법 |